CN116806117B - 基于直流偏压调控的氧化物忆阻器的制备方法 - Google Patents

基于直流偏压调控的氧化物忆阻器的制备方法 Download PDF

Info

Publication number
CN116806117B
CN116806117B CN202310971397.8A CN202310971397A CN116806117B CN 116806117 B CN116806117 B CN 116806117B CN 202310971397 A CN202310971397 A CN 202310971397A CN 116806117 B CN116806117 B CN 116806117B
Authority
CN
China
Prior art keywords
oxide
functional layer
bottom electrode
memristor
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310971397.8A
Other languages
English (en)
Other versions
CN116806117A (zh
Inventor
马海蛟
王磊
朱江
王钥绮
张越影
刘绍烜
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310971397.8A priority Critical patent/CN116806117B/zh
Publication of CN116806117A publication Critical patent/CN116806117A/zh
Application granted granted Critical
Publication of CN116806117B publication Critical patent/CN116806117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提出了一种基于直流偏压调控的氧化物忆阻器的制备方法,实现步骤为:生成底电极;基于物理气相沉积和直流偏压在底电极上沉积氧化物功能层;获取制备结果。本发明通过设置放置衬底的载物台所加载的直流偏压的压值,并采用物理气相沉积在底电极上形成氧化物功能层,能够提高底电极表面金属氧化物中金属元素与氧元素的比例,在保证功能层内具有较高的氧空位缺陷浓度的前提下,避免了现有技术功能层的金属氧化物中包含的掺杂成分在高温处理过程中所存在的扩散问题而使忆阻器特性退化的缺陷,一方面能够实现与CMOS集成电路制造工序中的后端高温处理工艺较好的兼容,同时能够提升CMOS集成电路的性能。

Description

基于直流偏压调控的氧化物忆阻器的制备方法
技术领域
本发明属于微电子技术领域,涉及一种氧化物忆阻器的制备方法,具体涉及一种基于直流偏压调控的氧化物忆阻器的制备方法。
背景技术
忆阻器作为一种新兴的非线性电子元器件,具有区别于电阻、电容和电感的非易失特性,其当前阻态由之前流过其内部的电荷量决定,不会因为掉电而失去当前状态。忆阻器用于存储时在尺寸、速度和功耗上都相对于传统存储器件有明显优势,并且由于忆阻器的非易失性可以整合信息存储和逻辑运算为一体,可用忆阻器搭建阵列构成存算一体电路,有望打破传统的冯·诺依曼计算机架构。这样的由忆阻器搭建的存算一体电路如果可以与当前集成电路芯片制造广泛使用的CMOS工艺相兼容并作为所制造集成电路中的存算单元来实际使用的话,将会使集成电路的尺寸和功耗显著降低并提高存储和运算速度,给集成电路产业带来巨大的进步。而CMOS集成电路制造工序中的后端工艺要求电路中的器件能够耐受高温,这对忆阻器的高温耐受性也提出了要求。
研究至今发现具有忆阻特性的材料种类众多,其中金属氧化物,包括铪、锆、钽等金属元素的氧化物材料,具有制备简单且在大气环境中不易变性等优秀的特性,被业内看好并深入研究。金属氧化物材料的忆阻特性原理可以用材料中存在的氧空位缺陷在电场作用下形成导电细丝或导电细丝断裂来理解:在电场作用下氧空位发生迁移导致功能层材料组成不均匀,金属价态发生变化,与此同时氧空位排布形成非金属性导电细丝,可作为导电通道。该类忆阻器的特性也与材料中的氧空位浓度相关,包括忆阻器读写的稳定性与开关比等。一般来说,氧空位浓度的提高会导致导电细丝更容易形成,往往导致忆阻器开关比提高,即忆阻器高低阻态下的电阻之比增大,但连续多次开关能保持稳定的周期数相对下降,器件的忆阻特性更快退化。因此,需要调控功能层内的氧空位缺陷浓度使忆阻器件特性满足实际使用需要。
氧化物忆阻器制备方法的技术思路是:先在衬底上沉积导电性能优良的活泼电极作为底电极,并使用如磁控溅射、分子束外延、脉冲激光沉积等物理气相沉积技术在底电极上沉积金属氧化物,最后沉积惰性金属顶电极,获得具有三明治结构,即底电极、功能层、顶电极自下而上依次堆叠的氧化物忆阻器。
氧化物忆阻器制备方法的重点或难点是如何调控忆阻器内导电细丝形成所依赖的氧化物功能层内氧空位的浓度,现有方法选择沉积掺杂了不同的元素的金属氧化物作为功能层,这样可以根据不同的掺杂元素种类和掺杂浓度来调控功能层内的氧空位缺陷浓度,从而使忆阻器读写的稳定性与开关比得到调控。但由于作为功能层的金属氧化物中包含的掺杂成分在高温处理过程中所存在的扩散问题会使忆阻器特性退化,这样的忆阻器搭建的存算一体电路也就难以与CMOS后端工艺相兼容。
发明内容
本发明的目的在于克服上述现有技术存在的缺陷,提出了一种基于直流偏压调控的氧化物忆阻器的制备方法,用于解决现有技术中因掺杂成分使忆阻器特性退化,导致与搭建CMOS集成电路采用的后端高温处理工艺难以兼容的技术问题,并提升CMOS集成电路的性能。
为实现上述目的,本发明采取的技术方案包括如下步骤:
(1)生成底电极:
在衬底上制备底电极;
(2)基于物理气相沉积和直流偏压在底电极上沉积氧化物功能层:
通过设置放置衬底的载物台所加载的直流偏压的压值,并采用物理气相沉积的方式在底电极薄膜表面沉积氧化物,形成厚度为t的氧化物功能层,用以提高溅射于底电极表面的金属氧化物中金属元素与氧元素的比例;
(3)获取制备结果:
在氧化物功能层表面沉积惰性金属形成顶电极图形,最终形成包括自上而下依次层叠的顶电极、氧化物功能层和底电极的氧化物忆阻器。
本发明与现有技术相比,具有以下优点:
本发明通过设置放置衬底的载物台所加载的直流偏压的压值,并采用物理气相沉积在底电极上形成氧化物功能层,能够提高底电极表面金属氧化物中金属元素与氧元素的比例,在保证功能层内具有较高的氧空位缺陷浓度的前提下,避免了现有技术功能层的金属氧化物中包含的掺杂成分在高温处理过程中所存在的扩散问题而使忆阻器特性退化的缺陷,一方面能够实现与CMOS集成电路制造工序中的后端高温处理工艺较好的兼容,同时能够提升CMOS集成电路的性能。
附图说明
图1为本发明的实现流程图;
图2为本发明实施例1所制备的氧化物忆阻器的结构示意图。
具体实施方式
下面结合附图和具体实施例,对本发明作进一步详细描述。
实施例1:
参照图1,本发明包括如下步骤:
步骤1)生成底电极:
将衬底放置于磁控溅射真空腔室的载物台上,开启分子泵将腔室气压抽至1×10- 5Pa,将Ta沉积到衬底上,形成厚度为50nm的底电极薄膜。
衬底采用化学性质稳定且表面粗糙度小于1nm的抛光片状衬底,本实施例采用大小为5×5mm,粗糙度为0.1nm的单面抛光方形片状Si(100)衬底。底电极采用如Ta、Hf、Al、Ti或TiN的活性电极,本实施例采用Ta。
步骤2)基于物理气相沉积和直流偏压在底电极上沉积氧化物功能层:
通过设置放置衬底的载物台所加载的直流偏压的压值,并采用物理气相沉积的方法在底电极薄膜表面沉积氧化物,形成厚度为t的氧化物功能层;物理气相沉积的方法包括磁控溅射、电子束蒸镀、分子束外和延脉冲激光沉积,本实施例采用磁控溅射,具体实现步骤为:
通过磁控溅射系统的分子泵将真空腔室内的气压抽至背底真空度为1×10-5Pa后,向真空腔室内充入氩气至真空腔室内气压为0.8Pa,打开磁控溅射系统的射频溅射电源和直流偏压电源,对铪的氧化物HfO2靶材进行溅射,断电后原位保持5min,在底电极上结晶成厚度为10nm的氧化物功能层。
所加载直流偏压用以提高溅射于底电极表面的金属氧化物中金属元素与氧元素的比例。在射频溅射过程中,该直流偏压使被氩正离子轰击离开靶材表面的如铪离子的带正电粒子获得更大的动量,并更快在衬底表面沉积形成薄膜,使薄膜中金属元素的比例提高,提高功能层内的氧空位缺陷浓度。基于直流偏压可以在不使用掺杂的情况下使氧化物功能层内氧空位缺陷浓度提高,从而避免了掺杂在高温处理下扩散导致忆阻器特性退化的问题,使忆阻器能够做到与CMOS集成电路后端工艺相兼容。
步骤3)获取制备结果:
在氧化物功能层表面沉积惰性金属形成顶电极图形,最终形成如图2所示的氧化物忆阻器,包括自上而下依次层叠的顶电极、氧化物功能层和底电极。
形成顶电极图形采用硬掩模覆盖方法或光刻法,本实施例采用硬掩模法。惰性金属可采用金属Pt、Au或Pd材料,本实施例采用Pt。
在氧化物功能层上使用硬掩模法沉积Pt形成顶电极图形,实现步骤为:
在样品表面覆盖硬掩模版后放入磁控溅射真空腔室中,开启分子泵将腔室气压抽至1×10-5Pa,将Pt沉积到氧化物功能层上,沉积厚度为50nm后取出样品并取下覆盖的硬掩模版,形成电极图形为50um×50um大小的方块电极阵列,获得自上而下依次层叠的Pt(50nm)/HfO2(10nm)/Ta(50nm)的氧化物忆阻器。
实施例2:本实施例的实现过程与实施例1相同,仅对部分参数进行了调整:
本实施例在步骤1中将Ta沉积到衬底上,形成厚度为20nm的底电极薄膜;步骤(2)在底电极上结晶成的氧化物功能层的厚度为5nm,加载的直流偏压幅值为10V;步骤(3)沉积Pt厚度为50nm后取出样品并取下覆盖的硬掩模版,获得自上而下依次层叠的Pt(50nm)/HfO2(5nm)/Ta(20nm)的氧化物忆阻器。
实施例3:本实施例的实现过程与实施例1相同,仅对部分参数进行了调整:
本实施例在步骤1中将Ta沉积到衬底上,形成厚度为200nm的底电极薄膜;步骤(2)在底电极上结晶成的氧化物功能层的厚度为50nm,加载的直流偏压幅值为120V;步骤(3)沉积Pt厚度为50nm后取出样品并取下覆盖的硬掩模版,获得自上而下依次层叠的Pt(50nm)/HfO2(50nm)/Ta(200nm)的氧化物忆阻器。

Claims (9)

1.一种基于直流偏压调控的氧化物忆阻器的制备方法,其特征在于,包括如下步骤:
(1)生成底电极:
在衬底上沉积活性材料,形成厚度为h的底电极薄膜;
(2)基于物理气相沉积和直流偏压在底电极上沉积氧化物功能层:
通过设置放置衬底的载物台所加载的直流偏压的压值,并采用物理气相沉积的方式在底电极薄膜表面沉积氧化物,形成厚度为t的氧化物功能层,用以提高溅射于底电极表面的金属氧化物中金属元素与氧元素的比例;
(3)获取制备结果:
在氧化物功能层表面沉积惰性金属形成顶电极图形,最终形成包括自上而下依次层叠的顶电极、氧化物功能层和底电极的氧化物忆阻器。
2.根据权利要求1所述的方法,其特征在于,步骤(1)中所述的衬底,采用化学性质稳定且表面粗糙度小于1nm的抛光片状衬底。
3.根据权利要求1所述的方法,其特征在于,步骤(1)所述活性材料,采用Ta、Hf、Al、Ti和TiN中的任意一种。
4.根据权利要求1所述的方法,其特征在于,步骤(1)中所述的底电极薄膜,其厚度h满足200nm≥h≥20nm。
5.根据权利要求1所述的方法,其特征在于,步骤(2)中所述的金属氧化物靶材,采用铪的氧化物、钽的氧化物、镓的氧化物、锆的氧化物、铝的氧化物、铟的氧化物、锌的氧化物、钨的氧化物和钛的氧化物中的任意一种。
6.根据权利要求1所述的方法,其特征在于,步骤(2)中所述的直流偏压大小为v,120V≥v>0V。
7.根据权利要求1所述的方法,其特征在于,步骤(2)中所述的氧化物功能层,其厚度t满足50nm≥t≥5nm。
8.根据权利要求1所述的方法,其特征在于,步骤(3)中在氧化物功能层表面沉积顶电极图形,采用硬掩模覆盖方法或光刻法。
9.根据权利要求1所述的方法,其特征在于,步骤(3)中所述的惰性金属,采用金属Pt、Au和Pd中的任意一种。
CN202310971397.8A 2023-08-03 2023-08-03 基于直流偏压调控的氧化物忆阻器的制备方法 Active CN116806117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310971397.8A CN116806117B (zh) 2023-08-03 2023-08-03 基于直流偏压调控的氧化物忆阻器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310971397.8A CN116806117B (zh) 2023-08-03 2023-08-03 基于直流偏压调控的氧化物忆阻器的制备方法

Publications (2)

Publication Number Publication Date
CN116806117A CN116806117A (zh) 2023-09-26
CN116806117B true CN116806117B (zh) 2024-02-06

Family

ID=88080794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310971397.8A Active CN116806117B (zh) 2023-08-03 2023-08-03 基于直流偏压调控的氧化物忆阻器的制备方法

Country Status (1)

Country Link
CN (1) CN116806117B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090059452A (ko) * 2007-12-06 2009-06-11 한양대학교 산학협력단 박막 형성방법
CN102560400A (zh) * 2012-01-17 2012-07-11 中国科学院研究生院 一种通过共生长对硅基薄膜进行掺杂的方法
JP2013165242A (ja) * 2012-02-13 2013-08-22 National Institute For Materials Science 表面極性を制御した酸化亜鉛膜の製造方法
CN103427021A (zh) * 2013-08-09 2013-12-04 中国科学院上海硅酸盐研究所 低功耗电阻式随机存储器的存储单元及其制备方法
CN106435502A (zh) * 2016-10-20 2017-02-22 中国科学院电工研究所 一种沉积透明导电薄膜的方法
CN111341909A (zh) * 2020-02-07 2020-06-26 中国科学院微电子研究所 一种存储器件及其制作方法、存储器及电子设备
CN111411324A (zh) * 2020-04-26 2020-07-14 北京北方华创微电子装备有限公司 氧化铪薄膜沉积方法
CN113346016A (zh) * 2021-05-20 2021-09-03 华中科技大学 一种忆阻器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764624B (zh) * 2021-03-16 2022-05-11 國立陽明交通大學 導電橋式記憶體元件的製作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090059452A (ko) * 2007-12-06 2009-06-11 한양대학교 산학협력단 박막 형성방법
CN102560400A (zh) * 2012-01-17 2012-07-11 中国科学院研究生院 一种通过共生长对硅基薄膜进行掺杂的方法
JP2013165242A (ja) * 2012-02-13 2013-08-22 National Institute For Materials Science 表面極性を制御した酸化亜鉛膜の製造方法
CN103427021A (zh) * 2013-08-09 2013-12-04 中国科学院上海硅酸盐研究所 低功耗电阻式随机存储器的存储单元及其制备方法
CN106435502A (zh) * 2016-10-20 2017-02-22 中国科学院电工研究所 一种沉积透明导电薄膜的方法
CN111341909A (zh) * 2020-02-07 2020-06-26 中国科学院微电子研究所 一种存储器件及其制作方法、存储器及电子设备
CN111411324A (zh) * 2020-04-26 2020-07-14 北京北方华创微电子装备有限公司 氧化铪薄膜沉积方法
CN113346016A (zh) * 2021-05-20 2021-09-03 华中科技大学 一种忆阻器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
N掺杂TiO_2的制备、可见光响应机理及理论研究进展;杨建军;王岩;;河南大学学报(自然科学版)(第02期);全文 *

Also Published As

Publication number Publication date
CN116806117A (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
US10985318B2 (en) Memristor device and a method of fabrication thereof
US20100065803A1 (en) Memory device and manufacturing method thereof
KR20080044479A (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP2018538701A5 (zh)
US9281477B2 (en) Resistance change element and method for producing the same
JP5459515B2 (ja) 抵抗記憶素子およびその使用方法
Chang et al. Bipolar resistive switching behavior in sol-gel MgTiNiO x memory device
TWI473209B (zh) 電阻式記憶體的製造方法
CN116806117B (zh) 基于直流偏压调控的氧化物忆阻器的制备方法
CN103325942B (zh) 铁电隧道结器件
RU2706207C1 (ru) Способ изготовления мемристора с наноконцентраторами электрического поля
Shringi et al. Temperature induced low voltage write-once-read-many resistive switching in Ag/BTO/Ag thin films
Yang et al. The bipolar resistive switching and negative differential resistance of NiO films induced by the interface states
He et al. Low-bias resistive switching in BaTiO3/Al2O3/ITO structures with various thicknesses of Al2O3 layer
US20210296579A1 (en) Resistive random access memory and method for preparing the same
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법
JP2003045987A (ja) 誘電体積層薄膜及びそれを利用した電子部品
CN114512604B (zh) 一种铜掺杂的金属氧化物双功能层忆阻器
CN114988470B (zh) 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法
CA2971782A1 (en) Ferroelectric tunnel junction and method of fabrication thereof
CN109888090B (zh) 一种基于氧化铒薄膜的忆阻器件及其制备方法
KR101149436B1 (ko) 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법
CN115513370A (zh) 一种钛酸锶基氧化物超晶格薄膜忆阻器及其制备方法
CN116981259A (zh) 一种铁电忆阻器及其制备方法
CN102623636A (zh) 一种基于氧化铋薄膜的电阻式随机读取存储器及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant