KR20080044479A - 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 - Google Patents

전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 Download PDF

Info

Publication number
KR20080044479A
KR20080044479A KR1020060113385A KR20060113385A KR20080044479A KR 20080044479 A KR20080044479 A KR 20080044479A KR 1020060113385 A KR1020060113385 A KR 1020060113385A KR 20060113385 A KR20060113385 A KR 20060113385A KR 20080044479 A KR20080044479 A KR 20080044479A
Authority
KR
South Korea
Prior art keywords
solid solution
transition metal
layer
memory device
resistive
Prior art date
Application number
KR1020060113385A
Other languages
English (en)
Other versions
KR101206036B1 (ko
Inventor
이명재
박영수
정란주
서순애
김동철
안승언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060113385A priority Critical patent/KR101206036B1/ko
Priority to JP2007297209A priority patent/JP2008153633A/ja
Priority to US11/984,277 priority patent/US8350247B2/en
Priority to CN2007101927096A priority patent/CN101183705B/zh
Publication of KR20080044479A publication Critical patent/KR20080044479A/ko
Application granted granted Critical
Publication of KR101206036B1 publication Critical patent/KR101206036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 전이 금속 고용체를 이용한 저항성 메모리 소자에 관한 것이다.
저항성 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 전이 금속 고용체로 형성된 고용층; 상기 고용층 상에 형성된 저항층; 및 상기 저항층 상에 형성된 상부 전극;을 포함하는 전이 금속 고용체를 이용한 저항성 메모리 소자를 전압 및 저항 특성이 안정화된 신뢰성 있는 메모리 소자를 구현할 수 있다.

Description

전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그 제조 방법{Resistive random access memory enclosing a transition metal solid solution and Manufacturing Method for the same }
도 1a는 일반적인 구조의 저항 변환 물질을 포함하는 저항성 메모리 소자의 구조를 나타낸 도면이다.
도 1b는 도 1a 구조의 저항 변환 물질을 포함하는 저항성 메모리 소자의 인가 전압에 대한 전류 값의 변화를 나타낸 도면이다.
도 2a는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 구조를 나타낸 도면이다.
도 2b는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 구조를 나타낸 도면이다.
도 3은 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자를 트랜지스터 구조체 상에 형성시킨 메모리 소자의 구조를 나타낸 도면이다.
도 4는 Ni 산화물의 산소의 분압의 변화에 따른 저항 특성을 나타낸 그래프이다.
도 5는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모 리 소자의 제조 공정 시 기체 분압을 조절하여 형성시킨 시편에 대한 XRD(X-ray diffraction) 그래프이다.
도 6a 및 도 6b는 종래 기술 및 본 발명의 실시예에 따른 저항성 메모리 소자의 XPS(x-ray photoelectron spectroscopy) 그래프이다.
도 7a 및 도 7b는 종래 기술 및 본 발명의 실시예에 따른 저항성 메모리 소자의 전압 산포(voltage variation) 특성을 나타낸 그래프이다.
도 8a 및 도 8b는 종래 기술 및 본 발명의 실시예에 따른 저항성 메모리 소자의 저항 산포(resistance variation) 특성을 나타낸 그래프이다.
도 9는 저항 변환 물질을 포함하는 메모리 소자의 전기적인 특성을 단순화하여 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 21... 하부 전극 12, 22... 저항층
13, 23... 상부 전극 24... 고용층
201... 기판 202... 제 1불순물 영역
203... 제 2불순물 영역 204... 게이트 절연층
205... 게이트 전극층 206... 층간 절연층
207... 전도성 플러그
본 발명은 저항성 메모리 소자에 관한 것으로, 보다 상세하게는 저항성 메모리 소자의 전극 및 저항층 사이에 전이 금속 고용체를 형성시켜 전압 및 저항 산포를 안정화한 전이 금속 고용체를 포함하는 저항성 메모리 소자에 관한 것이다.
일반적으로 반도체 메모리 어레이 구조는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 및 PRAM(Phase-change Random Access Memory) 등이 있다.
MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다.
PRAM은 특정 물질의 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식을 이용한 것으로, 한 개의 저항체와 한 개의 스위치(트랜지스터)를 지닌 구조를 지니고 있다. PRAM의 제조 시 종래의 DRAM 공정을 이용하는 경우 식각이 어려우며, 식각을 하는 경우라도 장시간을 요한다. 따라서, 생산성이 낮아져 제품 단가가 상승하여 경쟁력을 감소시키는 단점이 있다.
저항성 메모리 즉, RRAM(resistance random access memory)은 주로 전이 금속 산화물의 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것으로, 도 1a에는 종래의 일반적인 구조의 저항 변환 물질을 이용한 메모리 소자의 구조를 나타내었다.
도 1a을 참조하면, 저항성 메모리는 기본적으로 하부 전극(11), 하부 전극(11) 상에 순차적으로 형성된 저항층(12) 및 상부 전극(13)을 포함한다. 저항층은 전이금속 산화물로 형성되는 것이 일반적이다. 그리고, 하부 전극(11)과 상부 전극(13)은 통상적인 반도체 메모리 소자에 사용되는 전극 물질로 형성된다.
도 1b는 상기 도 1a 구조의 메모리 소자의 하부 전극(11) 및 상부 전극(13)을 통하여 소정의 전압을 인가한 경우, 저항층(12)에 흐르는 전류의 값을 나타낸 V(voltage)-I(current)그래프이다. 여기서, 저항층(12)은 상술한 바와 같이 전이 금속 산화물로 형성시킨 것이다.
도 1b를 참조하면, 전압을 0V로부터 점차 증가시키며 저항층(12)에 흐르는 전류 값의 변화를 측정하는 실험을 반복하였다. 0V 내지 약 1V 사이의 인가 전압에서 저항층(12)에 흐르는 전류 값은 점차적으로 증가한다. 약 1V의 전압에서 저항이 크게 증가하여 전류 값이 크게 감소하였으며, 전압을 증가시키면 다시 전류 값이 증가한다. 여기서 높은 저항 상태를 리셋(reset) 상태라 하고, 낮은 저항 상태를 셋(set) 상태라 한다.
도 1b의 경우 셋 상태에서 리셋 상태로 변할 때의 전압, 즉 리셋 전압(RV)의 크기는 약 0.6V 내지 1.2V 사이의 값을 가지는 것을 알 수 있다. 또한 셋 상태의 저항 값(SR)의 최저치와 최고치의 차이가 10배 이상인 것을 알 수 있다. 그리고, 리셋 상태에서 셋 상태로 변할 때의 전압인 셋 전압(SV)는 1.5V 내지 4.6V로 매우 큰 산포 값을 지닌 것을 알 수 있다.
상술한 바와 같이 종래 기술에 의한 저항성 메모리의 전압 및 저항 산포(variation)가 큰 이유는 저항층(12)의 저항 레벨이 안정되지 못하지 때문에 발생한 것이다. 셋, 리셋 전압 등이 불안정으로 인하여, 메모리 소자로서 사용 시 신뢰도가 떨어지는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위하여 저항 변환 물질을 포함하는 메모리 소자의 리셋 전류 및 셋 전압을 안정화시킬 수 있는 구조를 지닌 저항성 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
저항성 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 형성된 고용층;
상기 고용층 상에 형성된 저항층; 및
상기 저항층 상에 형성된 상부 전극;을 포함하는 전이 금속 고용체를 이용한 저항성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 고용층은 전이 금속 고용체인 것을 특징으로 한다.
본 발명에 있어서, 상기 저항층은 전이 금속 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 전이 금속 산화물은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물 또는 Nb 산화물 중 적어도 어느 한 물질을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 고용층은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 고용층은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti에 상기 저항층의 전이 금속이 고용된 것을 특징으로 한다.
본 발명에 있어서, 상기 저항층의 전이 금속은 Ni인 것을 특징으로 한다.
또한, 본 발명에서는 저항성 메모리 소자의 제조 방법에 있어서,
(가) 하부 전극을 형성하는 단계;
(나) 상기 하부 전극 상에 고용층을 형성하는 단계;
(다) 상기 고용층 상에 저항층을 형성하는 단계; 및
(라) 상기 저항층 상에 상부 전극을 형성하는 단계;를 포함하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법을 제공한다.
본 발명에 있어서, 상기 (나)단계는 상기 하부 전극 상에 전이 금속 합금 타겟을 스퍼터링에 의해 증착하여 고용층을 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (나)단계는 상기 하부 전극 상에 전이 금속 타겟들을 코스퍼터링에 의해 증착하여 고용층을 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (나)단계는 상기 저항층을 형성시키면서 공정 챔버 내의 가스의 압력을 제어함으로써 고용층을 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 가스의 압력은 0.1mTorr 내지 3mTorr인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 및 그 제조 방법에 대해 상세히 설명하고자 한다. 여기서, 도면에 도시된 각각 층 또는 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
도 2a는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 구조를 나타낸 도면이다.
도 2a를 참조하면, 하부 전극(21) 상에 고용층(24)이 형성되어 있으며, 고용층(24) 상에 저항층(22) 및 상부 전극(23)이 순차적으로 형성되어 있다. 하부 전극(21) 및 상부 전극(24)은 통상적으로 반도체 소자에 사용되는 전극 물질을 사용할 수 있으며, 예를 들어 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti 등이 있다. 저항층(23)은 저항성 메모리 소자에 사용되는 물질로 형성시키며 통상적으로 전이금속 산화물로 형성시킨다. 예를 들어, Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물 또는 Nb 산화물 등이 있으며, 구체적으로 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질 또는 이들의 화합물을 포함한다. 저항층(23)의 두께는 선택적으로 조절할 수 있으며, 5nm 내지 500nm의 두께로 형성될 수 있다.
본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자에서는 하부 전극(21)과 저항층(22) 사이에 고용층(24)을 포함한다. 고용층(24)은 전이 금속 고용체로 형성된 것을 특징으로 한다. 예를 들어, Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti 등에 저항층(22)의 전이 금속이 고용된 고용체로 형성될 수 있다. 구체적으로 저항층(22)을 Ni 산화물을 형성시키는 경우, 고용층(24)은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti 등에 Ni이 고용된 상태로 형성될 수 있다. 고용층은 5nm 내지 40nm의 두께로 형성된 것이 바람직하다.
도 2b는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 구조를 나타낸 도면이다. 도 2b를 참조하면, 고용층(24)은 하부 전극(21) 상에 형성되며, 저항층(22) 내부로 돌출된 영역(A)을 포함하는 웨이브(wave) 구조를 지니고 있다. 돌출된 영역(A)은 하부 전극(21) 및 상부 전극(23) 사이에 전압을 인가할 때, 전류가 이동하는 경로(current path)가 될 수 있다. 구체적으로 설명하면, 도 1a와 같은 구조의 저항성 메모리의 경우 양쪽 전극을 통하여 전압을 인가하는 경우 전류 이동 경로가 바뀌면서 안정된 저항 특성을 나타나지 않는다. 이에 반해, 고용층(24)의 돌출된 영역(A)이 형성됨으로써 상부 전극(23)과의 거리가 감소된 영역이 존재하게 되어 안정된 전류 이동 통로가 발생하여 저항성 메모리의 저항 특성을 안정하게 측정할 수 있다.
도 2a에 나타낸 저항성 메모리 구조는 트랜지스터 또는 다이오드와 같은 스위치 구조와 연결된 1S(switch)-1R(Resistance) 형태로 구동하게 된다. 도 3에서는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자가 트랜지스터 구조와 연결된 1T(transistor)-1R(resistance) 구조를 나타낸 단면도이다.
도 3을 참조하면, 소스(202) 및 드레인(203)이 형성된 기판(201) 상에는 소스(202) 및 드레인(203)과 접촉하는 게이트 구조체가 형성되어 있다. 게이트 구조체는 게이트 절연층(204) 및 게이트 전극층(205)이 형성되어 있다. 기판(201) 및 게이트 구조체 상에는 층간 절연막(206)이 형성되어 있으며, 소스(202) 또는 드레인(203)상의 층간 절연막(206)을 관통하여 콘택 플러그(207)가 형성되어 있다. 콘택 플러그는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 하부 전극(21)과 전기적으로 연결되어 있다. 또한, 트랜지스터 구조체 외에 p형 반도체층과 n형 반도체층으로 형성된 다이오드 구조체가 연결될 수 있음은 상술한 바와 같다
이하, 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 제조 방법에 대해 설명하고자 한다. 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자는 스퍼터링(sputtering), ALD(atomic layer deposition) 또는 CVD 공정을 이용하여 형성시킨다.
먼저 하부 구조체 예를 들어 기판 상에 하부 전극(21)을 형성한다. 하부 전극(21)은 전도성 물질로 형성시키며, 바람직하게는 Al, Au, Pt, Ru, Ir 또는 Ti 등의 전이 금속으로 형성시킨다.
하부 전극(21)을 형성한 뒤, 그 상부에 고용층(24)을 형성한다. 고용층(24)을 형성시키는 방법은 3가지로 나눌 수 있다.
첫째, 고용 상태의 합금을 하부 전극(21) 상에 직접 형성하는 방법이다. 이것은 예를 들어 반응성 스퍼터링(reactive sputtering) 공정으로 고용층(24)을 형성하는 경우, 조성이 조절된 Pt 및 Ni 합금 타겟을 스퍼터링하여 고용층(24)을 형성할 수 있다.
둘째, 고용층(24)을 형성하는 물질들 각각을 별개의 타겟으로 코스퍼터링(co-sputtering)하여 고용층(24)을 형성할 수 있다.
셋째, 저항층(22)을 형성하는 과정에서 고용층(24)을 형성할 수 있다. 예를 들어, 고용층(24)을 Pt에 Ni이 고용된 합금으로 형성시키고자 하는 경우에 먼저 하부 전극(21)을 Pt로 형성시킨다. 그리고, 저항층(22)을 형성하기 위해 Ni 산화물을 증착하면서 초기에 공정 챔버 내의 산소를 포함하는 가스의 압력을 0.1 내지 3mTorr의 매우 낮은 범위로 조절하면 하부 전극(21) 표면의 Pt가 Ni과 반응하여 고용층(24)이 형성된다. 공정 챔버 내의 기압을 0.1 내지 3mTorr 범위로 제어하는 경우, 산소의 공급이 크게 감소시킴하게 됨으로써 Ni을 하부 전극인 Pt와 반응시킴으로써 하부 전극(21) 표면에 고용층(24)을 형성시킨다.
고용층(24)을 형성한 뒤, 고용층(24) 상에는 저항층(22)을 형성시킨다. 저항 층(22)은 전이 금속 산화물로 형성시키며, 전이 금속 산화물 형성시 산소 분압을 조절하여 형성한다. 도 4는 분위기 가스로 Ar과 같은 불활성 가스 및 산소의 혼합 가스에서 산소의 분압에 따른 저항 값의 변화를 나타낸 것이다. 도 4를 참조하면, 산소의 분압이 극히 낮은 경우(A영역)는 일반적인 Ni과 유사한 금속 특성을 지니지만, 산소의 분압을 약 2.5 내지 10%로 점차 증가시킨 경우(B영역) 저항 값이 크게 증가하여 메모리 스위칭 특성을 지니게 됨을 알 수 있다. 산소의 10% 이상으로 증가시키면(C영역) 저항 값은 점차 감소하면서 문턱 스위칭(threshold switching) 특성을 지니게 된다. 박막 제조 공정 시에는 동일한 전이 금속을 스퍼터링 등에 의해 시편 상에 증착시키면서 반응 챔버 내에 산소 가스의 투입량을 적절히 조절함으로써 in-situ로 간단하게 형성시킬 수 있다. Ni 산화물 이외의 전이 금속 산화물들도 유사한 특성을 나타낸다.
도 5는 본 발명의 실시예에 의한 전이 금속 고용체를 포함하는 저항성 메모리 소자의 제조 방법으로 형성된 소자에 대해 측정된 XRD(X-ray diffraction) 그래프이다. 도 5에 사용된 시편은 저항층(22)을 형성하는 과정에서 공정 챔버 내의 압력을 조절하면서 고용층(24)을 형성한 것으로, DC 및 RF 스퍼터링 공정에서 챔버 내의 압력을 1.5mT 및 5mT로 설정하여 형성한 것이다. 도 5를 참조하면, 챔버 내의 압력을 1.5mT로 설정하여 형성한 경우, Pt/Ni 고용층이 형성되어 관련 픽(peak)가 나타나는 것을 알 수 있다. 반면 5mT의 압력 범위에서는 Pt/Ni 고용층에 관한 픽이 관찰되지 않는 것을 알 수 있다.
도 6a 및 도 6b는 종래 기술 및 본 발명의 실시예에 따른 저항성 메모리 소 자의 XPS(x-ray photoelectron spectroscopy) 그래프이다. 도 6a는 고용층을 포함하지 않은 저항성 메모리에 관한 것이며, 도 6b는 고용층을 포함한 본 발명의 실시예에 따른 저항성 메모리 소자에 관한 것이다. 도 6a를 참조하면, Ni 산화물 및 Ni가 동일한 레벨에서 관측됨을 알 수 있다. 도 6b를 참조하면, 도 6a에 비해 Ni가 높은 레벨에서도 관측된다. 이는 저항층(22) 하부에서도 Ni이 존재하며 이는 고용층(24)에 포함된 Ni임을 알 수 있다.
도 7a 및 도 7b는 종래 기술 및 본 발명의 실시예에 따른 저항성 메모리 소자의 동작 횟수에 따른 전압 값을 나타낸 것으로 전압 산포(voltage variation) 특성을 나타낸 그래프이다. 도 7a는 고용층을 포함하지 않은 저항성 메모리에 관한 것이며, 도 7b는 고용층을 포함한 본 발명의 실시예에 따른 저항성 메모리 소자에 관한 것이다. 도 7a를 참조하면 셋 전압 및 리셋 전압의 편차가 크며, 특히 셋 전압의 편차는 매우 크게 발생하는 것을 알 수 있다. 이와 같은 특성을 지니는 경우 동작 횟수가 많아지면 메모리로서의 신뢰성이 매우 떨어진다. 반면에 도 7b의 경우 셋 전압 및 리셋 전압이 매우 안정화되어 편차가 거의 발생하지 않는 것을 확인할 수 있다.
도 8a 및 도 8b는 종래 기술 및 본 발명의 실시예에 따른 저항성 메모리 소자의 동작 회수에 따른 저항 값을 나타낸 것으로 저항 산포(resistance variation) 특성을 나타낸 그래프이다. 도 8a는 고용층을 포함하지 않은 저항성 메모리에 관한 것이며, 도 8b는 고용층을 포함한 본 발명의 실시예에 따른 저항성 메모리 소자에 관한 것이다. 도 8a 및 도 8b를 참조하면, 본 발명의 실시예에 의한 저항성 메모리 소자의 경우 저항 값의 편차가 종래 기술에 의한 저항성 메모리 소자에 비해 상대적으로 매우 작으며 안정된 것을 알 수 있다.
도 9는 본 발명의 저항성 메모리의 소자의 동작 특성을 단순화하여 나타낸 그래프이다. 여기서, 가로축은 인가 전압을 나타내며, 세로축은 인가 전압에 대한 전류 값을 나타낸다. 도 9을 참조하면, 전압을 0V에서 점차적으로 증가시키면, 전압에 비례하여 G1 그래프를 따라 전류 값이 증가하는 것을 알 수 있다. 그러나, V1 이상의 전압을 가하게 되면, 저항의 갑작스런 증가하여 전류 값이 감소하는 현상을 나타낸다. V1 ~ V2 범위의 인가 전압에서는 전류 값이 G2 그래프를 따라 증가한다. 그리고, V2(V2 > V1) 이상의 전압을 가하게 되면, 저항이 갑자기 감소하여 전류가 증가하게 되어 다시 G1 그래프를 따르는 것을 알 수 있다.
한편, V1보다 큰 전압 범위에서 인가하는 전압의 크기에 따라 메모리 소자의 전기적 특성이 이후의 V1 보다 작은 전압 인가 시 전기적 특성에 영향을 미치게 되는데, 이를 상세히 설명하면 다음과 같다. 먼저, V1 ~ V2 범위의 전압을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 G2 그래프에 따른 전류 값이 측정된다. 반면 그리고, V2보다 큰 범위의 전압(예를 들어 V3)을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 도 8의 G1 그래프에 따른 전류 값이 측정된다. 이를 통하여 V1 보다 큰 전압 범위에서 인가하는 전압의 크기(V1 ~ V2 범위 또는 V2보다 큰 범위)에 따라 메모리 소자에 미치는 전기적 특성이 영향을 미침을 알 수 있다. 따라서, 이러한 결과를 통하여 전이 금속 산화물을 메모리 소자에 사용하여 저항 구배를 지닌 다층막을 비휘발성 메모리 소자에 응용할 수 있음을 알 수 있다. 예를 들어, 도 8의 V1 ~ V2 범위에서 전압을 인가한 경우의 메모리 소자의 상태를 "0"으로 지정하고, V2보다 큰 범위의 전압을 인가한 경우의 메모리 소자의 상태를 "1"로 지정하여 데이타를 기록한다. 데이타를 재생하는 경우에는, V1보다 작은 범위의 전압을 인가하여 드레인 전류 값(Id)을 측정하여 메모리 소자에 저장된 데이타가 "0"의 상태인지 "1"의 상태인지를 알 수 있게 되는 것이다. 물론, 여기서 상태 "1" 및 "0"의 지정은 선택적인 것이다.
결과적으로 저항성 메모리 소자로 사용되기 위해서는 동작 횟수가 증가함에 따른 리셋 전압(V1) 및 셋 전압(V2)이 일정해야 하며, 셋 저항 또한 일정한 것이 바람직하다. 도 7b 및 도 8b에 나타낸 바와 같이 본 발명의 실시예에 따른 전이 금속 고용체를 이용한 저항성 메모리 소자의 경우, 셋 전압, 리셋 전압 및 저항 값이 일정하므로 안정된 특성을 지닌 것을 알 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 장점을 지니고 있다.
첫째, 저항성 메모리의 동작 시 안정된 셋 전압, 리셋 전압 및 저항 특성을 지니므로 신뢰성 있는 메모리 소자를 제공할 수 있다.
둘째, 고용층 별도의 공정으로 형성할 수 있으며, 또한 저항층의 형성 과정에서 용이하게 제조할 수 있다.
셋째, 단순한 방법으로 정보를 저장하고 재생할 수 있으므로, 고속의 동작 특성을 지닌다.

Claims (15)

  1. 저항성 메모리 소자에 있어서,
    하부 전극;
    상기 하부 전극 상에 형성된 고용층;
    상기 고용층 상에 형성된 저항층; 및
    상기 저항층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자.
  2. 제 1항에 있어서,
    상기 고용층은 전이 금속 고용체인 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자.
  3. 제 1항 또는 제 2항 중 어느 한 항에 있어서,
    상기 저항층은 전이 금속 산화물로 형성된 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자.
  4. 제 3항에 있어서,
    상기 전이 금속 산화물은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물 또는 Nb 산화물 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자.
  5. 제 1항 또는 제 2항 중 어느 한 항에 있어서,
    상기 고용층은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti을 포함하는 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자.
  6. 제 1항 또는 제 2항 중 어느 한 항에 있어서,
    상기 고용층은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti에 상기 저항층의 전이 금속이 고용된 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자.
  7. 제 6항에 있어서,
    상기 저항층의 전이 금속은 Ni인 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자.
  8. 저항성 메모리 소자의 제조 방법에 있어서,
    (가) 하부 전극을 형성하는 단계;
    (나) 상기 하부 전극 상에 고용층을 형성하는 단계;
    (다) 상기 고용층 상에 저항층을 형성하는 단계; 및
    (라) 상기 저항층 상에 상부 전극을 형성하는 단계;를 포함하는 것을 특징으 로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
  9. 제 8항에 있어서,
    상기 (나)단계는 상기 하부 전극 상에 전이 금속 합금 타겟을 스퍼터링에 의해 증착하여 고용층을 형성하는 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
  10. 제 8항에 있어서,
    상기 (나)단계는 상기 하부 전극 상에 전이 금속 타겟들을 코스퍼터링에 의해 증착하여 고용층을 형성하는 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
  11. 제 8항에 있어서,
    상기 (나)단계는 상기 저항층을 형성시키면서 공정 챔버 내의 가스의 압력을 제어함으로써 고용층을 형성하는 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
  12. 제 11항에 있어서,
    상기 가스의 압력은 0.1mTorr 내지 3mTorr인 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
  13. 제 9항 또는 제 12항 중 어느 한 항에 있어서,
    상기 고용층은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti을 포함하는 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
  14. 제 9항 내지 제 12 중 어느 한 항에 있어서,
    상기 고용층은 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir 또는 Ti에 상기 저항층의 전이 금속이 고용된 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
  15. 제 14항에 있어서,
    상기 저항층의 전이 금속은 Ni인 것을 특징으로 하는 전이 금속 고용체를 이용한 저항성 메모리 소자의 제조 방법.
KR1020060113385A 2006-11-16 2006-11-16 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 KR101206036B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060113385A KR101206036B1 (ko) 2006-11-16 2006-11-16 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP2007297209A JP2008153633A (ja) 2006-11-16 2007-11-15 抵抗性メモリ素子及びその製造方法
US11/984,277 US8350247B2 (en) 2006-11-16 2007-11-15 Resistive random access memory having a solid solution layer and method of manufacturing the same
CN2007101927096A CN101183705B (zh) 2006-11-16 2007-11-16 具有固溶体层的电阻式随机存取存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060113385A KR101206036B1 (ko) 2006-11-16 2006-11-16 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20080044479A true KR20080044479A (ko) 2008-05-21
KR101206036B1 KR101206036B1 (ko) 2012-11-28

Family

ID=39416028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113385A KR101206036B1 (ko) 2006-11-16 2006-11-16 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법

Country Status (4)

Country Link
US (1) US8350247B2 (ko)
JP (1) JP2008153633A (ko)
KR (1) KR101206036B1 (ko)
CN (1) CN101183705B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986018B1 (ko) * 2008-09-23 2010-10-06 광주과학기술원 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
KR101136886B1 (ko) * 2010-01-08 2012-04-20 광주과학기술원 비휘발성 저항 변화 메모리 소자의 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
JP5214208B2 (ja) * 2007-10-01 2013-06-19 スパンション エルエルシー 半導体装置及びその制御方法
KR101415509B1 (ko) 2008-07-24 2014-07-04 삼성전자주식회사 메모리 소자, 그 제조 방법 및 동작 방법
TWI497492B (zh) * 2012-05-30 2015-08-21 Ind Tech Res Inst 電阻式隨機存取記憶體之記憶胞及其製造方法
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
JP2009167530A (ja) * 2009-02-10 2009-07-30 Nippon Mining & Metals Co Ltd ニッケル合金スパッタリングターゲット及びニッケルシリサイド膜
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
WO2013069274A1 (ja) 2011-11-10 2013-05-16 パナソニック株式会社 有機表示パネル、有機表示装置、有機発光装置、それらの製造方法、および薄膜形成方法
US8741772B2 (en) * 2012-02-16 2014-06-03 Intermolecular, Inc. In-situ nitride initiation layer for RRAM metal oxide switching material
US9018613B2 (en) * 2012-08-14 2015-04-28 Kabushiki Kaisha Toshiba Semiconductor memory device with a memory cell block including a block film
CN104037322B (zh) * 2013-03-07 2017-03-01 华邦电子股份有限公司 电阻式存储器及其存储单元
US9577191B2 (en) 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9876167B2 (en) 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
CN103915565B (zh) * 2014-04-03 2017-06-13 电子科技大学 一种多级阻变存储器单元及其制备方法
KR20160125782A (ko) 2015-04-22 2016-11-01 포항공과대학교 산학협력단 양이온 고체 전해질을 적용한 저항변화 메모리 및 이의 제조방법
CN105390611B (zh) * 2015-10-16 2019-01-18 福州大学 一种基于双存储介质层的低功耗阻变存储器及其制备方法
US20170133588A1 (en) * 2015-11-06 2017-05-11 HGST Netherlands B.V. Resistive ram cell with focused electric field
US10177311B1 (en) 2017-10-12 2019-01-08 United Microelectronics Corp. Resistive random access memory (RRAM) and fabrication method thereof

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP3611198B2 (ja) * 2000-02-16 2005-01-19 松下電器産業株式会社 アクチュエータとこれを用いた情報記録再生装置
JP3914681B2 (ja) * 2000-03-08 2007-05-16 エルピーダメモリ株式会社 半導体装置およびその製造方法
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US7158397B2 (en) * 2002-08-02 2007-01-02 Unity Semiconductor Corporation Line drivers that fits within a specified line pitch
US7067862B2 (en) * 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6872963B2 (en) * 2002-08-08 2005-03-29 Ovonyx, Inc. Programmable resistance memory element with layered memory material
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
TW589753B (en) * 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US20040244963A1 (en) 2003-06-05 2004-12-09 Nikon Corporation Heat pipe with temperature control
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
JP2005123361A (ja) * 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2005150156A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 磁気記憶装置
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP2005167064A (ja) * 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
KR100552704B1 (ko) 2003-12-17 2006-02-20 삼성전자주식회사 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
KR100590536B1 (ko) 2004-01-26 2006-06-15 삼성전자주식회사 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
KR100777609B1 (ko) 2004-02-10 2007-11-27 파이 룽 머시너리 밀 코포레이션 리미티드 직물파일용 원형편물기의 추
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
US7157287B2 (en) * 2004-05-27 2007-01-02 Sharp Laboratories Of America, Inc. Method of substrate surface treatment for RRAM thin film deposition
JP4365737B2 (ja) 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR100657897B1 (ko) * 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
JP3919205B2 (ja) * 2004-09-09 2007-05-23 松下電器産業株式会社 抵抗変化素子とその製造方法
KR100682895B1 (ko) * 2004-11-06 2007-02-15 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
JP4529654B2 (ja) * 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP4783070B2 (ja) * 2005-06-24 2011-09-28 シャープ株式会社 半導体記憶装置及びその製造方法
US20070069241A1 (en) * 2005-07-01 2007-03-29 Matrix Semiconductor, Inc. Memory with high dielectric constant antifuses and method for using at low voltage
US7504652B2 (en) * 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
KR100668348B1 (ko) * 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7829875B2 (en) * 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
TWM302773U (en) * 2006-06-14 2006-12-11 Epileds Tech Inc LED structure
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986018B1 (ko) * 2008-09-23 2010-10-06 광주과학기술원 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
KR101136886B1 (ko) * 2010-01-08 2012-04-20 광주과학기술원 비휘발성 저항 변화 메모리 소자의 제조방법

Also Published As

Publication number Publication date
CN101183705A (zh) 2008-05-21
CN101183705B (zh) 2011-12-21
US20080116438A1 (en) 2008-05-22
US8350247B2 (en) 2013-01-08
KR101206036B1 (ko) 2012-11-28
JP2008153633A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
KR101206036B1 (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100982424B1 (ko) 저항 메모리 소자의 제조 방법
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
KR100682926B1 (ko) 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
KR100647333B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
US20100065803A1 (en) Memory device and manufacturing method thereof
US20100276658A1 (en) Resistive Memory Structure with Buffer Layer
KR20070106224A (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP2006060232A (ja) 不揮発性メモリ素子及びその製造方法
KR100657966B1 (ko) 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
US9019744B2 (en) Barrier design for steering elements
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ
JP2008182154A (ja) メモリ装置
TWI399830B (zh) 電阻式非揮發性記憶體
JP2008016513A (ja) メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 8