KR100986018B1 - 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법 - Google Patents

저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법 Download PDF

Info

Publication number
KR100986018B1
KR100986018B1 KR1020080093392A KR20080093392A KR100986018B1 KR 100986018 B1 KR100986018 B1 KR 100986018B1 KR 1020080093392 A KR1020080093392 A KR 1020080093392A KR 20080093392 A KR20080093392 A KR 20080093392A KR 100986018 B1 KR100986018 B1 KR 100986018B1
Authority
KR
South Korea
Prior art keywords
film
resistance change
electrode
memory device
change memory
Prior art date
Application number
KR1020080093392A
Other languages
English (en)
Other versions
KR20100034325A (ko
Inventor
황현상
이동수
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080093392A priority Critical patent/KR100986018B1/ko
Publication of KR20100034325A publication Critical patent/KR20100034325A/ko
Application granted granted Critical
Publication of KR100986018B1 publication Critical patent/KR100986018B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

스위칭 재현성 및 균일성이 향상된 저항변화 메모리 소자, 저항변화 메모리 소자의 포밍방법이 개시되어 있다. 저항변화 메모리 소자는 기판 상에 위치한 제1 전극, 제1 전극 상에 위치한 이온을 함유하는 고체전해질 저항 변화막 및 고체전해질 저항 변화막 상에 위치하며, 제1 전극과 상기 이온에 대한 화학적 친화력이 다른 제2 전극을 포함한다. 또한, 포밍방법은 기판 상에 위치한 제1 전극, 제1 전극 상에 위치한 이온을 함유하는 고체전해질 저항 변화막 및 고체전해질 저항 변화막 상에 위치하며, 제1 전극과 이온에 대한 화학적 친화력이 다른 제2 전극 구비하는 저항 변화 메모리 소자를 제공하는 단계 및 저항 변화 메모리 소자를 화학적 포밍하여 이온 결함 필라멘트를 형성하는 단계를 포함한다.
화학적 포밍, 저항 변화 메모리 소자, 고체전해질 저항 변화막

Description

저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법{Resistance RAM Device and Method for forming of Resistance RAM Device}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 상세하게는 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법에 관한 것이다.
비휘발성 저항변화 메모리(ReRAM, Resistance Random Access Memory) 소자는 전기적 신호를 가하였을 때 저항이 커서 전도가 되지 않는 상태에서 저항이 작아 전도가 가능한 상태로 바뀌는 메모리 스위칭 특징이 나타난다.
이러한 저항변화 메모리 소자는 스위칭 상태에 따라 다른 전기적 저항을 갖게 하기 위해서 포밍(forming) 과정이 필수적이다. 종래에는 소자에 강한 전계를 만들어 저항변화막 내에 결함 필라멘트(defect filament)를 형성하는 전기적 포밍(electro forming)이 수행되었다. 그러나, 이와 같이 전기적 포밍을 수행하는 경우 높은 포밍전압이 요구되기 때문에 소자 구동시 부담이 되는 단점이 있다. 또한, 다결정 상을 갖는 소자의 경우에는 결정입계를 가지므로 결정입계에 의해 스위칭 재현성과 균일성이 떨어지는 문제점이 발생된다. 따라서, 대용량의 메모리에는 적용이 어려운 단점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 스위칭 재현성 및 균일성이 향상된 저항변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명은 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 이온을 함유하는 고체전해질 저항 변화막 및 상기 고체전해질 저항 변화막 상에 위치하며, 상기 제1 전극과 상기 이온에 대한 화학적 친화력이 다른 제2 전극을 포함하는 저항 변화 메모리 소자를 제공한다.
상기 제1 전극은 Ni막, Zr막, Nb막, Zn막, Cr막, Pt막, Co막, Mn막, Fe막, Al막, Mg막, Y막, Ti막, TiN막 또는 란탄계(Lanthanide) 금속막일 수 있으며, 상기 제2 전극은 Ni막, Zr막, Nb막, Zn막, Cr막, Pt막, Co막, Mn막, Fe막, Al막, Mg막, Y막, Ti막, TiN막 또는 란탄계(Lanthanide) 금속막일 수 있다. 상기 란탄계 금속막은 Sc막, La막, Ce막, Pr막, Nd막, Pm막, Eu막, Gd막, Tb막, Dy막, Ho막, Er막, Tm막, Yb막 또는 Lu막일 수 있다.
상기 이온은 산소, 구리 또는 은 이온일 수 있다. 상기 산소 이온을 함유하는 막은 Nb2O5막, V2O5막, NiO막, Cu2O막, SiO2막, ZrO2막, ZnO막, PrCaMnO3막, 또는 LaCaMnO3막일 수 있으며, 상기 구리 또는 은 이온을 함유하는 막은 Cu2S막, Ag2S막, AgSe막 또는 CuSe막일 수 있다.
상기 고체전해질 저항 변화막은 금속을 도핑한 막일 수 있으며, 상기 도핑 금속은 Y, Ca, Mg, Mn, Bi, Ce, N 또는 란탄계 금속일 수 있다.
상술한 다른 목적을 달성하기 위한 본 발명은 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 이온을 함유하는 고체전해질 저항 변화막 및 상기 고체전해질 저항 변화막 상에 위치하며, 상기 제1 전극과 상기 이온에 대한 화학적 친화력이 다른 제2 전극 구비하는 저항 변화 메모리 소자를 제공하는 단계 및 상기 저항 변화 메모리 소자를 화학적 포밍하여 이온 결함 필라멘트를 형성하는 단계를 포함하는 저항 변화 메모리 소자의 포밍방법을 제공한다.
상기 화학적 포밍은 열처리일 수 있으며, 상기 열처리는 400℃ 내지 1200℃의 온도에서 수행할 수 있다. 상기 이온 결함 필라멘트는 댕글링 본드를 구비할 수 있다.
본 발명에 따르면, 화학적 포밍(chemical forming)을 수행함으로써 전기적 포밍(electro forming) 수행시 요구되었던 포밍전압의 부담을 줄일 수 있고, 전체적으로 균일한 결함 필라멘트를 얻을 수 있다. 또한, 다결정 상을 갖는 소자에서도 균일한 결함 필라멘트를 형성할 수 있으며, 면적을 변화시킴으로써 이온의 농도를 조절할 수 있다. 따라서, 대용량 메모리 제작이 가능해질 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. 이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 저항변화 메모리 소자를 나타내는 단면도이다.
도 1을 참조하면, 기판(10) 상에 제1 전극(12)이 위치한다. 상기 기판(10)은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다.
상기 제1 전극(12)은 Ni막, Zr막, Nb막, Zn막, Cr막, Pt막, Co막, Mn막, Fe막, Al막, Mg막, Y막, Ti막, TiN막 또는 란탄계(Lanthanide) 금속막일 수 있다. 상기 란탄계 금속막은 Sc막, La막, Ce막, Pr막, Nd막, Pm막, Eu막, Gd막, Tb막, Dy막, Ho막, Er막, Tm막, Yb막 또는 Lu막일 수 있다.
상기 제1 전극(12) 상에 고체전해질 저항 변화막(14)이 위치한다. 상기 고체전해질 저항 변화막(14)은 이온 전도성을 갖는 고체 상태의 막일 수 있다. 상기 고체전해질 저항 변화막(14)은 산소 이온을 함유하는 막, 또는 금속 이온을 함유하는 막일 수 있다. 구체적으로, 상기 산소 이온을 함유하는 막은 Nb2O5막, V2O5막, NiO막, Cu2O막, SiO2막, ZrO2막, ZnO막, PrCaMnO3막, 또는 LaCaMnO3막일 수 있다.
상기 금속이온은 Ag 또는 Cu일 수 있다. 이 경우에, 상기 고체전해질 저항 변화막(14)은 황화물계막 및 칼코게나이드계막을 사용할 수 있다. 예컨대, 상기 황화물계막은 Cu2S막 또는 Ag2S막일 수 있다. 상기 칼코게나이드계막은 AgSe막 또는 CuSe막일 수 있다.
또한, 상기 고체전해질 저항 변화막(14)은 전해질 특성을 개선하기 위해 금속을 도핑할 수 있다. 상기 도핑 금속은 Y, Ca, Mg, Mn, Bi, Ce, N 또는 란탄계 금속일 수 있다. 상기 란탄계 금속은 Sc, La, Ce, Pr, Nd, Pm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 또는 Lu일 수 있다.
상기 고체전해질 저항 변화막(14) 상에 제2 전극(16)이 위치한다. 상기 제2 전극(16)은 상기 제1 전극(12)과 이온에 대한 화학적 친화력(chemical affinity)이 다른 이종의 금속일 수 있다. 상기 이온은 산소, 구리 또는 은 이온일 수 있다. 구체적으로, 상기 제2 전극(16)은 Ni막, Zr막, Nb막, Zn막, Cr막, Pt막, Co막, Mn막, Fe막, Al막, Mg막, Y막, Ti막, TiN막 또는 란탄계(Lanthanide)금속막일 수 있다. 상기 란탄계 금속막은 Sc막, La막, Ce막, Pr막, Nd막, Pm막, Eu막, Gd막, Tb막, Dy막, Ho막, Er막, Tm막, Yb막 또는 Lu막일 수 있다.
상기 제1 전극(12), 고체전해질 저항 변화막(14) 및 제2 전극(16) 각각의 두께는 1nm 내지 500nm로 제작될 수 있으며, 면적은 10nm2 내지 500㎛2으로 제작될 수 있다.
상기 제1 전극(12), 고체전해질 저항 변화막(14) 및 제2 전극(16)은 서로에 관계없이 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 저항변화 메모리 소자의 포밍방법을 나타내는 개략도이다. 본 포밍방법은 상기 저항변화 메모리 소자의 제조방법 중 일부로서 포함될 수 있다.
도 2a를 참조하면, 차례로 배치된 제1 전극(12), 고체전해질 저항 변화막(14) 및 제2 전극(16)을 구비하는 저항 변화 메모리 소자를 제공한다.
상기 고체전해질 저항 변화막(14) 내에는 이온들(22)이 함유되어 있을 수 있다. 구체적으로 상기 이온들(22)은 산소, 구리 또는 은 이온일 수 있다.
도 2b를 참조하면, 상기 저항 변화 메모리 소자를 화학적 포밍하여 상기 전극들의 크기만큼에 해당하는 이온 결함 필라멘트를 형성한다. 상기 화학적 포밍(chemical forming)은 열처리일 수 있다. 상기 열처리는 10-5 torr의 진공도에서 400℃ 내지 1200℃의 열(18)를 가하여 수행할 수 있다.
상기와 같은 화학적 포밍을 수행하면 상기 고체전해질 저항 변화막(14) 내에 있는 이온들은 이온에 대한 화학적 친화력이 높은 방향, 예컨대 도 2b에 도시된 바와 같이 제1 전극(12) 방향으로 이동될 수 있다. 그러나, 이에 한정되지 않고, 제1 전극(12), 고체전해질 저항 변화막(14) 및 제2 전극(16)이 각각 Zr, ZrO2 및 Ni로 형성된 소자의 경우, 상기 산소 이온은 Ni의 방향으로 이동될 수 있으며, Al, PCMO 및 Ni로 형성된 소자의 경우, 상기 산소 이온은 Ni의 방향으로 이동될 수 있다. 또한, Zn, Ag2S 및 Ag로 형성된 소자의 경우, 상기 이온은 Ag의 방향으로 이동될 수 있다. 상기 화학적 포밍에 의해 이온들이 일측 전극쪽으로 이동함으로써, 상기 고체전해질 저항 변화막(14) 내에는 이온 결함 필라멘트가 형성될 수 있다. 상기 이온 결함 필라멘트는 이온들이 빠져나간 자리일 수 있다. 상기 결함 필라멘트(22)는 댕글링 본드들(dangling bond)을 구비할 수 있다. 상기 댕글링 본드들은 전자의 이동 경로를 제공할 수 있다. 따라서, 화학적 포밍이 수행된 소자는 저저항 상태(Low Resistance Sate; LRS)일 수 있다.
이와 같이 소자에 화학적 포밍을 수행하는 경우, 이온들이 빠져나간 자리만큼의 결함 필라멘트를 형성할 수 있기 때문에, 상기 고체전해질 저항 변화막(14) 내에는 제2 전극(16) 아래 전 면적에 걸쳐 균일한 결함 필라멘트(defect filament)(22)를 형성할 수 있다. 또한, 전기적 포밍(electro forming) 수행시 요구되었던 포밍전압의 부담을 줄일 수 있기 때문에 소자 구동시 포밍전압에 의한 부담을 줄일 수 있다. 이러한 이유로 다결정 상을 갖는 소자에서도 각각의 이온의 농도를 조절하는 것만으로도 균일한 결함 필라멘트를 형성시킬 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작 방법을 설명하기 위한 개략도들이다. 구체적으로, 도 3a 및 도 3b는 고체 전해질 저항 변화막(14) 내에 음이온인 산소 이온(22a)이 함유된 경우를 설명하기 위한 개략도들이다.
도 3a를 참조하면, 도 2a 및 도 2b를 참조하여 설명한 화학적 포밍 단계를 수행한 결과물을 제공한다. 이 후, 제1 전극(12)에 인가되는 전압을 기준으로 제2 전극(16)에 양의 전압을 인가한다. 이 때, 고체 전해질 저항 변화막(14)의 산소 이온(22)은 제2 전극(16) 방향으로 이동되며, 결함(24) 내부에 채워질 수 있다. 이 경우, 결함(24) 내부에 산소 이온(22)이 위치하기 때문에 전자들(26)은 이동통로가 차단될 수 있다. 이에 따라, 소자는 고저항 상태(High Resistance State; HRS)를 가질 수 있다.
도 3b를 참조하면, 제1 전극(12)에 인가되는 전압을 기준으로 제2 전극(16)에 음의 전압을 인가한다. 이 때, 고체 전해질 저항 변화막(14)의 산소 이온(22)은 결함(24)으로부터 빠져나와 제2 전극(26) 방향으로 이동될 수 있다. 이에 따라, 소자는 저저항 상태(Low Resistance Sate; LRS)를 가질 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작 방법을 설명하기 위한 개략도들이다. 구체적으로, 도 4a 및 도 4b는 고체 전해질 저항 변화막(14) 내에 양이온인 금속 이온(22b)이 함유된 경우를 설명하기 위한 개략도들이다.
도 4a를 참조하면, 도 2a 및 도 2b를 참조하여 설명한 화학적 포밍 단계를 수행한 결과물을 제공한다. 고체 전해질 저항 변화막 내에 금속이온 은 또는 구리 이온이 함유된 경우, 제1 전극(12)에 인가되는 전압을 기준으로 제2 전극(16)에 음의 전압을 인가한다. 이때, 고체전해질 저항 변화막(14) 내의 은 또는 구리 이온(22)은 결함(24)의 내부에 채워질 수 있다. 이에 따라, 소자는 고저항 상태(High Resistance State; HRS)를 가질 수 있다.
도 4b를 참조하면, 제1 전극(12)에 인가되는 전압을 기준으로 제2 전극(16)에 양의 전압을 인가한다. 이 때, 고체 전해질 저항 변화막(14)의 산소 이온(22)은 결함(24)으로부터 빠져나와 제2 전극(26) 방향으로 이동될 수 있다. 이에 따라, 소자는 저저항 상태(Low Resistance Sate; LRS)를 가질 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예들(examples)을 제시한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
< 제조예 >
실리콘 기판 상에 제1 전극으로서 Ni 막을 형성하였다. 상기 Ni 막 상에 고체전해질 저항 변화막으로서 ZrO2 막을 펄스레이저 증착법을 이용하여 형성하였다. 상기 ZrO2 막 상에 Zr 막을 형성하여 저항 변화 메모리 소자를 제조하였다. 이와 같은 저항 변화 메모리 소자를 1000℃의 온도에서 화학적 포밍하였다.
도 5a는 일반적인 저항 변화 메모리 소자의 전류-전합 특성을 나타낸 그래프이고, 도 5b는 제조예에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 5a를 참조하면, 일반적인 저항 변화 메모리 소자는 포밍을 위해 약 7.5V의 높은 전압이 요구된다. 이와 같이 전기적 포밍은 높은 전기적 포밍전압이 요구되기 때문에 소자 구동시 많은 부담이 되며, 균일한 결함 필라멘트를 형성하는데 어려움이 있다.
도 5b를 참조하면, 화학적 포밍을 수행하는 경우, 열처리에 의해 결함 필라멘트가 형성된 상태이기 때문에 초기 동작에서 저저항 상태 즉, 온 상태인 것을 확인할 수 있다. 따라서, 별도의 포밍전압이 요구되지 않으므로, 높은 전기적 포밍 전압에 의한 부담을 줄이고 균일한 결함 필라멘트를 형성할 수 있다. 또한, 여러 번의 스위칭에도 비슷한 정도의 특성을 나타냈다. 이는 소자의 재현성 및 신뢰성을 확인할 수 있는 결과이다.
이에 따라 화학적 포밍을 통한 소자는 간단한 방법으로 포밍을 가능하게 하며, 초기에 결함 필라멘트가 형성되어 별도의 포밍전압이 요구되지 않는다. 이에 더하여, 소자는 스위칭 재현성 및 균일성을 가질 수 있다.
도 6a는 제조예에 따른 저항 변화 메모리 소자의 면적에 대한 전압-전류 특성을 나타내는 그래프이다. 구체적으로, 소자들의 면적을 각각 300×300㎛2, 100×100㎛2, 50×50㎛2, 및 10×10㎛2으로 하여 각각의 전압-전류특성을 비교하였다.
도 6a를 참조하면, 각각 면적에 따른 소자들은 유사한 저항비를 나타내었으며, 면적에 비례하는 온-오프 전류값이 도출되었다. 따라서, 본 발명에 따른 소자들은 면적에 대한 의존성을 나타내는 것을 알 수 있다.
도 6b는 제조예에 따른 저항 변화 메모리 소자의 저항특성을 나타내는 그래프이다.
도 6b를 참조하면, 이온에 대한 화학적 친화력에 의해 전극의 계면으로 이동된 산소이온의 농도 및 이동도를 조절함으로써 멀티비트(multi-bit) 동작이 가능함을 보여주는 결과이다.
도 7은 제조예에 따른 저항 변화 메모리 소자와 일반적인 저항 변화 메모리 소자에 대한 스위칭 특성을 나타내는 그래프이다.
도 7을 참조하면, 종래의 메모리 소자는 저항 분포도가 매우 넓게 나타났으며, 불균일한 스위칭 특성을 나타내었다. 반면에 제조예에 따른 메모리 소자는 셋 상태 및 리셋 상태에서 균일한 스위칭 특성을 나타내었으며, 셋 상태 및 리셋 상태에서의 저항 차이가 비교적 큼을 확인할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 저항변화 메모리 소자를 나타내는 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 저항변화 메모리 소자의 포밍방법을 나타내는 개략도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작 방법을 설명하기 위한 개략도들이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작 방법을 설명하기 위한 개략도들이다.
도 5a는 일반적인 저항 변화 메모리 소자의 전류-전합 특성을 나타낸 그래프이고, 도 5b는 제조예에 따른 저항 변화 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 6a는 제조예에 따른 저항 변화 메모리 소자의 면적에 대한 전압-전류 특성을 나타내는 그래프이다.
도 6b는 제조예에 따른 저항 변화 메모리에 대한 저항특성을 나타내는 그래프이다.
도 7은 제조예에 따른 저항 변화 메모리 소자와 일반적인 저항 변화 메모리 소자에 대한 스위칭 특성을 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 12: 제1 전극
14: 고체전해질 저항 변화막 16: 제2 전극
22: 이온 24: 이온 결함 필라멘트

Claims (13)

  1. 기판 상에 위치한 제1 전극;
    상기 제1 전극 상에 위치하고, 이온, 및 상기 이온과 대응하는 결함을 함유하는 고체전해질 저항 변화막; 및
    상기 고체전해질 저항 변화막 상에 위치하며, 상기 제1 전극과 상기 이온에 대한 화학적 친화력이 다른 제2 전극;을 포함하는 저항 변화 메모리 소자.
  2. 제1항에 있어서,
    상기 제1 전극은 Ni막, Zr막, Nb막, Zn막, Cr막, Pt막, Co막, Mn막, Fe막, Al막, Mg막, Y막, Ti막, TiN막 또는 란탄계(Lanthanide) 금속막인 저항 변화 메모리 소자.
  3. 제1항에 있어서,
    상기 제2 전극은 Ni막, Zr막, Nb막, Zn막, Cr막, Pt막, Co막, Mn막, Fe막, Al막, Mg막, Y막, Ti막, TiN막 또는 란탄계(Lanthanide) 금속막인 저항 변화 메모리 소자.
  4. 제2항 또는 제3항에 있어서,
    상기 란탄계 금속막은 Sc막, La막, Ce막, Pr막, Nd막, Pm막, Eu막, Gd막, Tb막, Dy막, Ho막, Er막, Tm막, Yb막 또는 Lu막인 저항 변화 메모리 소자.
  5. 제1항에 있어서,
    상기 이온은 산소, 구리 또는 은 이온인 저항 변화 메모리 소자.
  6. 제5항에 있어서,
    상기 산소 이온을 함유하는 막은 Nb2O5막, V2O5막, NiO막, Cu2O막, SiO2막, ZrO2막, ZnO막, PrCaMnO3막, 또는 LaCaMnO3막인 저항 변화 메모리 소자.
  7. 제5항에 있어서,
    상기 구리 또는 은 이온을 함유하는 막은 Cu2S막, Ag2S막, AgSe막 또는 CuSe막인 저항 변화 메모리 소자.
  8. 제1항에 있어서,
    상기 고체전해질 저항 변화막은 금속을 도핑한 막인 저항 변화 메모리 소자.
  9. 제8항에 있어서,
    상기 도핑 금속은 Y, Ca, Mg, Mn, Bi, Ce, N 또는 란탄계 금속인 저항 변화 메모리 소자.
  10. 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 이온을 함유하는 고체전해질 저항 변화막 및 상기 고체전해질 저항 변화막 상에 위치하며, 상기 제1 전극과 상기 이온에 대한 화학적 친화력이 다른 제2 전극 구비하는 저항 변화 메모리 소자를 제공하는 단계; 및
    상기 저항 변화 메모리 소자를 화학적 포밍하여 이온 결함 필라멘트를 형성하는 단계를 포함하는 저항 변화 메모리 소자의 포밍방법.
  11. 제10항에 있어서,
    상기 화학적 포밍은 열처리인 저항 변화 메모리 소자의 포밍방법.
  12. 제11항에 있어서,
    상기 열처리는 400℃ 내지 1200℃의 온도에서 수행하는 것을 특징으로 하는 저항 변화 메모리 소자의 포밍방법.
  13. 제10항에 있어서,
    상기 이온 결함 필라멘트는 댕글링 본드를 구비하는 저항 변화 메모리 소자의 포밍방법.
KR1020080093392A 2008-09-23 2008-09-23 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법 KR100986018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080093392A KR100986018B1 (ko) 2008-09-23 2008-09-23 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080093392A KR100986018B1 (ko) 2008-09-23 2008-09-23 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법

Publications (2)

Publication Number Publication Date
KR20100034325A KR20100034325A (ko) 2010-04-01
KR100986018B1 true KR100986018B1 (ko) 2010-10-06

Family

ID=42212487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093392A KR100986018B1 (ko) 2008-09-23 2008-09-23 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법

Country Status (1)

Country Link
KR (1) KR100986018B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123736B1 (ko) * 2010-04-12 2012-03-16 고려대학교 산학협력단 멀티 레벨 ReRAM 메모리 장치 및 그 제조 방법
KR101250973B1 (ko) * 2011-07-11 2013-04-04 광주과학기술원 저항 변화 메모리 소자 및 이의 제조방법
KR101351434B1 (ko) * 2012-04-17 2014-01-15 연세대학교 산학협력단 저항 스위칭 메모리 소자 및 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092503A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자
KR100790894B1 (ko) 2006-11-15 2008-01-03 삼성전자주식회사 저항성 메모리 소자
KR20080044479A (ko) * 2006-11-16 2008-05-21 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092503A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자
KR100790894B1 (ko) 2006-11-15 2008-01-03 삼성전자주식회사 저항성 메모리 소자
KR20080044479A (ko) * 2006-11-16 2008-05-21 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법

Also Published As

Publication number Publication date
KR20100034325A (ko) 2010-04-01

Similar Documents

Publication Publication Date Title
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR100983175B1 (ko) 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US7511294B2 (en) Resistive memory element with shortened erase time
EP2368268B1 (en) Memristive device and methods of making and using the same
EP2361438B1 (en) Electrically actuated device and method of controlling the formation of dopants therein
US10181560B2 (en) Conductive-bridging random access memory and method for fabricating the same
JP2014513873A (ja) メモリ素子の製造方法
US20180026183A1 (en) Nonvolatile resistive switching memory device and manufacturing method thereof
US8487289B2 (en) Electrically actuated device
US20140291598A1 (en) Resistive random access memory
EP3602561A1 (en) A switching resistor and method of making such a device
KR20190005665A (ko) 저항 변화 메모리 소자
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
US12010929B2 (en) Memory device and manufacturing method therefor
US20140291599A1 (en) Resistive random access memory
Sterin et al. Understanding the coexistence of two bipolar resistive switching modes with opposite polarity in Cu x O (1≤ x≤ 2)-based two-terminal devices
KR101094658B1 (ko) 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자
KR20100133761A (ko) 저항 변화 메모리 소자 및 그 제조방법
KR102072091B1 (ko) 스위치 역할을 하는 선택소자가 포함된 저항변화 메모리
Kim et al. Improved bipolar resistive switching memory characteristics in Ge0. 5Se0. 5 solid electrolyte by using dispersed silver nanocrystals on bottom electrode
KR102497052B1 (ko) 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법
KR100873792B1 (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190702

Year of fee payment: 10