JP2014513873A - メモリ素子の製造方法 - Google Patents

メモリ素子の製造方法 Download PDF

Info

Publication number
JP2014513873A
JP2014513873A JP2014511464A JP2014511464A JP2014513873A JP 2014513873 A JP2014513873 A JP 2014513873A JP 2014511464 A JP2014511464 A JP 2014511464A JP 2014511464 A JP2014511464 A JP 2014511464A JP 2014513873 A JP2014513873 A JP 2014513873A
Authority
JP
Japan
Prior art keywords
material layer
resistive material
implanted
ions
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014511464A
Other languages
English (en)
Inventor
エフ クルンクジ ピーター
ホータラ ジョン
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2014513873A publication Critical patent/JP2014513873A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/043Modification of switching materials after formation, e.g. doping by implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

抵抗メモリ素子改善された製造方法が開示される。抵抗メモリは、下部電極、上部電極、及びそれらの間に挟まれた抵抗材料層を有する。抵抗材料と上部及び下部の各電極との間に界面が形成される。これらの界面の一方又は双方の特性を変化させるために、素子内にイオンが注入され、それによって、メモリ素子の性能が改善される。これらのイオンは、3つの層が形成された後、これらの層の形成中、又はその双方において、注入される。
【選択図】図2

Description

本発明は、抵抗ランダムアクセスメモリの動作及び歩留まりの改善に関し、具体的には、電極/抵抗材料の界面の改善に関する。
抵抗メモリ素子、又はより一般的にはメモリスタ(memoristor)は、2008年に広く公表されて以来、大きな注目を集めている。基本的に、抵抗メモリ素子は、閉じ込められたセル内に物質の層を有する。図1は、典型的な抵抗メモリセル素子10を示す。素子10の大きさは、直径10〜100nmで、高さ30〜200nmの範囲とすることができる。素子10は、3つの構成要素を備え、誘電体60によって周囲を覆われている。下部電極20は、10〜50nmの厚さとすることができる。この下部電極20は、典型的には、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀等の金属であるが、これらに限定されない。抵抗材料層30は、下部電極20上に形成される。いくつかの実施形態において、抵抗材料層30は、化学蒸着(CVD)又は他の蒸着処理により堆積される。但し、抵抗材料層30を形成する蒸着以外の他の方法も使用することができる。抵抗材料層30の上には上部電極40があり、上部電極40は、典型的には、チタン、窒化チタン、タングステン、ニッケル、ハフニウム、タンタル、窒化タンタル、銅、プラチナ又は銀等の金属であるが、これらに限定されない。下部電極20と同様に、上部電極40は、10〜50nmの厚さとすることができる。
抵抗材料層30は、少なくとも2つの異なる状態を切り替え、維持するという機能を果たす。抵抗RAMの場合(ReRAMの場合も含め)、抵抗材料層30は、2つの異なる状態をとることができ、抵抗材料層30の抵抗は、これら2つの状態の間で異なる。例えば、抵抗材料層30として誘電材料を使用することができる。誘電材料は、典型的には高い抵抗を有する。しかしながら、下部電極20と上部電極40とにわたって充分な電圧を印加すると、印加された電圧により生じる電場によってもたらされる誘電破壊の結果、誘電材料全体にわたって導電パスが形成される。この導電パスは、フィラメントと呼ぶこともでき、抵抗材料層30内において導通不良の密度が高い領域に沿って生じる。但し、他の方法によっても、このフィラメントは生じる。例えば、導電パスは、帯電した酸素空孔の方向に沿って形成される。
このフィラメントは、一旦形成されると、最初の高電場の印加によって生じた損傷を熱的にアニールする適当な電流を印加することにより破壊される。誘電材料は、一旦修復されると、下部電極20と上部電極40とにわたって第2の電圧が印加されることにより、再び導電パスを形成しうる。従って、この誘電材料は、フィラメントが導電パスを形成する低抵抗状態と、誘電材料の固有抵抗値が観察される高抵抗状態との2つの異なる状態を有する。
ReRAMの場合、抵抗材料層30は、典型的には、酸化ハフニウム(HfO)、シリコン酸化ハフニウム(HfSiO)、酸化銅(CuO)、酸化ニッケル(NiO)、酸化チタン(TiO)、酸窒化チタン(TiO)、酸化タンタル(TaO)、酸化ジルコニウム(ZrO)、酸化タングステン(WO)又は酸化アルミニウム(AlO)等の遷移金属酸化物であるが、これらに限定されない。
抵抗材料層30は、導電性ブリッジRAM、すなわちCBRAMを形成するためにも使用される。この形態において、抵抗材料内に溶解した金属イオンは、抵抗材料内を流れて、上部電極40と下部電極20との間に導電パスを形成する。この導電パスは、ナノワイヤと呼ぶことができる。いくつかの実施形態において、下部電極20又は上部電極40の第1の電極は、例えば銀又は銅のように電気化学的に活性であり、下部電極20又は上部電極40の第2の電極は、より不活性である。第2の電極に負バイアスを印加すると、抵抗材料内の金属イオンは、下部電極20と上部電極40との間にナノワイヤを形成し、ナノワイヤは、抵抗材料層30にわたって抵抗を下げる。第2の電極に負バイアスが印加されるとき、電気的に活性な第1の電極も、導電性金属イオンを抵抗材料内に遊離することができる。正の電圧が第2の電極に印加されると、金属イオンはナノワイヤから流出して第1の電極に戻り、その結果、抵抗材料の抵抗を増加させる。そのため、ReRAMのように、抵抗材料にわたって導電パスが形成されるところにおいて、2つの異なる状態が形成される。CBRAMの場合、抵抗材料層30は、硫化ゲルマニウム(GeS)又はセレン化ゲルマニウム(GeSe)とすることができるが、これらに限定されない。いくつかの実施形態において、これらの材料は、例えば銅又は銀等の金属にドープされる。
抵抗材料層30は、相変化RAM、すなわちPCRAMを形成するためにも使用される。この形態においては、抵抗材料は、カルコゲナイドガラスである。適当な加熱とその後の冷却を行うことにより、この材料は、高抵抗の非結晶質の状態と、低抵抗の結晶質の状態との間で繰り返し転換する。PCRAMの場合、抵抗材料層30は、ゲルマニウム、アンチモン及びテルル(Ge−Sb−Te、すなわちGST)の合金又はゲルマニウム及びテルル(Ge−Te)の合金とすることができる。
これら3つの構成要素、すなわち、下部電極20、抵抗材料層30及び上部層40は、2つの異なる界面を有する。第1の界面50は、上部電極40と抵抗材料層30との間に存在し、第2の界面55は、抵抗材料層30と下部電極20との間に存在する。場合によっては、下部電極20、抵抗材料層30及び上部電極40の間の導通は、これらの各界面におけるポテンシャル障壁を通る電子のトンネル効果により達成される。これら第1及び第2の界面50及び55を越えて電子を移動させる能力は、素子10の性能に寄与しうる。例えば、上部電極40と抵抗材料層30との間(又は抵抗材料層30と下部電極20との間)の電気伝導が乏しい場合、下部電極20と上部電極40との間における抵抗材料層30を通る導電パスを形成する能力が妨げられる。そのため、後にこれらのパスを形成し又は消滅させるために、より高い電圧を使用せざるを得なくなるかもしれない。このことは、いくつかの実施形態において、素子10の信頼性を低下させうる。他の実施形態では、「オン」及び「オフ」の状態における素子10の抵抗は、しばしば許容できない程度にまで変化しうる。
従って、抵抗RAMの電極間及びこれらの電極間の抵抗材料層の導電性を改善する方法が存在すれば、有益である。
抵抗メモリ素子改善された製造方法が開示される。抵抗メモリは、下部電極、上部電極、及びそれらの間に挟まれた抵抗材料層を有する。抵抗材料と上部及び下部の各電極との間に界面が形成される。これらの界面の一方又は双方の特性を変化させるために、素子内にイオンが注入され、それによって、メモリ素子の性能が改善される。これらのイオンは、3つの層が形成された後、これらの層の形成中、又はその双方において、注入される。
本開示の理解をより良くするために、参照により本明細書に組み込まれる添付図面について述べる。
抵抗メモリ素子の例を示す図である。 上部電極を通して注入する第1の実施形態を示す図である。 第1の注入エネルギーにおいて図2の実施形態を使用したアルミニウム分布を示すグラフを示す図である。 第2の注入エネルギーにおいて図2の実施形態を使用したアルミニウム分布を示すグラフを示す図である。 図2の注入の結果を示す図である。 上部電極なしで注入する第2の実施形態を示す図である。 図6の注入の結果を示す図である。 図6におけるより低いエネルギー注入の結果を示す図である。
新たな抵抗メモリ技術が発達するにつれ、信頼性の問題、反復性及び性能が、技術の進歩を妨げている。場合によっては、これらの問題のいくつかは、上部及び下部の電極と、それらの間の抵抗材料層との間の電気伝導により引き起こされる。この界面の改善により、抵抗メモリの特性、例えば、スイッチング時間及び歩留まりが改善され、それによって抵抗メモリの製品化が可能になる。
第1の実施形態においては、図2に示されるように、抵抗メモリ素子10は、例えば、CVD、物理蒸着(PVD)及び原子層堆積(ALD)を含めた従来技術の方法に基づいて製造される。上部電極40が塗布され、又は形成された後、注入100が行われる。第1の実施形態においては、注入100は、例えば、アルゴン、ネオン又はクリプトン等の不活性種を含む。他の実施形態での種は、ホウ素、リン又はヒ素等のドーパントである。他の実施形態での種は、アルミニウム、ケイ素、チタン、ハフニウム、ニッケル、タングステン、銅又は銀等の金属である。他の実施形態での種は、酸素、水素、炭素、フッ素、塩素又はCHのような分子である。
注入100の深さは、イオンが金属等の上部電極40を突き抜けて抵抗材料層30の対象領域に入るような適当なエネルギーレベルを使用することにより制御される。
例えば、1つの実施形態において、界面50及び抵抗材料層30の上部に金属を注入することが好ましい。図3は、この実施形態の具体的な例を示す。この例において、上部電極40はチタンであり、抵抗材料層30は酸化ハフニウムであり、下部電極20はプラチナである。これらの各層は、厚さ500オングストロームである。注入種としてアルミニウムを使用し、25keVの注入エネルギーを使用して、深さのプロファイルが得られる。線110は界面50を示し、線120は界面55を示す。線100と線110との間隔は上部電極40の厚さを示し、線110と線120との間隔は抵抗材料層30の厚さを示し、線120と線130との間隔は下部電極20の厚さを示す。図3は、目標深さが約300オングストローム、すなわち上部電極40を通過する場合の約50%であることを示す。領域140に示すように、イオン分布の尾部は抵抗材料層30にわたる。つまり、注入されたイオンの少なくとも一部は、界面50に注入される。これらのイオンは、いくつかの重要な機能を果たす。第1に、これらのイオンは、抵抗材料層30の一部にドーピングを生成し、それによって導電パスがより簡単に生成されるようにする。第2に、注入されたイオンは、上部電極40と抵抗材料層30との間の界面50を「粗くする」傾向がある。界面50が滑らかでない方が、層間の接触が良く導電性が高い。このような注入の第3の利点は、界面50で生じるイオンビーム混合である。アルミニウムイオンが、チタン等の上部電極40を通過するため、これらのエネルギーアルミニウムイオンのいくつかは、チタン原子と衝突する。エネルギーアルミニウムイオンからチタン原子に伝達された運動量は、チタンイオンを上部電極40から抵抗材料層30に「押し」出す。このイオンビーム混合は界面50にグラデーションをつけ、電極40の金属と抵抗材料層30の抵抗材料との間で集中物が円滑に移転する。このグラデーションは、層間により良い導通パスを形成し、ナノワイヤ又はフィラメントを形成するために必要な電圧を減少させうる。上記において、具体的な深さ及びエネルギーレベルが開示されているが、これらのパラメータは、他の実施形態において同様の結果が得られるように変更できる。
図4は、抵抗メモリ素子10へのアルミニウム注入の第2の例を示す。素子10は、図3に関連して記載されており、重複する説明は行わない。この実施形態において、注入エネルギーは25keVから40keVに増加される。これにより、図4に示されるように、目標注入深さが、界面50の深さである約500オングストロームとなる。つまり、この注入エネルギーで、注入されたイオンのより多くの部分が界面50に注入される。この実施形態においては、領域145に示されるように、より多くのアルミニウムイオンが抵抗材料層30に入る。
注入100は、単一の注入エネルギーで行われる必要がないことに注意すべきである。例えば、抵抗材料層30にわたってより均一な分布を形成するために、複数の注入エネルギーを有する注入が実行されてもよい。
従って、要約すると、例えば図2に示されるようなイオン注入は、いくつかの利点を提供することができる。第1に、イオンビーム混合は、上部電極40と抵抗材料層30との間にグラデーションを形成する。イオン及び注入エネルギーを適切に選択することにより、グラデーションは制御することができる。第2に、この注入は、界面50を粗くする働きも行う。イオン注入は、上部電極40と抵抗材料層30との間の界面50において、欠損も生じる。この注入は、抵抗材料層30の抵抗材料の少なくとも一部をドーピングすることに加えて、上部電極40と抵抗材料層30との間の界面50をドーピングする働きも行う。
図5は、図2の注入の効果を示す。上部電極40と抵抗材料層30との間の界面50は、注入された種と、上部電極からの原子と、この界面50における抵抗材料との混合が生じるため、網掛け領域によって図示されるように、明確ではなくなっている。加えて、欠損58及びドーパント59が、イオン注入100の結果、抵抗材料層30に存在する。
上述の説明は、上部電極40と抵抗材料層30との間の界面50に対して行われた改善についてのものであるが、この実施形態はかかる適用に限定されない。例えば、注入エネルギーを100keVのように増加させることにより、抵抗材料層30と下部電極20との間の界面55は、イオン注入100による作用を受けうる。つまり、注入されたイオンの少なくとも一部が、界面55に注入される。このような実施形態においても、界面55は、抵抗材料層30から下部電極20に入るイオンにより、グラデーションになりうる。加えて、欠損58及びドーパント59は、このイオン注入の結果、抵抗材料層30に注入される。
図6は、本方法の他の実施形態を示す。この実施形態において、イオン注入150は、上部電極40の塗布又は形成前に行われる。従って、界面55に達するために必要な注入エネルギーは、図2に示される注入を使用する際に必要となる注入エネルギーよりもはるかに少ない。例えば、25から50keVの注入エネルギーが、前述の100keVに替わりに使用される。注入150で使用される種は、上述の如何なる種であってもよい。そして、この注入150の利点は、上述の利点と同様である。
図7は、注入150の効果を図示したものである。図示されるように、界面55にはグラデーションがつけられ、欠損58及びドーパント59は抵抗材料層30内に存在する。
他の実施形態において、注入150は、極めて小さなエネルギーであり、例えば5keVよりも小さい。この実施形態において、注入は、極めて浅い注入を行い、抵抗材料層30の上層のみに作用する。この浅い注入は、上部電極40が抵抗材料層30に塗布されるときに、より高い導通を生じうる。図8は、この浅い注入の結果を示す。
他の実施形態において、これらの処理の組合せが実行される。例えば、抵抗材料層30の蒸着の後であって上部電極40の塗布又は形成前に、図6に示すように注入150が行われ、図7に示すようなグラデーション界面55が形成される。必要に応じて、低エネルギー注入も実行され、図8に示すような注入された界面50が形成される。この注入150の後、上部電極40が抵抗材料層30に塗布される。そして注入10が行われ、界面50において、図5に示すようなグラデーションが形成される。
これらの各注入において使用される注入エネルギー及び注入種は異なる。これらの注入は、ビームラインイオン注入機、プラズマ蒸着システム(PLAD)、プラズマシースを修正する注入機、及び他の収束ビーム装置を含め、これらに限定されない如何なる種類のイオン注入装置を使用して行うことができる。
本開示は、本明細書に記載された具体的な実施形態によって範囲が限定されるものではない。実際、本明細書に記載された実施形態に加えて、本開示に対する修正を行った他の様々な実施形態が、前述の記載及び添付図面により、この技術分野における当業者にとって明らかになるであろう。従って、このような他の実施形態及び修正が本開示の範囲に含まれる。さらに、本開示は、特定の環境下での特定の目的のための特定の実施形態に即して説明されたが、この技術分野における当業者は、本開示の実用性がこれらに限定されず、本開示が如何なる環境下で如何なる目的においても有益に実施できることを理解できるであろう。従って、以下に記載される特許請求の範囲は、本明細書に記載された本開示の全ての範囲及び精神を考慮して解釈されるべきである。

これら3つの構成要素、すなわち、下部電極20、抵抗材料層30及び上部電極40は、2つの異なる界面を有する。第1の界面50は、上部電極40と抵抗材料層30との間に存在し、第2の界面55は、抵抗材料層30と下部電極20との間に存在する。場合によっては、下部電極20、抵抗材料層30及び上部電極40の間の導通は、これらの各界面におけるポテンシャル障壁を通る電子のトンネル効果により達成される。これら第1及び第2の界面50及び55を越えて電子を移動させる能力は、素子10の性能に寄与しうる。例えば、上部電極40と抵抗材料層30との間(又は抵抗材料層30と下部電極20との間)の電気伝導が乏しい場合、下部電極20と上部電極40との間における抵抗材料層30を通る導電パスを形成する能力が妨げられる。そのため、後にこれらのパスを形成し又は消滅させるために、より高い電圧を使用せざるを得なくなるかもしれない。このことは、いくつかの実施形態において、素子10の信頼性を低下させうる。他の実施形態では、「オン」及び「オフ」の状態における素子10の抵抗は、しばしば許容できない程度にまで変化しうる。
例えば、1つの実施形態において、界面50及び抵抗材料層30の上部に金属を注入することが好ましい。図3は、この実施形態の具体的な例を示す。この例において、上部電極40はチタンであり、抵抗材料層30は酸化ハフニウムであり、下部電極20はプラチナである。これらの各層は、厚さ500オングストロームである。注入種としてアルミニウムを使用し、25keVの注入エネルギーを使用して、深さのプロファイルが得られる。線110は界面50を示し、線120は界面55を示す。線100と線110との間隔は上部電極40の厚さを示し、線110と線120との間隔は抵抗材料層30の厚さを示し、線120と線130との間隔は下部電極20の厚さを示す。図3は、目標深さが約300オングストローム、すなわち上部電極40を通過する場合の約50%であることを示す。領域140に示すように、イオン分布の尾部は抵抗材料層30にわたる。つまり、注入されたイオンの少なくとも一部は、界面50に注入される。これらのイオンは、いくつかの重要な機能を果たす。第1に、これらのイオンは、抵抗材料層30の一部にドーピングを生成し、それによって導電パスがより簡単に生成されるようにする。第2に、注入されたイオンは、上部電極40と抵抗材料層30との間の界面50を「粗くする」傾向がある。界面50が滑らかでない方が、層間の接触が良く導電性が高い。このような注入の第3の利点は、界面50で生じるイオンビーム混合である。アルミニウムイオンが、チタン等の上部電極40を通過するため、これらのエネルギーアルミニウムイオンのいくつかは、チタン原子と衝突する。エネルギーアルミニウムイオンからチタン原子に伝達された運動量は、チタンイオンを上部電極40から抵抗材料層30に「押し」出す。このイオンビーム混合は界面50にグラデーションをつけ、上部電極40の金属と抵抗材料層30の抵抗材料との間で集中物が円滑に移転する。このグラデーションは、層間により良い導通パスを形成し、ナノワイヤ又はフィラメントを形成するために必要な電圧を減少させうる。上記において、具体的な深さ及びエネルギーレベルが開示されているが、これらのパラメータは、他の実施形態において同様の結果が得られるように変更できる。

Claims (20)

  1. 下部電極を形成するステップと、
    前記下部電極上に当該下部電極との間に第1の界面を有する抵抗材料層を形成するステップと、
    前記抵抗材料層上に当該抵抗材料層との間に第2の界面を有する上部電極を形成するステップと、
    前記第1の界面又は前記第2の界面にイオンが注入されるために充分なエネルギーで、前記上部電極に前記イオンを注入するステップと
    を含む、メモリ素子の製造方法。
  2. 前記下部電極及び前記上部電極は、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀からなる群から選択される種でそれぞれ形成される、請求項1に記載の方法。
  3. 前記メモリ素子は抵抗メモリ素子を含み、前記抵抗材料層は遷移金属酸化物で形成される、請求項1に記載の方法。
  4. 前記メモリ素子は、導電性ブリッジRAMを含み、前記抵抗材料層は、硫化ゲルマニウム(GeS)及びセレン化ゲルマニウム(GeSe)からなる群から選択される種で形成される、請求項1に記載の方法。
  5. 前記メモリ素子は相変化RAMを含み、前記抵抗材料層はカルコゲナイドガラスで形成される、請求項1に記載の方法。
  6. 前記イオンは、前記下部電極、前記抵抗材料層及び前記上部電極が形成された後に注入される、請求項1に記載の方法。
  7. 前記イオンは、前記第2の界面に注入されるために充分なエネルギーで注入される、請求項6に記載の方法。
  8. 前記イオンは、前記第1の界面に注入されるために充分なエネルギーで注入される、請求項6に記載の方法。
  9. 前記注入されるイオンは、不活性元素、ドーパント、金属、酸素、水素、炭素、フッ素、塩素及びCHからなる群から選択された種を含む、請求項1に記載の方法。
  10. 下部電極を形成するステップと、
    前記下部電極上に当該下部電極との間に第1の界面を有する抵抗材料層を形成するステップと、
    前記第1の界面又は前記抵抗材料層の上面にイオンが注入されるために充分なエネルギーで、前記抵抗材料層に前記イオンを注入するステップと、
    前記注入するステップが行われた後、前記抵抗材料層上に当該抵抗材料層との間に第2の界面を有する上部電極を形成するステップと、
    を含む、メモリ素子の製造方法。
  11. 前記イオンは、前記第1の界面に注入されるために充分なエネルギーで注入される、請求項10に記載の方法。
  12. 前記イオンは、前記抵抗材料層の前記上面に注入されるために充分なエネルギーで注入される、請求項10に記載の方法。
  13. 前記上部電極が形成された後に、前記素子にイオンを注入するステップをさらに含む、請求項10に記載の方法。
  14. 前記イオンは、前記第2の界面に注入されるために充分なエネルギーで注入される、請求項13に記載の方法。
  15. 前記下部電極及び前記上部電極は、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀からなる群から選択される種でそれぞれ形成される、請求項10に記載の方法。
    を備える処理システム。
  16. 前記メモリ素子は抵抗メモリ素子を含み、前記抵抗材料層は遷移金属酸化物で形成される、請求項10に記載の方法。
  17. 前記メモリ素子は、導電性ブリッジRAMを含み、前記抵抗材料層は、硫化ゲルマニウム(GeS)及びセレン化ゲルマニウム(GeSe)からなる群から選択される種で形成される、請求項10に記載の方法。
  18. 前記メモリ素子は相変化RAMを含み、前記抵抗材料層はカルコゲナイドガラスで形成される、請求項10に記載の方法。
  19. 前記注入されるイオンは、不活性元素、ドーパント、金属、酸素、水素、炭素、フッ素、塩素及びCHからなる群から選択された種を含む、請求項10に記載の方法。
  20. 下部電極を形成するステップと、
    前記下部電極上に当該下部電極との間に第1の界面を有する抵抗材料層を形成するステップと、
    前記第1の界面に注入されるために充分なエネルギーでイオンが注入されるように、前記抵抗材料層に前記イオンを注入するステップと、
    前記抵抗材料層の上面に注入されるために充分なエネルギーで、イオンを前記抵抗材料層に注入するステップと、
    前記注入するステップが行われた後、前記抵抗材料層上に上部電極を形成するステップと、
    を含む、メモリ素子の製造方法。

JP2014511464A 2011-05-16 2012-05-15 メモリ素子の製造方法 Pending JP2014513873A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161486516P 2011-05-16 2011-05-16
US61/486,516 2011-05-16
US13/468,154 2012-05-10
US13/468,154 US20120295398A1 (en) 2011-05-16 2012-05-10 Ion implant modification of resistive random access memory devices
PCT/US2012/037998 WO2012158719A1 (en) 2011-05-16 2012-05-15 Ion implant modification of resistive random access memory devices

Publications (1)

Publication Number Publication Date
JP2014513873A true JP2014513873A (ja) 2014-06-05

Family

ID=47175220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014511464A Pending JP2014513873A (ja) 2011-05-16 2012-05-15 メモリ素子の製造方法

Country Status (6)

Country Link
US (1) US20120295398A1 (ja)
JP (1) JP2014513873A (ja)
KR (1) KR20140040154A (ja)
CN (1) CN103534829A (ja)
TW (1) TW201251160A (ja)
WO (1) WO2012158719A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522596B2 (en) 2017-07-18 2019-12-31 Toshiba Memory Corporation Semiconductor storage device comprising resistance change film and method of manufacturing the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057321A1 (en) * 2011-10-21 2013-04-25 University College Cork - National University Of Ireland, Cork A single crystal high dielectric constant material
US9093636B2 (en) * 2012-01-30 2015-07-28 Micron Technology, Inc. Incorporation of oxygen into memory cells
KR20140073919A (ko) * 2012-12-07 2014-06-17 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8680906B1 (en) * 2013-01-17 2014-03-25 The United States Of America As Represented By The Secretary Of The Air Force Hardware based random number generator
US9178142B2 (en) * 2013-03-04 2015-11-03 Intermolecular, Inc. Doped electrodes used to inhibit oxygen loss in ReRAM device
CN103268917A (zh) * 2013-05-28 2013-08-28 清华大学 应用于阻变存储器的Al-W-O堆叠结构
WO2014194069A2 (en) 2013-05-29 2014-12-04 Shih-Yuan Wang Resistive random-access memory formed without forming voltage
US9515262B2 (en) 2013-05-29 2016-12-06 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
WO2015005920A1 (en) * 2013-07-10 2015-01-15 Hewlett-Packard Development Company, L.P. Storage device write pulse control
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
KR101505495B1 (ko) * 2013-11-14 2015-03-24 한양대학교 산학협력단 Cbram 소자 및 그 제조 방법
US10031869B1 (en) * 2014-03-28 2018-07-24 Adesto Technologies Corporation Cached memory structure and operation
WO2016111724A1 (en) 2015-01-05 2016-07-14 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
EP3243211B1 (en) * 2015-01-05 2022-06-01 Wang, Shih-Yuan Resistive random-access memory with implanted channels
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
US9831426B2 (en) 2015-05-12 2017-11-28 Iucf-Hyu CBRAM device and manufacturing method thereof
US10586924B2 (en) * 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
FR3056017B1 (fr) * 2016-09-09 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule memoire non-volatile resistive a base d'oxyde et son procede de fabrication
FR3074610B1 (fr) * 2017-12-05 2022-10-21 Commissariat Energie Atomique Procede de fabrication d'un point memoire de type oxram pour limiter les dispersions
EP3629390B1 (en) * 2018-08-02 2021-11-17 Shenzhen Weitongbo Technology Co., Ltd. Preparation method and preparation apparatus for memristor electrode material, and memristor electrode material
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
TWI724441B (zh) * 2019-07-01 2021-04-11 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其製造方法
US11322683B2 (en) * 2020-02-21 2022-05-03 Tetramem, Inc. Proton-based two-terminal volatile memristive devices
CN111403599B (zh) * 2020-02-26 2022-11-04 杭州未名信科科技有限公司 一种半导体结构及其制备方法
US11456416B2 (en) * 2020-11-19 2022-09-27 International Business Machines Corporation Resistive switching memory cell
CN113838975B (zh) * 2021-09-30 2024-09-10 中国科学院微电子研究所 一种半导体结构以及制备方法、阻变存储器以及阻变存储器阵列
FR3144484A1 (fr) * 2022-12-21 2024-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un dispositif mémoire à changement de phase

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
AU2003264480A1 (en) * 2002-09-19 2004-04-08 Sharp Kabushiki Kaisha Variable resistance functional body and its manufacturing method
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US7846807B2 (en) * 2008-06-19 2010-12-07 Hermes-Epitek Corp. Method for forming memristor material and electrode structure with memristance
KR101083643B1 (ko) * 2008-12-29 2011-11-16 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8455852B2 (en) * 2009-01-26 2013-06-04 Hewlett-Packard Development Company, L.P. Controlled placement of dopants in memristor active regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522596B2 (en) 2017-07-18 2019-12-31 Toshiba Memory Corporation Semiconductor storage device comprising resistance change film and method of manufacturing the same

Also Published As

Publication number Publication date
CN103534829A (zh) 2014-01-22
US20120295398A1 (en) 2012-11-22
KR20140040154A (ko) 2014-04-02
TW201251160A (en) 2012-12-16
WO2012158719A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
JP2014513873A (ja) メモリ素子の製造方法
US11659781B2 (en) Selector device and method of making the same
US8999733B2 (en) Method of forming RRAM structure
KR101541056B1 (ko) 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법
US8664632B2 (en) Memory device
TW200828637A (en) Method for making a self-converged memory material element for memory cell
US11004506B2 (en) Switching resistor and method of making such a device
KR101842759B1 (ko) 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법
US9496495B2 (en) Memory cells and methods of forming memory cells
US7718537B2 (en) Method for manufacturing a CBRAM semiconductor memory
Qi et al. Oxygen Vacancy Kinetics Mechanism of the Negative Forming‐Free Process and Multilevel Resistance Based on Hafnium Oxide RRAM
US20140291599A1 (en) Resistive random access memory
Lian et al. Approaches for improving the performance of filament-type resistive switching memory
US11711988B2 (en) Elementary cell comprising a resistive memory and associated method of initialization
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
KR101802630B1 (ko) 저항변화 메모리 소자 및 그 제조방법
Park et al. Properties of Conductive Oxygen Vacancies and Compact Modeling of IV Characteristics in HfO 2 Resistive Random-Access-Memories
CN113130744A (zh) 一种基于铝掺杂氧化铌的选通器件及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127