KR101802630B1 - 저항변화 메모리 소자 및 그 제조방법 - Google Patents

Abstract

저항변화 메모리 소자 및 그 제조방법을 제공한다. 저항변화 메모리 소자는 제1 전극, 상기 제1 전극 상에 위치하되, 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 스위칭층 및 상기 스위칭층 상에 위치하는 제2 전극을 포함하고, 상기 스위칭층 내에 위치하는 삽입층을 더 포함하고, 상기 삽입층은 질화물계 버퍼층 및 상기 질화물계 버퍼층 상에 위치하는 불활성금속층을 포함하는 것을 특징으로 한다. 따라서, 스위칭층 중간에 불활성금속층을 포함하는 삽입층을 삽입함으로써, 전체적인 스위칭 특성을 향상시킬 수 있다.

Description

저항변화 메모리 소자 및 그 제조방법{Resistance Random Access Memory Device and Method of manufacturing the same}

본 발명은 저항변화 메모리 소자에 관한 것으로, 더욱 자세하게는 스위칭층 중간에 삽입층을 스위칭 특성이 향상된 저항변화 메모리 소자 및 그 제조방법에 관한 것이다.

NAND 플래쉬 메모리와 같은 전통적인 비 휘발성 메모리는 10 nm 이하의 테크놀로지 노드에서는 물리적인 한계에 다다르고 있다. 특히 인접 cell 간의 거리가 가까워지면서 나타나는 셀간 간섭(cell to cell interference)과 저장 가능한 전하양의 양이 적어지기 때문에 생기는 charge loss tolerance 문제점이 큰 문제점으로 지적 받고 있다.

따라서, 이를 대체하기 위한 새로운 비 휘발성 메모리인 ferroelectric random access memory (FeRAM), magnetic RAM (MRAM), phase change RAM (PCRAM), 그리고 resistance RAM (RRAM)의 개발이 이루어 지고 있다.

이 중에서도 RRAM은 간단한 금속-절연체-금속 구조를 가지고 있으며, 빠른 스위칭 속도, 그리고 10 nm 이하의 테크놀로지 노드까지 스케일링할 수 있다는 점에서 매우 유력한 후보로 손꼽히고 있다.

저항변화메모리 소자는 동작 메커니즘에 따라서 크게 2가지로 구분 할 수 있다. 첫 번째는 음이온 기본으로 동작하는 anion based resistive switching 혹은 valence change memory (VCM)이 있으며 보통 oxygen vacancy로 동작한다. 나머지 하나는 양이온을 기본으로 동작하는 cation based memory (CBRAM), 다른 말로는 programmable metallization cells (PMCs), electrochemical metallization memory (ECM) 라고도 불린다.

저항 변화 메모리의 기본적인 스위칭 메커니즘은 전도성 필라멘트(conductive filament, CF)의 형성과 끊어짐이다. 그런데 이러한 CF의 형성이 무작위적이기 때문에 on/off 비율이나 SET/RESET 전압의 큰 변동폭을 야기시킨다.

이러한 문제점을 해결하기 위하여 기존에는 스위칭층 내부에 존재하는 CF 구성 이온들의 농도를 제한 하거나 혹은 전극 및 스위칭층 사이에 버퍼층을 삽입하는 방법이 개발되어 왔다. 하지만 스위칭 층 내부의 이온의 농도를 제한하기 위해서는 상당히 복잡한 방법이 요구되고 있으며, 버퍼 층을 사용하기 위해서는 버퍼 층을 구성하는 금속이 CF를 구성하는 금속보다 전기 음성도나 전기 포텐셜이 낮아야만 하는 단점을 보유하고 있다.

대한민국 등록특허 제10-1520221호

본 발명이 해결하고자 하는 과제는 안정한 on/off 비율을 가지는 저항변화 메모리 소자 및 그 제조방법을 제공함에 있다.

상기 과제를 이루기 위하여 본 발명의 일 측면은 저항변화 메모리 소자를 제공한다. 상기 저항변화 메모리 소자는 제1 전극, 상기 제1 전극 상에 위치하되, 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 스위칭층 및 상기 스위칭층 상에 위치하는 제2 전극을 포함하고, 상기 스위칭층 내에 위치하는 삽입층을 더 포함하고, 상기 삽입층은 질화물계 버퍼층 및 상기 질화물계 버퍼층 상에 위치하는 불활성금속층을 포함하는 것을 특징으로 한다.

또한, 상기 제1 전극은 TiN, Ta, W 또는 NiSi를 포함할 수 있다.

또한, 상기 스위칭층은 2성분계 산화물, 다성분계 산화물, 실리콘, 황화물 또는 칼코겐 화합물을 포함할 수 있다.

또한, 상기 제2 전극은 Ag, Cu, Ni 또는 Co를 포함할 수 있다.

또한, 상기 질화물계 버퍼층은 TiN 또는 TaN을 포함할 수 있다.

또한, 상기 질화물계 버퍼층의 두께는 1 nm 내지 2 nm인 것을 특징으로 한다.

또한, 상기 불활성금속층은 Ta 또는 W을 포함할 수 있다.

또한, 상기 불활성금속층의 두께는 0.5 nm 내지 1 nm인 것을 특징으로 한다.

상기 과제를 이루기 위하여 본 발명의 다른 측면은 저항변화 메모리 소자 제조방법을 제공한다. 저항변화 메모리 소자 제조방법은 기판 상에 제1 전극을 형성하는 단계, 상기 제1 전극 상에 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 스위칭층을 형성하는 단계 및 상기 스위칭층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 스위칭층은 내부에 위치하는 삽입층을 더 포함하고, 상기 삽입층은 질화물계 버퍼층 및 상기 질화물계 버퍼층 상에 위치하는 불활성금속층을 포함하는 것을 특징으로 한다.

또한, 상기 스위칭층을 형성하는 단계는, 상기 제1 전극 상에 제1 스위칭층을 형성하는 단계, 상기 제1 스위칭층 상에 질화물계 버퍼층을 형성하는 단계, 상기 질화물계 버퍼층 상에 불활성금속층을 형성하는 단계 및 상기 불활성금속층 상에 제2 스위칭층을 형성하는 단계를 포함할 수 있다.

또한, 상기 질화물계 버퍼층은 TiN 또는 TaN을 포함할 수 있다.

또한, 상기 질화물계 버퍼층의 두께를 1 nm 내지 2 nm로 형성하는 것을 특징으로 한다.

또한, 상기 불활성금속층은 Ta 또는 W을 포함할 수 있다.

또한, 상기 불활성금속층의 두께를 0.5 nm 내지 1 nm로 형성하는 것을 특징으로 한다.

본 발명에 따르면, 스위칭층 중간에 불활성금속층을 포함하는 삽입층을 삽입함으로써, on/off 비율을 안정화시켜서 전체적인 스위칭 특성을 향상시킬 수 있다.

나아가, 삽입층을 질화물계 버퍼층/불활성금속층 구조로 제조함으로써, 불활성 금속층의 uniformity를 증가시키고, 불활성금속층의 두께를 보다 얇게 제조할 수 있다. 따라서, 보다 우수한 on/off 비율을 가지는 저항변화 메모리 소자를 제공할 수 있다.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 저항변화 메모리 소자의 일 단면도이다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.

본 발명의 일 실시예에 따른 저항변화 메모리 소자를 설명한다.

도 1은 본 발명의 일 실시예에 따른 저항변화 메모리 소자의 일 단면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 저항변화 메모리 소자는 제1 전극(100), 스위칭층(200) 및 제2 전극(300)을 포함한다. 이때 스위칭층(200) 중간에 삽입층(10)을 더 포함한다.

제1 전극(100)은 전기화학적으로 반응성이 없는 전극물질을 사용한다. 예를 들어, 제1 전극(100)은 CMOS 호환(compatible)가능한 물질을 사용할 수 있다. 구체적인 예로 제1 전극(100)은 TiN, Ta, W 또는 NiSi를 포함할 수 있다.

스위칭층(200)은 제1 전극(100) 상에 위치한다. 이러한 스위칭층(200)은 금속 필라멘트의 형성과 소멸에 따른 상태변화를 가진다. 예컨대, 이때의 금속 필라멘트는 후술하는 제2 전극(300)으로부터 침투된 금속 물질 예컨대, 금속 이온의 산화환원 반응에 의해 형성 및 소멸될 수 있다.

이러한 스위칭층(200)은 2성분계 산화물, 다성분계 산화물, 실리콘, 황화물 또는 칼코겐 화합물을 포함할 수 있다. 예를 들어, 2성분계 산화물은 탄탈륨산화물, 니켈산화물, 니오븀산화물, 티타늄산화물, 지르코늄산화물, 하프늄산화물, 코발트산화물, 몰리브덴산화물, 바나늄산화물, 텅스텐산화물, 알루미늄산화물 또는 아연산화물을 포함할 수 있다. 예를 들어, 3성분계 산화물은 SrTiO₃(STO) 또는 PCMO계열 물질(Pr_1-xCa_xMnO₃)을 포함할 수 있다.

삽입층(10)은 스위칭층(200) 내에 위치한다. 따라서, 도 1에 도시된 바와 같이 스위칭층(200)은 제1 스위칭층(210)/삽입층(10)/제2 스위칭층(220) 구조가 될 수 있다.

따라서, 스위칭층(200) 중간에 삽입층(10)이 위치함으로써, 소자의 on/off 비율을 안정화시켜서 소자 특성을 향상시킬 수 있다.

이러한 삽입층(10)은 질화물계 버퍼층(11) 및 상기 질화물계 버퍼층(11) 상에 위치하는 불활성금속층(12)을 포함할 수 있다.

질화물계 버퍼층(11)은 불활성금속층(12)의 균일한 두께로 얇게 형성시킬 수 있게 도와준다. 예를 들어, 질화물계 버퍼층(11)은 TiN 또는 TaN을 포함할 수 있다. 이러한 질화물계 버퍼층(11)의 두께는 1 nm 내지 2 nm인 것을 특징으로 한다.

불활성금속층(12)은 전기화학적으로 반응성이 없으며 CMOS compatible한 물질이 가능하다. 예를 들어, 불활성금속층(12)은 Ta 또는 W를 포함할 수 있다.

따라서, 이러한 불활성금속층(12)을 포함하는 삽입층(10)을 스위칭(200) 내에 위치시킴으로써 on/off 비율을 보다 안정화시킬 수 있다.

한편, 불활성금속층(12)의 두께가 너무 두꺼워지면 on/off 비율이 너무 작아지는 문제가 발생할 수 있다. 따라서, 불활성금속층(12)의 두께를 얇게 형성하는 것이 보다 바람직하다.

그런데 이러한 불활성 금속층(12)은 1 nm 미만의 두께를 균일(uniform)하게 증착하는 것은 매우 곤란하다. 이는 보통 금속의 경우 표면 에너지가 높기 때문에 입자로 증착되기 때문이다.

따라서, 질화물계 버퍼층(11)을 형성한 후에 그 위에 불활성금속층(12)을 형성함으로써 1 nm 미만의 두께에서도 균일한 금속박막을 형성할 수 있다.

따라서, 질화물계 버퍼층(11)이 존재하는 경우, 불활성금속층(12)의 두께를 0.5 nm 내지 1 nm로 형성할 수 있다.

제2 전극(300)은 스위칭층(200) 상에 위치한다. 이러한 제2 전극(300)은 전기화학적으로 반응성이 좋은 전극물질을 사용한다. 즉, 제2 전극(300) 물질로 전기화학적으로 반응성이 좋아서 쉽게 이온화가 되어 금속이온이 스위칭층(200)으로 쉽게 확산되는 물질을 사용하는 것이 바람직하다. 예를 들어, 제2 전극(300)은 Ag, Cu, Ni 또는 Co를 포함할 수 있다.

본 발명의 일 실시예에 따른 저항변화 메모리 소자 제조방법을 설명한다. 도 1의 구조를 참조하여 설명한다.

본 발명의 일 실시예에 따른 저항변화 메모리 소자 제조방법은 기판(도 1에 미도시) 상에 제1 전극을 형성하는 단계, 상기 제1 전극 상에 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 스위칭층을 형성하는 단계 및 상기 스위칭층 상에 제2 전극을 형성하는 단계를 포함할 수 있다.

이때의 스위칭층은 내부에 위치하는 삽입층을 더 포함하고, 상기 삽입층은 질화물계 버퍼층 및 상기 질화물계 버퍼층 상에 위치하는 불활성금속층을 포함하는 것을 특징으로 한다.

보다 구체적으로 설명하면, 먼저 기판(미도시) 상에 제 1 전극(100)을 형성한다.

이때의 기판은 지지기판 역할을 할 수 있는 물질이면 어는 것이나 가능할 것이다. 예를 들어, 이러한 기판은 실리콘 기판일 수 있다.

예를 들어, 이러한 제1 전극(100)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다. 예를 들어, 실리콘 기판 상에 스퍼터링법 및 열처리법을 이용하여 NiSi 전극을 형성할 수 있다.

그 다음에 제1 전극(100) 상에 스위칭층(200)을 형성한다.

상기 스위칭층(200)을 형성하는 단계는, 상기 제1 전극(100) 상에 제1 스위칭층(210)을 형성하는 단계, 상기 제1 스위칭층(210) 상에 질화물계 버퍼층(11)을 형성하는 단계, 상기 질화물계 버퍼층(11) 상에 불활성금속층(12)을 형성하는 단계 및 상기 불활성금속층(12) 상에 제2 스위칭층(220)을 형성하는 단계를 포함할 수 있다.

제1 스위칭층(210) 및 제2 스위칭층(220)은 도 1에서 상술한 스위칭층(200) 물질들을 사용할 수 있다.

또한, 질화물계 버퍼층(11)은 TiN 또는 TaN을 포함할 수 있다. 이때의 질화물계 버퍼층(11)의 두께를 1 nm 내지 2 nm로 형성할 수 있다.

또한, 상기 불활성금속층(12)은 Ta 또는 W을 포함할 수 있다. 이때의 불활성금속층(12)의 두께를 0.5 nm 내지 1 nm로 형성할 수 있다.

이러한 스위칭층(200)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.

예를 들어, NiSi 전극 상에 스퍼터링법을 수행하여 TaO_x/TaN/Ta/TaO_x 구조의 스위칭층을 형성할 수 있다.

그 다음에, 스위칭층(200) 상에 제2 전극(300)을 형성한다.

예를 들어, 이러한 제2 전극(300)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다. 예를 들어, 스위칭층(200) 상에 스퍼터링법을 이용하여 Ni 전극을 형성할 수 있다.

본 발명에 따르면, 스위칭층 중간에 불활성금속층을 포함하는 삽입층을 삽입함으로써, on/off 비율을 안정화시켜서 전체적인 스위칭 특성을 향상시킬 수 있다.

나아가, 삽입층을 질화물계 버퍼층/불활성금속층 구조로 제조함으로써, 불활성 금속층의 uniformity를 증가시키고, 불활성금속층의 두께를 보다 얇게 제조할 수 있다. 따라서, 보다 우수한 on/off 비율을 가지는 저항변화 메모리 소자를 제공할 수 있다.

한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

10: 삽입층 11: 질화물계 버퍼층
12: 불활성금속층 100: 제1 전극
200: 스위칭층 210: 제1 스위칭층
220: 제2 스위칭층 300: 제2 전극

Claims (14)

1. 전기화학적으로 불활성인 금속을 포함하는 불활성 전극;
   상기 불활성 전극 상에 위치하되, 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 제1 스위칭층;
   상기 제1 스위칭층 상에 형성되고, 불활성금속층을 균일한 두께로 형성하기 위한 질화물계 버퍼층;
   상기 질화물계 버퍼층 상에 형성된 불활성금속층;
   상기 불활성금속층 상에 형성되고, 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 제2 스위칭층; 및
   상기 제2 스위칭층 상에 형성되고 전기화학적으로 활성인 금속을 포함하는 활성 전극을 포함하는 저항변화 메모리 소자.
2. 제1항에 있어서,
   상기 불활성 전극은 TiN, Ta, W 또는 NiSi를 포함하는 저항변화 메모리 소자.
3. 제1항에 있어서,
   상기 제1 스위칭층 및 제2 스위칭층은 2성분계 산화물, 다성분계 산화물, 실리콘, 황화물 또는 칼코겐 화합물을 포함하는 저항변화 메모리 소자.
4. 제1항에 있어서,
   상기 활성 전극은 Ag, Cu, Ni 또는 Co를 포함하는 저항변화 메모리 소자.
5. 제1항에 있어서,
   상기 질화물계 버퍼층은 TiN 또는 TaN을 포함하는 저항변화 메모리 소자.
6. 제1항에 있어서,
   상기 질화물계 버퍼층의 두께는 1 nm 내지 2 nm인 것을 특징으로 하는 저항변화 메모리 소자.
7. 제1항에 있어서,
   상기 불활성금속층은 Ta 또는 W을 포함하는 저항변화 메모리 소자.
8. 제1항에 있어서,
   상기 불활성금속층의 두께는 0.5 nm 내지 1 nm인 것을 특징으로 하는 저항변화 메모리 소자.
9. 기판 상에 전기화학적으로 불활성인 금속을 포함하는 불활성 전극을 형성하는 단계;
   상기 불활성 전극 상에 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 제1 스위칭층을 형성하는 단계;
   상기 제1 스위칭층 상에 불활성금속층을 균일한 두께로 형성하기 위한 질화물계 버퍼층을 형성하는 단계;
   상기 질화물계 버퍼층 상에 불활성금속층을 형성하는 단계;
   상기 불활성금속층 상에 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 제2 스위칭층을 형성하는 단계; 및
   상기 제2 스위칭층 상에 전기화학적으로 활성인 금속을 포함하는 활성 전극을 형성하는 단계를 포함하는 저항변화 메모리 소자 제조방법.
10. 삭제
11. 제9항에 있어서,
    상기 질화물계 버퍼층은 TiN 또는 TaN을 포함하는 저항변화 메모리 소자 제조방법.
12. 제9항에 있어서,
    상기 질화물계 버퍼층의 두께를 1 nm 내지 2 nm로 형성하는 것을 특징으로 하는 저항변화 메모리 소자 제조방법.
13. 제9항에 있어서,
    상기 불활성금속층은 Ta 또는 W을 포함하는 저항변화 메모리 소자 제조방법.
14. 제9항에 있어서,
    상기 불활성금속층의 두께를 0.5 nm 내지 1 nm로 형성하는 것을 특징으로 하는 저항변화 메모리 소자 제조방법.

Images