CN101183705B - 具有固溶体层的电阻式随机存取存储器及其制造方法 - Google Patents
具有固溶体层的电阻式随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN101183705B CN101183705B CN2007101927096A CN200710192709A CN101183705B CN 101183705 B CN101183705 B CN 101183705B CN 2007101927096 A CN2007101927096 A CN 2007101927096A CN 200710192709 A CN200710192709 A CN 200710192709A CN 101183705 B CN101183705 B CN 101183705B
- Authority
- CN
- China
- Prior art keywords
- solid solution
- transition metal
- layer
- solution layer
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Abstract
本发明公开了一种具有固溶体层的电阻式随机存取存储器(RRAM)以及该RRAM的制造方法。RRAM包括:下电极;固溶体层,在下电极上;阻抗层,在固溶体层上;上电极,在阻抗层上。该RRAM的制造方法包括:形成下电极;在下电极上形成固溶体层;在固溶体层上形成阻抗层;在阻抗层上形成上电极,其中,固溶体层由过渡金属固溶体形成。
Description
技术领域
示例实施例涉及一种具有固溶体层(solid solution layer)的电阻式随机存取存储器(resistive random access memory,RRAM)及其制造方法。其它示例实施例涉及一种RRAM,该RRAM具有在电极与阻抗层(resistive layer)之间的过渡金属固溶体层,以稳定RRAM的电压变化和阻抗(resistance)变化。
背景技术
通常,半导体存储器阵列结构包括存储器单元,所述存储器单元相互连接。代表半导体存储器的动态随机存取存储器(DRAM)的每个传统的存储器单元包括开关和电容器。DRAM表现出高的集成度和快的运算速度。如果从DRAM去除电源,那么所有存储的数据被从DRAM中擦除。
闪存(flash memory)代表能够在去除电源后保护存储的数据不被擦除的非易失性存储器。闪存具有与易失性存储器不同的非易失性特性。与DRAM相比,闪存的集成度较低且运算速度较慢。
已研究的非易失性存储器的示例包括磁性RAM(MRAM)、铁电RAM(FRAM)、相变RAM(PRAM)等。
MRAM和FRAM已成为近来研究的焦点。MRAM根据隧道结的极化方向的变化来存储数据。FRAM利用铁电层的极化特性来存储数据。MRAM和FRAM具有较高的集成度、较快的运算速度以及提高的数据保持特性。可以以较低的功率来驱动MRAM和FRAM。
PRAM根据由特定材料的相变而导致的阻抗值的变化来存储数据。PRAM包括电阻器和开关(晶体管)。如果将传统DRAM的制造方法用于制造PRAM,那么难以执行蚀刻。蚀刻所需的额外的时间会降低PRAM产品的产率并会增加其单位成本。这样,PRAM的竞争力会降低。
电阻式RAM(RRAM)根据过渡金属氧化物的可变阻抗特性的变化(即,随着电压而变化的阻抗值)来存储数据。
图1A是示出具有传统结构的利用传统阻抗变化材料(resistivetransformation material)的传统RRAM的剖视图的框图。
参照图1A,传统的RRAM包括顺序地形成的下电极11、阻抗层12和上电极13。阻抗层12可由过渡金属氧化物形成。下电极11和上电极13可由用于传统的半导体存储器器件的电极材料形成。
图1B是示出施加到下电极11和上电极13的电压V与流经阻抗层12的电流I之间的关系的曲线图。如上所述,阻抗层12可由过渡金属氧化物形成。
参照图1B,为了测量流经阻抗层12的电流的变化,使电压V从0V逐渐增大。当施加的电压在0V至大约1V时,流经阻抗层12的电流逐渐增大。在电压V为大约1V时,流经阻抗层12的电流响应阻抗的增大而减小。流经阻抗层12的电流响应继续增大的电压V而增大。阻抗层12的较高阻抗状态是指复位状态(reset state),阻抗层12的较低阻抗状态是指置位状态(setstate)。
在图1B中,置位状态变化为复位状态时施加的电压指的是复位电压RV。复位电压在大约0.6V至1.2V的范围内。置位状态下阻抗SR的最高值可比置位状态下阻抗SR的最低值大10倍或10倍以上。复位状态变化为置位状态时施加的置位电压SV可在1.5V至4.6V的范围内。这样,置位电压SV会具有较高的变化值。
如上所述,因为阻抗层12的阻抗电平(resistance level)不稳定,所以传统RRAM的电压变化和阻抗变化较高。由于不稳定的置位电压和复位电压等,导致传统RRAM的可靠性降低。
发明内容
示例实施例涉及一种具有固溶体层的电阻式随机存取存储器(RRAM)及其制造方法。其它示例实施例涉及一种RRAM,该RRAM具有在电极与阻抗层之间形成的过渡金属固溶体层,以稳定RRAM的电压变化和阻抗变化。
示例实施例还提供了一种包括阻抗变化材料以稳定复位电流和置位电压的电阻式随机存取存储器(RRAM)及其制造方法。
根据示例实施例,提供了一种具有过渡金属固溶体层的RRAM,其中,RRAM包括下电极、在下电极上的固溶体层、在固溶体层上的阻抗层以及在阻抗层上的上电极。
阻抗层可由过渡金属氧化物形成。过渡金属氧化物可包括NiO、TiO、HfO、ZrO、ZnO、WO、CoO、CuO、NbO、TiNiO、LiNiO、AlO、InZnO、VO、SrZrO、SrTiO、CrO、FeO、TaO及它们的组合。阻抗层的过渡金属可为Ni。
固溶体层可为过渡金属固溶体。固溶体层可包括Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合。通过将阻抗层的过渡金属固化(solidify)到选自于由Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合组成的组中的一种中,从而可形成固溶体层。
根据示例实施例,提供了一种利用过渡金属固溶体来制造RRAM的方法,所述方法包括:形成下电极;在下电极上形成固溶体层;在固溶体层上形成阻抗层;在阻抗层上形成上电极。
可利用溅射在下电极上形成(或沉积)过渡金属合金靶,以形成固溶体层。可利用共溅射在下电极上形成(或沉积)过渡金属靶,以形成固溶体层。
在形成阻抗层的过程中,可以对处理室中的气体的压力进行控制,以形成固溶体层。气体的压力可在0.1mTorr至3mTorr的范围内。
附图说明
通过以下结合附图进行的详细的描述,将更清楚地理解示例实施例。图1至图9表示在此描述的非限制性的示例实施例。
图1A是示出具有传统结构的包括阻抗变化材料的传统的电阻式随机存取存储器(RRAM)的剖视图的框图;
图1B是示出电流相对于施加到图1A的传统的RRAM的电压的变化的曲线图;
图2A是示出根据示例实施例的具有过渡金属固溶体层的RRAM的剖视图的框图;
图2B是示出根据示例实施例的具有过渡金属固溶体层的RRAM的剖视图的框图;
图3是示出根据示例实施例的具有过渡金属固溶体层并形成在晶体管结构上的RRAM的剖视图的框图;
图4是示出根据示例实施例的阻抗特性相对于NiO的氧分压的变化的曲线图;
图5是示出根据示例实施例的在制造包括过渡金属固溶体层的RRAM的过程中通过调节气体的分压而形成的固溶体层的X射线衍射(XRD)数据的曲线图;
图6A和图6B分别是示出传统的RRAM和根据示例实施例的RRAM的X射线光电能谱(XPS)的曲线图;
图7A和图7B分别是示出传统的RRAM和根据示例实施例的RRAM的电压的变化的曲线图;
图8A和图8B分别是示出传统的RRAM和根据示例实施例的RRAM的阻抗的变化的曲线图;
图9是示出根据示例实施例的包括阻抗变化材料的RRAM的简化的电特性的曲线图。
具体实施方式
现在将参照附图更充分地描述各种示例实施例,在附图中示出了一些示例实施例。在附图中,为了清晰起见,会夸大层和区域的厚度。
在此公开了详细的示例性的实施例。然而,在此公开的特定的结构细节和功能细节仅是表示描述示例实施例的目的。然而,可以以许多可选择的形式来实施本发明,且本发明不应该被理解为仅仅局限于在此提出的示例实施例。
因此,虽然示例实施例能够为各种变化和可替换的形式,但是通过附图中的示例的方式示出了示例实施例的实施例,且在此将详细地描述示例实施例的实施例。然而,应该理解的是,并不意图将示例实施例局限于公开的具体形式,而是相反地,示例实施例将覆盖落入本发明的范围内的所有的变化、等价物和可替换物。在整个关于附图的描述中,相同的标号表示相同的元件。
将要理解的是,尽管在这里可使用术语第一、第二等来描述不同的元件,但是这些元件不应该受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。例如,在不脱离示例实施例的范围的情况下,可将第一元件称作第二元件,类似地,可将第二元件称作第一元件。如在这里使用的,术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是,当元件被称作“连接到”或“结合到”另一元件时,该元件可以直接连接到或直接结合到另一元件,或者也可以存在中间元件。相反,当元件被称作“直接连接到”或“直接结合到”另一元件时,不存在中间元件。应该以相同的方式来解释用于描述元件之间的关系的其它词语(例如,“在...之间”与“直接在...之间”、“相邻”与“直接相邻”等)。
这里使用的术语仅为了描述具体实施例的目的,而不意图限制示例实施例。如这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。还应理解的是,当在这里使用术语“包含”和/或“包括”时,说明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
将要理解的是,尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此,在不脱离示例实施例的范围的情况下,可将下面讨论的第一元件、组件、区域、层或部分称作第二元件、组件、区域、层或部分。
为了方便描述,在这里可使用空间相对术语,如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等来描述在图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是,空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如,如果在附图中装置被翻转,则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因而,例如,术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位),并对在这里使用的空间相对描述符做出相应的解释。
在此参照作为理想实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样,预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此,示例实施例不应该被理解为局限于在此示出的区域的具体形状,而是可包括例如由制造导致的形状偏差。例如,示出为矩形的注入区域在其边缘可具有圆形或曲线的特征和/或梯度(例如,注入浓度的梯度),而不是从注入区域到非注入区域的急剧变化。同样,通过注入形成的埋区会导致在埋区和通过其会发生注入的表面之间的区域中的一些注入。因此,在图中示出的区域实际上是示意性的,它们的形状并没有必要示出装置的区域的实际形状,也不限制范围。
还应注意的是,在一些可选的实施方式中,标注的功能/动作可不按图中标注的顺序。例如,根据相关的功能性/动作,连续示出的两附图实际上可基本同时执行,或某些时候以相反的顺序执行。
除非另有定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是,除非这里明确定义,否则术语(例如在通用的字典中定义的那些术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思,而不将理想地或者过于正式地解释它们的意思。
为了更具体地描述示例实施例,将参照附图详细地描述不同的方面。然而,本发明并不局限于所描述的示例实施例。
示例实施例涉及一种具有固溶体层的电阻式随机存取存储器(RRAM)及其制造方法。其它示例实施例涉及一种RRAM,该RRAM包括在电极与阻抗层之间的过渡金属固溶体层,以稳定RRAM的电压变化和阻抗变化。
图2A是示出根据示例实施例的具有过渡金属固溶体层的RRAM的剖视图的框图。
参照图2A,固溶体层24形成在下电极21上。阻抗层22和上电极23顺序地形成在固溶体层24上。下电极21和上电极23可由用于半导体器件的电极材料(例如,Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti等)形成。阻抗层22可由用于传统的RRAM的材料(例如,过渡金属氧化物)形成。例如,阻抗层22可由从由NiO、TiO、HfO、ZrO、ZnO、WO、CoO、CuO、NbO、TiNiO、LiNiO、AlO、InZnO、VO、SrZrO、SrTiO、CrO、FeO、TaO及它们的组合组成的组中选择的至少一种形成。可在5nm至500nm的范围内对阻抗层22的厚度进行选择性的调节。
根据示例实施例,RRAM包括在下电极21与阻抗层22之间的固溶体层24。固溶体层24可由过渡金属固溶体形成。固溶体层24可由固溶体形成,其中,通过将阻抗层22的过渡金属固化(solidify)到Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合中的至少一种中来形成所述固溶体。如果阻抗层22由NiO形成,那么固溶体层24可由化合物形成,其中,通过将Ni固化到Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合中的至少一种中来形成该化合物。固溶体层24可形成为具有5nm至40nm范围内的厚度。
图2B是示出根据示例实施例的具有过渡金属固溶体层的RRAM的剖视图的框图。
参照图2B,固溶体层24可形成在下电极21上。固溶体层24可具有波结构(wave structure),该波结构包括突出到阻抗层22中的区域A。区域A可为电流通路,如果在下电极21与上电极23之间施加电压,则电流通过该电流通路进行流动。参照图2A中的RRAM,如果将电压施加到下电极21和上电极23,那么电流通路改变,且RRAM表现出稳定的阻抗特性。参照图2B中的RRAM,区域A形成在固溶体层24中。这样,固溶体层24的一部分具有与上电极23的距离减小的区域。形成电流通路,从而能够对RRAM的阻抗特性进行更稳定的测量。
图2A的RRAM以连接到开关结构(例如,晶体管或二极管)的1S(开关)-1R(阻抗)结构被驱动。
图3是示出根据示例实施例的包括过渡金属固溶体层的RRAM的1T(晶体管)-1R(阻抗)结构的剖视图的框图,其中,所述RRAM连接到晶体管结构。
参照图3,源极202和漏极203可形成在基底201中。栅极结构209可形成在基底201上。栅极结构209与源极202和漏极203接触。栅极结构209包括栅极绝缘层204和栅电极层205。层间绝缘层206可形成在基底201上。层间绝缘层206可形成在(或覆盖)栅极结构。接触塞207可穿透层间绝缘层206而形成在源极202或漏极203上。接触塞207电连接到包括过渡金属固溶体层的RRAM的下电极21。根据示例实施例,RRAM可连接到具有p型半导体层和n型半导体层的二极管结构。
现在将描述具有过渡金属固溶体层的RRAM的制造方法。根据示例实施例,可通过溅射、原子层沉积(ALD)、化学气相沉积(CVD)或类似的方法来制造RRAM。
下电极21可由导电材料形成。下电极21可由过渡金属(例如,Al、Au、Pt、Ru、Ir、Ti等)形成。
固溶体层24可形成在下电极21上。固溶体层24可通过至少三种方法来形成。
在形成固溶体层24的第一种方法中,可在下电极21上形成固体合金。如果利用反应溅射来形成固溶体层24,那么可溅射具有调节的组成比例的Pt与Ni的合金靶,以在下电极21上形成固溶体层24。
在形成固溶体层24的第二种方法中,可利用单独的靶对用于形成固溶体层24的材料进行共溅射,以在下电极21上形成固溶体层24。
在形成固溶体层24的第三种方法中,可在阻抗层22的形成过程中形成固溶体层24。如果固溶体层24由Pt和Ni固体合金形成,那么下电极21可由Pt形成,接下来沉积NiO,以形成阻抗层22。可在0.1毫托(mTorr)至3毫托(mTorr)的范围内调节处理室中包括氧的气体的压力。在下电极21的表面上存在的Pt可以与Ni反应,以在下电极21上形成固溶体层24。
如果在0.1mTorr至3mTorr的范围内调节处理室中包括氧的气体的压力,那么氧的供应减少。Ni与Pt反应,以在下电极21的表面上形成固溶体层24。
可在固溶体层24上形成阻抗层22。可对氧的分压进行调节,以形成具有过渡金属氧化物的阻抗层22。
图4是示出根据示例实施例的阻抗相对于不活泼气体与氧的混合物中的氧的分压的变化的曲线图。
参照图4,如果氧的分压低(见区域A),那么显示出与Ni类似的金属特性。如果氧的分压从2.5%逐渐上升到10%(见区域B),那么NiO的阻抗增加,并显示出存储开关特性。如果氧的分压增加到10%或大于10%(见区域C),那么Ni氧化物的阻抗逐渐降低,并显示出阈值开关特性。如果制造薄膜,那么可利用溅射等在样品上沉积相同的过渡金属。可对供应到反应室中的氧的量进行调节,以原位(in-situ)制造上述薄膜。过渡金属氧化物可表现出与NiO类似的特性。
图5是示出根据示例实施例制造的RRAM的固溶体层的X射线衍射(XRD)数据的曲线图。在形成阻抗层22的过程中,通过调节处理室中的压力来形成图5中的固溶体层24。在直流(DC)和射频(RF)溅射过程中,将处理室中的压力设置在1.5mTorr至5mTorr的范围内。
参照图5,如果将处理室中的压力设置为1.5mTorr以形成固溶体层24,那么形成Pt/Ni固溶体层,并出现与Pt/Ni固溶体层有关的峰。如果将处理室中的压力设置为5mTorr,那么不出现与Pt/Ni固溶体层有关的峰。
图6A是示出传统的RRAM的X射线光电能谱(XPS)分析的曲线图。图6B是示出根据示例实施例形成的具有固溶体层的RRAM的XPS分析的曲线图。
参照图6A,在大约相同的信号电平出现NiO和Ni。
参照图6B,在比NiO的信号电平高的信号电平处观察到Ni。这样,Ni可存在于阻抗层22之下,且Ni可被包含于固溶体层24中。
图7A是示出传统的RRAM的电压相对于操作循环(operation cycle)的数目的变化的曲线图。图7B是示出根据示例实施例形成的具有固溶体层的RRAM的电压相对于操作循环的数目的变化的曲线图。
参照图7A,置位电压和复位电压的变化会很大。置位电压的变化可大大大于复位电压的变化。这样,制造RRAM所需的操作的数目会增大,从而降低传统RRAM的可靠性。参照图7B,置位电压和复位电压的稳定性增加。
图8A是示出传统的RRAM的阻抗相对于操作循环的数目的变化的曲线图。图8B是示出根据示例实施例形成的具有固溶体层的RRAM的阻抗相对于操作循环的数目的变化的曲线图。
参照图8A和图8B,根据示例实施例的RRAM的阻抗的变化大大小于传统的RRAM的阻抗的变化。
图9是示出根据示例实施例的RRAM的操作特性的曲线图。在图9中,水平轴表示所施加的电压,垂直轴表示电流相对于所施加的电压的变化。
参照图9,如果电压从0V逐渐增大,那么电流与电压成比例地增大,如曲线图的区域G1中所示。如果施加大于电压V1而小于电压V2的电压,那么RRAM的阻抗增大,且电流减小,如曲线图的区域G2中所示。如果施加大于电压V1的电压V2(V2>V1),那么阻抗降低,且电流增大,如曲线图的区域G1中所示。
如果响应比电压V1大的电压的强度来施加小于电压V1的电压,那么RRAM的电特性会受到影响。例如,如果将处于电压V1与电压V2之间的电压施加到RRAM,并施加小于电压V1的电压,那么观察到如图9的曲线图的区域G2中所示的电流。如果将大于电压V2的电压V3施加到RRAM,并施加小于电压V1的电压,那么观察到如图9的曲线图的区域G1中所示的电流。这样,施加的大于电压V1的范围内的电压的强度影响RRAM的电特性。
根据示例实施例,过渡金属氧化物可用作被应用为具有阻抗梯度的多层膜的RRAM。例如,为了记录数据,可将施加有V1与V2之间的电压的RRAM的状态指定为“0”,可将施加有大于V2的电压的RRAM的状态指定为“1”。如果再现数据,那么对RRAM施加小于V1的电压,以测量漏电流Id,从而检查所存储的数据是处于“0”状态还是处于“1”状态。这样,可选择性地指定“0”状态和“1”状态。
为了利用根据示例实施例的RRAM,取决于操作数目的增加的复位电压V1和置位电压V2是恒定的,并且置位阻抗是恒定的。在如图7B和图8B中所示的根据示例实施例的利用过渡金属固溶体的RRAM中,置位电压、复位电压和阻抗是恒定的,从而生产更稳定的RRAM。
如上所述,在根据示例实施例的RRAM以及该RRAM的制造方法中,可在操作RRAM的同时稳定置位电压、复位电压和阻抗。这样,可制造更可靠的RRAM。在形成阻抗层的同时,利用另外的制造工艺可更容易地形成固溶体层。利用该方法可对信息进行存储和再现。可以以较高的速度来操作根据示例实施例的RRAM。
上述是对示例实施例进行的解释性描述,不应该被理解为限制示例实施例。虽然已经描述了一些示例实施例,但是本领域技术人员将易于理解的是,在实质上不脱离本发明的新颖的教导和优点的情况下,可对示例实施例进行许多修改。因此,意图将所有这些修改包括在本发明的如权利要求限定的范围内。在权利要求中,功能性描述意图覆盖在此描述为执行描述之功能的结构,不仅包括结构等价物也包括等价结构。因此,应该理解的是,上述是本发明的解释性描述,不应该被理解为限于公开的具体实施例,对公开的实施例以及其它实施例进行的修改意图被包括在权利要求的范围内。用权利要求以及被包括在本发明中的权利要求的等价物来限定本发明。
Claims (16)
1.一种电阻式随机存取存储器,包括:
下电极,所述下电极包括第一过渡金属;
固溶体层,在下电极上;
阻抗层,在固溶体层上,所述阻抗层含有第二过渡金属;
上电极,在阻抗层上,
其中,固溶体层是通过阻抗层的第二过渡金属和下电极的第一过渡金属的固化形成的过渡金属合金。
2.如权利要求1所述的电阻式随机存取存储器,其中,阻抗层由第二过渡金属的氧化物形成。
3.如权利要求2所述的电阻式随机存取存储器,其中,第二过渡金属的氧化物包括从由NiO、TiO、HfO、ZrO、ZnO、WO、CoO、CuO、NbO、TiNiO、LiNiO、AlO、InZnO、VO、SrZrO、SrTiO、CrO、FeO、TaO及它们的组合组成的组中选择的至少一种。
4.如权利要求1所述的电阻式随机存取存储器,其中,固溶体层包括从由Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合组成的组中选择的至少一种。
5.如权利要求1所述的电阻式随机存取存储器,其中,下电极的第一过渡金属是从由Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合组成的组中选择的至少一种。
6.如权利要求1所述的电阻式随机存取存储器,其中,阻抗层的第二过渡金属为Ni。
7.一种电阻式随机存取存储器的制造方法,包括:
形成包括第一过渡金属的下电极;
在下电极上形成固溶体层;
在固溶体层上形成阻抗层,所述阻抗层包括第二过渡金属;
在阻抗层上形成上电极,
其中,固溶体层由过渡金属固溶体形成,固溶体层是通过阻抗层的第二过渡金属和下电极的第一过渡金属的固化形成的过渡金属合金。
8.如权利要求7所述的方法,其中,形成固溶体层的方法包括利用原子层沉积或者化学气相沉积。
9.如权利要求7所述的方法,其中,形成固溶体层的方法包括通过共溅射在下电极上沉积过渡金属靶。
10.如权利要求7所述的方法,还包括在形成阻抗层的同时,对处理室中的气体的压力进行控制。
11.如权利要求10所述的方法,其中,气体的压力在0.1mTorr至3mTorr的范围内。
12.如权利要求10所述的方法,其中,形成阻抗层的步骤包括沉积第二过渡金属,其中,第二过渡金属为Ni。
13.如权利要求7所述的方法,其中,形成固溶体层的步骤包括通过溅射在下电极上沉积过渡金属合金靶。
14.如权利要求13所述的方法,其中,固溶体层包括从由Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合组成的组中选择的至少一种。
15.如权利要求7所述的方法,其中,在下电极的第一过渡金属是从由Al、Hf、Zr、Zn、W、Co、Au、Pt、Ru、Ir、Ti及它们的组合组成的组中选择的至少一种。
16.如权利要求7所述的方法,其中,阻抗层的第二过渡金属为Ni。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060113385A KR101206036B1 (ko) | 2006-11-16 | 2006-11-16 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
KR1020060113385 | 2006-11-16 | ||
KR10-2006-0113385 | 2006-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101183705A CN101183705A (zh) | 2008-05-21 |
CN101183705B true CN101183705B (zh) | 2011-12-21 |
Family
ID=39416028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101927096A Active CN101183705B (zh) | 2006-11-16 | 2007-11-16 | 具有固溶体层的电阻式随机存取存储器及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8350247B2 (zh) |
JP (1) | JP2008153633A (zh) |
KR (1) | KR101206036B1 (zh) |
CN (1) | CN101183705B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101239962B1 (ko) * | 2006-05-04 | 2013-03-06 | 삼성전자주식회사 | 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자 |
KR101206036B1 (ko) | 2006-11-16 | 2012-11-28 | 삼성전자주식회사 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
US8173989B2 (en) * | 2007-05-30 | 2012-05-08 | Samsung Electronics Co., Ltd. | Resistive random access memory device and methods of manufacturing and operating the same |
JP5214208B2 (ja) * | 2007-10-01 | 2013-06-19 | スパンション エルエルシー | 半導体装置及びその制御方法 |
KR101415509B1 (ko) | 2008-07-24 | 2014-07-04 | 삼성전자주식회사 | 메모리 소자, 그 제조 방법 및 동작 방법 |
TWI497492B (zh) * | 2012-05-30 | 2015-08-21 | Ind Tech Res Inst | 電阻式隨機存取記憶體之記憶胞及其製造方法 |
US9385314B2 (en) | 2008-08-12 | 2016-07-05 | Industrial Technology Research Institute | Memory cell of resistive random access memory and manufacturing method thereof |
KR100986018B1 (ko) * | 2008-09-23 | 2010-10-06 | 광주과학기술원 | 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법 |
JP2009167530A (ja) * | 2009-02-10 | 2009-07-30 | Nippon Mining & Metals Co Ltd | ニッケル合金スパッタリングターゲット及びニッケルシリサイド膜 |
KR101136886B1 (ko) * | 2010-01-08 | 2012-04-20 | 광주과학기술원 | 비휘발성 저항 변화 메모리 소자의 제조방법 |
JP2013004655A (ja) * | 2011-06-15 | 2013-01-07 | Sharp Corp | 不揮発性半導体記憶装置およびその製造方法 |
WO2013069274A1 (ja) | 2011-11-10 | 2013-05-16 | パナソニック株式会社 | 有機表示パネル、有機表示装置、有機発光装置、それらの製造方法、および薄膜形成方法 |
US8741772B2 (en) * | 2012-02-16 | 2014-06-03 | Intermolecular, Inc. | In-situ nitride initiation layer for RRAM metal oxide switching material |
US9018613B2 (en) * | 2012-08-14 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device with a memory cell block including a block film |
CN104037322B (zh) * | 2013-03-07 | 2017-03-01 | 华邦电子股份有限公司 | 电阻式存储器及其存储单元 |
US9577191B2 (en) | 2014-04-02 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell bottom electrode formation |
US9876167B2 (en) | 2014-04-02 | 2018-01-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | High yield RRAM cell with optimized film scheme |
CN103915565B (zh) * | 2014-04-03 | 2017-06-13 | 电子科技大学 | 一种多级阻变存储器单元及其制备方法 |
KR20160125782A (ko) | 2015-04-22 | 2016-11-01 | 포항공과대학교 산학협력단 | 양이온 고체 전해질을 적용한 저항변화 메모리 및 이의 제조방법 |
CN105390611B (zh) * | 2015-10-16 | 2019-01-18 | 福州大学 | 一种基于双存储介质层的低功耗阻变存储器及其制备方法 |
US20170133588A1 (en) * | 2015-11-06 | 2017-05-11 | HGST Netherlands B.V. | Resistive ram cell with focused electric field |
US10177311B1 (en) | 2017-10-12 | 2019-01-08 | United Microelectronics Corp. | Resistive random access memory (RRAM) and fabrication method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6872963B2 (en) * | 2002-08-08 | 2005-03-29 | Ovonyx, Inc. | Programmable resistance memory element with layered memory material |
CN1790726A (zh) * | 2004-11-10 | 2006-06-21 | 三星电子株式会社 | 包括一个电阻器和一个二极管的非挥发性存储器 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5709958A (en) * | 1992-08-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Electronic parts |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
JP3611198B2 (ja) * | 2000-02-16 | 2005-01-19 | 松下電器産業株式会社 | アクチュエータとこれを用いた情報記録再生装置 |
JP3914681B2 (ja) * | 2000-03-08 | 2007-05-16 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
US6891749B2 (en) * | 2002-02-20 | 2005-05-10 | Micron Technology, Inc. | Resistance variable ‘on ’ memory |
US7158397B2 (en) * | 2002-08-02 | 2007-01-02 | Unity Semiconductor Corporation | Line drivers that fits within a specified line pitch |
US7067862B2 (en) * | 2002-08-02 | 2006-06-27 | Unity Semiconductor Corporation | Conductive memory device with conductive oxide electrodes |
US6870755B2 (en) * | 2002-08-02 | 2005-03-22 | Unity Semiconductor Corporation | Re-writable memory with non-linear memory element |
US8637366B2 (en) * | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
TW589753B (en) * | 2003-06-03 | 2004-06-01 | Winbond Electronics Corp | Resistance random access memory and method for fabricating the same |
KR100773537B1 (ko) | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
US20040244963A1 (en) | 2003-06-05 | 2004-12-09 | Nikon Corporation | Heat pipe with temperature control |
US7029924B2 (en) * | 2003-09-05 | 2006-04-18 | Sharp Laboratories Of America, Inc. | Buffered-layer memory cell |
JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
JP2005150156A (ja) * | 2003-11-11 | 2005-06-09 | Toshiba Corp | 磁気記憶装置 |
US7009278B2 (en) | 2003-11-24 | 2006-03-07 | Sharp Laboratories Of America, Inc. | 3d rram |
JP4792714B2 (ja) * | 2003-11-28 | 2011-10-12 | ソニー株式会社 | 記憶素子及び記憶装置 |
JP2005167064A (ja) * | 2003-12-04 | 2005-06-23 | Sharp Corp | 不揮発性半導体記憶装置 |
KR100552704B1 (ko) | 2003-12-17 | 2006-02-20 | 삼성전자주식회사 | 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법 |
KR100590536B1 (ko) | 2004-01-26 | 2006-06-15 | 삼성전자주식회사 | 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법 |
US7538338B2 (en) * | 2004-09-03 | 2009-05-26 | Unity Semiconductor Corporation | Memory using variable tunnel barrier widths |
KR100777609B1 (ko) | 2004-02-10 | 2007-11-27 | 파이 룽 머시너리 밀 코포레이션 리미티드 | 직물파일용 원형편물기의 추 |
KR101051704B1 (ko) | 2004-04-28 | 2011-07-25 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
US7157287B2 (en) * | 2004-05-27 | 2007-01-02 | Sharp Laboratories Of America, Inc. | Method of substrate surface treatment for RRAM thin film deposition |
JP4365737B2 (ja) | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
JP4830275B2 (ja) * | 2004-07-22 | 2011-12-07 | ソニー株式会社 | 記憶素子 |
KR100657897B1 (ko) * | 2004-08-21 | 2006-12-14 | 삼성전자주식회사 | 전압 제어층을 포함하는 메모리 소자 |
JP3919205B2 (ja) * | 2004-09-09 | 2007-05-23 | 松下電器産業株式会社 | 抵抗変化素子とその製造方法 |
KR100682895B1 (ko) * | 2004-11-06 | 2007-02-15 | 삼성전자주식회사 | 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 |
JP4529654B2 (ja) * | 2004-11-15 | 2010-08-25 | ソニー株式会社 | 記憶素子及び記憶装置 |
US7208372B2 (en) * | 2005-01-19 | 2007-04-24 | Sharp Laboratories Of America, Inc. | Non-volatile memory resistor cell with nanotip electrode |
KR100697282B1 (ko) * | 2005-03-28 | 2007-03-20 | 삼성전자주식회사 | 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열 |
JP4533807B2 (ja) * | 2005-06-23 | 2010-09-01 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
JP4783070B2 (ja) * | 2005-06-24 | 2011-09-28 | シャープ株式会社 | 半導体記憶装置及びその製造方法 |
US20070069241A1 (en) * | 2005-07-01 | 2007-03-29 | Matrix Semiconductor, Inc. | Memory with high dielectric constant antifuses and method for using at low voltage |
US7504652B2 (en) * | 2005-07-13 | 2009-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase change random access memory |
KR100648860B1 (ko) * | 2005-09-08 | 2006-11-24 | 주식회사 하이닉스반도체 | 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법 |
KR100668348B1 (ko) * | 2005-11-11 | 2007-01-12 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US7816659B2 (en) * | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
US7829875B2 (en) * | 2006-03-31 | 2010-11-09 | Sandisk 3D Llc | Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
KR101239962B1 (ko) * | 2006-05-04 | 2013-03-06 | 삼성전자주식회사 | 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자 |
TWM302773U (en) * | 2006-06-14 | 2006-12-11 | Epileds Tech Inc | LED structure |
KR101206036B1 (ko) | 2006-11-16 | 2012-11-28 | 삼성전자주식회사 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
-
2006
- 2006-11-16 KR KR1020060113385A patent/KR101206036B1/ko active IP Right Grant
-
2007
- 2007-11-15 US US11/984,277 patent/US8350247B2/en active Active
- 2007-11-15 JP JP2007297209A patent/JP2008153633A/ja active Pending
- 2007-11-16 CN CN2007101927096A patent/CN101183705B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6872963B2 (en) * | 2002-08-08 | 2005-03-29 | Ovonyx, Inc. | Programmable resistance memory element with layered memory material |
CN1790726A (zh) * | 2004-11-10 | 2006-06-21 | 三星电子株式会社 | 包括一个电阻器和一个二极管的非挥发性存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN101183705A (zh) | 2008-05-21 |
US20080116438A1 (en) | 2008-05-22 |
US8350247B2 (en) | 2013-01-08 |
KR101206036B1 (ko) | 2012-11-28 |
KR20080044479A (ko) | 2008-05-21 |
JP2008153633A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101183705B (zh) | 具有固溶体层的电阻式随机存取存储器及其制造方法 | |
CN101192648B (zh) | 电阻随机存取存储器及制造该电阻随机存取存储器的方法 | |
KR100790861B1 (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
US8492742B2 (en) | Variable resistive element, method for producing the same, and nonvolatile semiconductor memory device including the variable resistive element | |
US8525142B2 (en) | Non-volatile variable resistance memory device and method of fabricating the same | |
US7602042B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
US8530877B2 (en) | Non-volatile semiconductor device | |
US20110189819A1 (en) | Resistive Memory Structure with Buffer Layer | |
TWI549229B (zh) | 應用於系統單晶片之記憶體裝置內的多相變化材料 | |
US20130193396A1 (en) | Variable resistive element, and non-volatile semiconductor memory device | |
JP2006060232A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP2008022007A (ja) | 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法 | |
JP2008235427A (ja) | 可変抵抗素子及びその製造方法、並びにその駆動方法 | |
US8207068B2 (en) | Method of fabricating a resistance based memory device and the memory device | |
US7615459B1 (en) | Manufacturing method for variable resistive element | |
JP2014022660A (ja) | 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置 | |
KR100647332B1 (ko) | 저항 변환 물질을 포함하는 rram | |
Zheng | Oxide based non-volatile resistance random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |