JPH05251694A - Mos型半導体装置及びその製造方法 - Google Patents
Mos型半導体装置及びその製造方法Info
- Publication number
- JPH05251694A JPH05251694A JP4356278A JP35627892A JPH05251694A JP H05251694 A JPH05251694 A JP H05251694A JP 4356278 A JP4356278 A JP 4356278A JP 35627892 A JP35627892 A JP 35627892A JP H05251694 A JPH05251694 A JP H05251694A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- insulating film
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 12
- 229910052681 coesite Inorganic materials 0.000 abstract 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract 6
- 239000000377 silicon dioxide Substances 0.000 abstract 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract 6
- 229910052682 stishovite Inorganic materials 0.000 abstract 6
- 229910052905 tridymite Inorganic materials 0.000 abstract 6
- 238000010276 construction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 97
- 239000010410 layer Substances 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 150000003657 tungsten Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 改良インバースT型トランジスタの具体的な
装置構造と、このトランジスタを再現性よく容易に製造
する方法を提供する。 【構成】 SiO2 膜15上に第1のゲート電極部16
を形成し、第2のゲート電極部17で第1のゲート電極
部16を選択的に覆う。この第1及び第2のゲート電極
部16、17をマスクにしてSi基板11を熱酸化する
ことによってSiO2 膜15のうちでゲート電極以外の
部分15′を厚くし、第2のゲート電極部17とSiO
2 膜15の膜厚を厚くした部分15′を第3の導電体膜
で覆う。その後、第2のゲート電極部17の側部に側壁
であるSiO2 膜22を形成し、このSiO2 膜22を
マスクにして第3のゲート電極部21を形成する。そし
て、第1、第2及び第3のゲート電極部16、17、2
1とSiO2 膜22とをマスクにしてSi基板11に不
純物を高濃度に導入することによってN+ 層13を構成
する。
装置構造と、このトランジスタを再現性よく容易に製造
する方法を提供する。 【構成】 SiO2 膜15上に第1のゲート電極部16
を形成し、第2のゲート電極部17で第1のゲート電極
部16を選択的に覆う。この第1及び第2のゲート電極
部16、17をマスクにしてSi基板11を熱酸化する
ことによってSiO2 膜15のうちでゲート電極以外の
部分15′を厚くし、第2のゲート電極部17とSiO
2 膜15の膜厚を厚くした部分15′を第3の導電体膜
で覆う。その後、第2のゲート電極部17の側部に側壁
であるSiO2 膜22を形成し、このSiO2 膜22を
マスクにして第3のゲート電極部21を形成する。そし
て、第1、第2及び第3のゲート電極部16、17、2
1とSiO2 膜22とをマスクにしてSi基板11に不
純物を高濃度に導入することによってN+ 層13を構成
する。
Description
【0001】
【産業上の利用分野】本発明は、MOS型半導体装置及
びその製造方法に関し、特に、改良インバースT型トラ
ンジスタ及びその製造方法に関するものである。
びその製造方法に関し、特に、改良インバースT型トラ
ンジスタ及びその製造方法に関するものである。
【0002】
【従来の技術】素子の微細化に伴うホットキャリア耐性
の劣化を防止するために、図4に示すようなインバース
T型トランジスタが提案されている(例えば、「IED
M86」pp742〜745)。このインバースT型ト
ランジスタは、P型のシリコン(Si)基板11の表面
に設けたN- 層12とN+ 層13とによる二重層でソー
ス及びドレインが形成され、N- 層12がチャネル領域
に面している点ではLDD構造のトランジスタと共通し
ているが、ゲート電極である多結晶シリコン膜14とN
- 層12上とのオーバーラップ量がより大きい点でLD
D構造のトランジスタと相違している。
の劣化を防止するために、図4に示すようなインバース
T型トランジスタが提案されている(例えば、「IED
M86」pp742〜745)。このインバースT型ト
ランジスタは、P型のシリコン(Si)基板11の表面
に設けたN- 層12とN+ 層13とによる二重層でソー
ス及びドレインが形成され、N- 層12がチャネル領域
に面している点ではLDD構造のトランジスタと共通し
ているが、ゲート電極である多結晶シリコン膜14とN
- 層12上とのオーバーラップ量がより大きい点でLD
D構造のトランジスタと相違している。
【0003】このような構造にしたのは、ゲート酸化膜
であるSiO2 膜15のうちでN-層12上の部分にト
ラップされた電子によって電流駆動能力が早期に劣化す
るのを防止するためである。ところが、このインバース
T型トランジスタは、LDD構造のトランジスタに比べ
てゲート電極とドレインとのオーバラップ容量が大きい
ので、回路の動作が遅くなるという問題があった
であるSiO2 膜15のうちでN-層12上の部分にト
ラップされた電子によって電流駆動能力が早期に劣化す
るのを防止するためである。ところが、このインバース
T型トランジスタは、LDD構造のトランジスタに比べ
てゲート電極とドレインとのオーバラップ容量が大きい
ので、回路の動作が遅くなるという問題があった
【0004】そこで、これを改善するために、図5に示
すような改良インバースT型トランジスタが提案されて
いる(例えば、平成2年秋季第51回応用物理学会学術
講演会予稿集pp575 26p−G−5「インバース
T型トランジスタのゲート・オーバラップ容量の低減
化」)。この改良インバースT型トランジスタでは、S
iO2 膜15のうちでN- 層12上の部分の膜厚が厚い
ので、ゲート電極とドレインとのオーバラップ容量がイ
ンバースT型トランジスタに比べて小さい。
すような改良インバースT型トランジスタが提案されて
いる(例えば、平成2年秋季第51回応用物理学会学術
講演会予稿集pp575 26p−G−5「インバース
T型トランジスタのゲート・オーバラップ容量の低減
化」)。この改良インバースT型トランジスタでは、S
iO2 膜15のうちでN- 層12上の部分の膜厚が厚い
ので、ゲート電極とドレインとのオーバラップ容量がイ
ンバースT型トランジスタに比べて小さい。
【0005】
【発明が解決しようとする課題】ところが、上記の文献
からも明らかなように、改良インバースT型トランジス
タについては、現時点では具体的な装置構造、製造方法
が示されておらず、シミュレーションによって検討され
るに止まっている。
からも明らかなように、改良インバースT型トランジス
タについては、現時点では具体的な装置構造、製造方法
が示されておらず、シミュレーションによって検討され
るに止まっている。
【0006】そこで、本発明の第一の目的は、製造の容
易な改良インバースT型トランジスタの具体的な装置構
造を提供することである。
易な改良インバースT型トランジスタの具体的な装置構
造を提供することである。
【0007】本発明の第二の目的は、改良インバースT
型トランジスタを再現性よく製造することができる製造
方法を提供することである。
型トランジスタを再現性よく製造することができる製造
方法を提供することである。
【0008】
【課題を解決するための手段】上述した課題を解決する
ために、本発明では、第1導電型の半導体基板上にゲー
ト絶縁膜を介してゲート電極を有するMOS型半導体装
置は、前記半導体基板上に形成されゲート絶縁膜を構成
する第1の絶縁膜と、この第1の絶縁膜上に形成された
第1のゲート電極と、前記半導体基板上にあって前記第
1の絶縁膜に隣接して設けられ、上記第1の絶縁膜より
も厚い第2の絶縁膜と、この第2の絶縁膜の一部及び上
記第1のゲート電極を覆って構成された第2のゲート電
極とを備えている。また、本発明において、前記第2の
ゲート電極は、前記第1のゲート電極の側壁及び上面を
覆う金属膜と、この金属膜の側壁と前記第2の絶縁膜の
一部を覆う多結晶シリコン膜とを有するのが望ましい。
また、前記多結晶シリコン膜の下部に対応する前記半導
体基板の活性領域上に、低濃度の第2導電型のソース・
ドレイン電極をさらに有することが望ましい。また、前
記第2の絶縁膜の下部に対応する前記半導体基板の活性
領域上に、前記低濃度の第2導電型のソース・ドレイン
電極に連続する高濃度の第2導電型のソース・ドレイン
電極をさらに有するのが望ましい。また、前記多結晶シ
リコン膜によって構成されるゲート電極の側壁及び上部
壁にはSiO2 膜を更に備えているのが望ましい。ま
た、前記高濃度の第2導電型のソース・ドレイン電極に
それらの情報から電気的に接続する金属配線を更に有す
るのが望ましい。また、前記金属膜はタングステンを含
んで構成されることが望ましい。
ために、本発明では、第1導電型の半導体基板上にゲー
ト絶縁膜を介してゲート電極を有するMOS型半導体装
置は、前記半導体基板上に形成されゲート絶縁膜を構成
する第1の絶縁膜と、この第1の絶縁膜上に形成された
第1のゲート電極と、前記半導体基板上にあって前記第
1の絶縁膜に隣接して設けられ、上記第1の絶縁膜より
も厚い第2の絶縁膜と、この第2の絶縁膜の一部及び上
記第1のゲート電極を覆って構成された第2のゲート電
極とを備えている。また、本発明において、前記第2の
ゲート電極は、前記第1のゲート電極の側壁及び上面を
覆う金属膜と、この金属膜の側壁と前記第2の絶縁膜の
一部を覆う多結晶シリコン膜とを有するのが望ましい。
また、前記多結晶シリコン膜の下部に対応する前記半導
体基板の活性領域上に、低濃度の第2導電型のソース・
ドレイン電極をさらに有することが望ましい。また、前
記第2の絶縁膜の下部に対応する前記半導体基板の活性
領域上に、前記低濃度の第2導電型のソース・ドレイン
電極に連続する高濃度の第2導電型のソース・ドレイン
電極をさらに有するのが望ましい。また、前記多結晶シ
リコン膜によって構成されるゲート電極の側壁及び上部
壁にはSiO2 膜を更に備えているのが望ましい。ま
た、前記高濃度の第2導電型のソース・ドレイン電極に
それらの情報から電気的に接続する金属配線を更に有す
るのが望ましい。また、前記金属膜はタングステンを含
んで構成されることが望ましい。
【0009】また、本発明によるMOS型半導体装置の
製造方法では、半導体基板上のゲート酸化膜上に第1の
導電体膜から成る第1のゲート電極部を形成し、第2の
導電体膜から成る第2のゲート電極部で前記第1のゲー
ト電極部を選択的に覆い、前記第1及び第2のゲート電
極部をマスクにして前記半導体基板に不純物を相対的に
低濃度に導入することによって、低濃度不純物層を形成
し、前記第1及び第2のゲート電極部をマスクにして前
記半導体基板を熱酸化することによって、前記ゲート酸
化膜のうちで前記第1及び第2のゲート電極部下以外の
部分の膜厚を厚くし、前記第2のゲート電極部と前記ゲ
ート酸化膜のうちで膜厚を厚くした部分とを第3の導電
体膜で覆い、前記第2のゲート電極部の側部に絶縁膜か
ら成る側壁を形成し、前記側壁をマスクにして前記第3
の導電体膜をエッチングすることによって、この第3の
導電体膜から成る第3のゲート電極部を形成し、前記第
1、第2及び第3のゲート電極部と前記側壁とをマスク
にして前記半導体基板に不純物を相対的に高濃度に導入
することによって、高濃度不純物層を形成する。
製造方法では、半導体基板上のゲート酸化膜上に第1の
導電体膜から成る第1のゲート電極部を形成し、第2の
導電体膜から成る第2のゲート電極部で前記第1のゲー
ト電極部を選択的に覆い、前記第1及び第2のゲート電
極部をマスクにして前記半導体基板に不純物を相対的に
低濃度に導入することによって、低濃度不純物層を形成
し、前記第1及び第2のゲート電極部をマスクにして前
記半導体基板を熱酸化することによって、前記ゲート酸
化膜のうちで前記第1及び第2のゲート電極部下以外の
部分の膜厚を厚くし、前記第2のゲート電極部と前記ゲ
ート酸化膜のうちで膜厚を厚くした部分とを第3の導電
体膜で覆い、前記第2のゲート電極部の側部に絶縁膜か
ら成る側壁を形成し、前記側壁をマスクにして前記第3
の導電体膜をエッチングすることによって、この第3の
導電体膜から成る第3のゲート電極部を形成し、前記第
1、第2及び第3のゲート電極部と前記側壁とをマスク
にして前記半導体基板に不純物を相対的に高濃度に導入
することによって、高濃度不純物層を形成する。
【0010】
【作用】本発明のMOS型半導体装置においては、第1
のゲート電極及び第2のゲート電極全体でゲート電極が
構成され、第2のゲート電極のうちでSiO2 膜等の絶
縁膜から成る側壁下の部分はゲート酸化膜のうちで膜厚
を厚くした部分上に形成されている。また、膜厚を厚く
したゲート酸化膜に接している第2のゲート電極下の半
導体基板に低濃度不純物層が形成され、その外側に高濃
度不純物層が形成されている。従って、これらのゲート
電極とゲート酸化膜と不純物層とによって改良インバー
スT型トランジスタが構成されている。
のゲート電極及び第2のゲート電極全体でゲート電極が
構成され、第2のゲート電極のうちでSiO2 膜等の絶
縁膜から成る側壁下の部分はゲート酸化膜のうちで膜厚
を厚くした部分上に形成されている。また、膜厚を厚く
したゲート酸化膜に接している第2のゲート電極下の半
導体基板に低濃度不純物層が形成され、その外側に高濃
度不純物層が形成されている。従って、これらのゲート
電極とゲート酸化膜と不純物層とによって改良インバー
スT型トランジスタが構成されている。
【0011】また、本発明のMOS型半導体装置の製造
方法によれば、ゲート酸化膜のうちで第1及び第2のゲ
ート電極部下以外の部分の膜厚を厚くする際に第1及び
第2のゲート電極部自体をマスクにしているので、ゲー
ト酸化膜のうちの所望部分の膜厚を厚くすることを自己
整合的に行うことができる。しかも、低抵抗化された半
導体膜等の第1の導電体膜から成る第1のゲート電極部
を金属膜等の第2の導電体膜から成る第2のゲート電極
部で選択的に覆っているので、ゲート酸化膜のうちの所
望部分の膜厚を厚くする際に第1のゲート電極部が酸化
されるのを第2のゲート電極部で防止することができ
る。
方法によれば、ゲート酸化膜のうちで第1及び第2のゲ
ート電極部下以外の部分の膜厚を厚くする際に第1及び
第2のゲート電極部自体をマスクにしているので、ゲー
ト酸化膜のうちの所望部分の膜厚を厚くすることを自己
整合的に行うことができる。しかも、低抵抗化された半
導体膜等の第1の導電体膜から成る第1のゲート電極部
を金属膜等の第2の導電体膜から成る第2のゲート電極
部で選択的に覆っているので、ゲート酸化膜のうちの所
望部分の膜厚を厚くする際に第1のゲート電極部が酸化
されるのを第2のゲート電極部で防止することができ
る。
【0012】
【実施例】以下、本発明をNチャネルの改良インバース
T型トランジスタに適用した実施例を図1〜図3を参照
して説明する。
T型トランジスタに適用した実施例を図1〜図3を参照
して説明する。
【0013】図1はNチャネルの改良インバースT型ト
ランジスタの構造を示す側断面図である。図1におい
て、ゲート酸化膜であるSiO2 膜15上に高濃度に不
純物が導入されている多結晶シリコン膜からなる第1の
ゲート電極部16を形成し、第2の導電体膜からなる第
2のゲート電極部17により第1のゲート電極部16を
選択的に覆う。
ランジスタの構造を示す側断面図である。図1におい
て、ゲート酸化膜であるSiO2 膜15上に高濃度に不
純物が導入されている多結晶シリコン膜からなる第1の
ゲート電極部16を形成し、第2の導電体膜からなる第
2のゲート電極部17により第1のゲート電極部16を
選択的に覆う。
【0014】この第1のゲート電極部16及び第2のゲ
ート電極部17をマスクにしてSi基板11を熱酸化す
ることによってSiO2 膜15のうちでゲート電極以外
の部分15′を厚くし、第2のゲート電極部17とSi
O2 膜15のうちで膜厚を厚くした部分15′を第3の
導電体膜で覆う。
ート電極部17をマスクにしてSi基板11を熱酸化す
ることによってSiO2 膜15のうちでゲート電極以外
の部分15′を厚くし、第2のゲート電極部17とSi
O2 膜15のうちで膜厚を厚くした部分15′を第3の
導電体膜で覆う。
【0015】その後、第2のゲート電極17の側部にS
iO2 膜22からなる側壁を形成し、この側壁をマスク
にして第3のゲート電極部21を形成する。そして、第
1、第2及び第3のゲート電極16、17、21とSi
O2 膜22からなる側壁とをマスクにしてSi基板11
に不純物であるAs+ 23を相対的に高濃度に導入する
ことによって高濃度不純物層であるN+ 層13を形成す
る。
iO2 膜22からなる側壁を形成し、この側壁をマスク
にして第3のゲート電極部21を形成する。そして、第
1、第2及び第3のゲート電極16、17、21とSi
O2 膜22からなる側壁とをマスクにしてSi基板11
に不純物であるAs+ 23を相対的に高濃度に導入する
ことによって高濃度不純物層であるN+ 層13を形成す
る。
【0016】以下、図1に示したNチャネルの改良イン
バースT型トランジスタの製造方法を適用した本発明の
一実施例を、図2及び図3を参照しながら説明する。
バースT型トランジスタの製造方法を適用した本発明の
一実施例を、図2及び図3を参照しながら説明する。
【0017】まず、図2(a)に示すように、P型のS
i基板11の表面を熱酸化することによって、ゲート酸
化膜である70〜150Å程度の膜厚のSiO2 膜15
をSi基板11の素子活性領域の表面に形成する。そし
て、SiO2 膜15上に1000〜4000Å程度の膜
厚の多結晶Si膜をCVD法で全面に堆積させ、リン
(P)等のN型の不純物を気相拡散法等によってこの多
結晶Si膜上に高濃度に導入することにより、第1の導
電体膜を形成する。
i基板11の表面を熱酸化することによって、ゲート酸
化膜である70〜150Å程度の膜厚のSiO2 膜15
をSi基板11の素子活性領域の表面に形成する。そし
て、SiO2 膜15上に1000〜4000Å程度の膜
厚の多結晶Si膜をCVD法で全面に堆積させ、リン
(P)等のN型の不純物を気相拡散法等によってこの多
結晶Si膜上に高濃度に導入することにより、第1の導
電体膜を形成する。
【0018】その後、リソグラフィによって第1の導電
体膜を例えば0.5μm以下の幅の線状にパターニング
し、これによって、SiO2 膜15上に第1のゲート電
極部16を形成する。そして、選択CVD法で500〜
2000Å程度の膜厚のタングステン(W)膜を第1の
ゲート電極部16の表面にのみ形成して、第1のゲート
電極部16をこのタングステン膜で覆う。このタングス
テン膜が第2のゲート電極部17になる。その後、第2
のゲート電極部17と第1のゲート電極部16とをマス
クにして、P+ イオン18を例えば3×1013/cm2
程度のドーズ量でSi基板11に低濃度にイオン注入す
る。
体膜を例えば0.5μm以下の幅の線状にパターニング
し、これによって、SiO2 膜15上に第1のゲート電
極部16を形成する。そして、選択CVD法で500〜
2000Å程度の膜厚のタングステン(W)膜を第1の
ゲート電極部16の表面にのみ形成して、第1のゲート
電極部16をこのタングステン膜で覆う。このタングス
テン膜が第2のゲート電極部17になる。その後、第2
のゲート電極部17と第1のゲート電極部16とをマス
クにして、P+ イオン18を例えば3×1013/cm2
程度のドーズ量でSi基板11に低濃度にイオン注入す
る。
【0019】次に、第1のゲート電極部16と第2のゲ
ート電極部17とをマスクにしてSi基板11を熱酸化
することによって、図2(b)に示すように、SiO2
膜15のうちで第1のゲート電極部16と第2のゲート
電極部17との下部以外の部分15′の膜厚を150〜
400Å程度に厚くする。また、この熱酸化の時の熱に
よって、Si基板11にイオン注入されていたP+ イオ
ン18が拡散してN-層12が形成される。
ート電極部17とをマスクにしてSi基板11を熱酸化
することによって、図2(b)に示すように、SiO2
膜15のうちで第1のゲート電極部16と第2のゲート
電極部17との下部以外の部分15′の膜厚を150〜
400Å程度に厚くする。また、この熱酸化の時の熱に
よって、Si基板11にイオン注入されていたP+ イオ
ン18が拡散してN-層12が形成される。
【0020】次に、図2(c)に示すように、300〜
1000Å程度の膜厚の多結晶Si膜21をCVD法で
全面に堆積させ、P+ 等のN型の不純物をイオン注入等
によってこの多結晶Si膜21に高濃度に導入する。そ
して、SiO2 膜22をCVD法で全面に堆積させ、こ
のSiO2 膜22の全面をエッチバックすることによっ
て、図2(d)に示すように、第2のゲート電極部17
の側部にSiO2 膜22の側壁を形成する。
1000Å程度の膜厚の多結晶Si膜21をCVD法で
全面に堆積させ、P+ 等のN型の不純物をイオン注入等
によってこの多結晶Si膜21に高濃度に導入する。そ
して、SiO2 膜22をCVD法で全面に堆積させ、こ
のSiO2 膜22の全面をエッチバックすることによっ
て、図2(d)に示すように、第2のゲート電極部17
の側部にSiO2 膜22の側壁を形成する。
【0021】次に、図2(e)に示すように、SiO2
膜22をマスクにして上記多結晶Si膜21をエッチン
グする。このエッチングで残った多結晶Si膜21が第
3のゲート電極部21になる。以上のようにして構成し
た第1乃至第3のゲート電極部16、17、21の全体
でゲート電極を構成する。その後、これら第1乃至第3
のゲート電極部16、17、21とSiO2 膜22とを
マスクにして、ヒ素イオン(As+ )23を例えば5×
1015/cm2 程度のドーズ量でSi基板11に高濃度
にイオン注入する。そして、このイオン注入したAs+
23をアニールで拡散させて、N+ 層13を形成する。
膜22をマスクにして上記多結晶Si膜21をエッチン
グする。このエッチングで残った多結晶Si膜21が第
3のゲート電極部21になる。以上のようにして構成し
た第1乃至第3のゲート電極部16、17、21の全体
でゲート電極を構成する。その後、これら第1乃至第3
のゲート電極部16、17、21とSiO2 膜22とを
マスクにして、ヒ素イオン(As+ )23を例えば5×
1015/cm2 程度のドーズ量でSi基板11に高濃度
にイオン注入する。そして、このイオン注入したAs+
23をアニールで拡散させて、N+ 層13を形成する。
【0022】以上の工程により、改良インバースT型ト
ランジスタの主要部分が形成できる。この後、配線用電
極形成を以下に示す工程に従って行う。
ランジスタの主要部分が形成できる。この後、配線用電
極形成を以下に示す工程に従って行う。
【0023】まず、図3(a)に示すように、例えばホ
ウ素とリンを含んだ酸化膜からなる層間絶縁膜24を例
えば6000Å程度の膜厚で減圧CVD法により形成す
る。その後、図3(b)に示すように、リソグラフィに
よりコンタクト形成部分の層間絶縁膜24を開口して開
口部25を形成する。
ウ素とリンを含んだ酸化膜からなる層間絶縁膜24を例
えば6000Å程度の膜厚で減圧CVD法により形成す
る。その後、図3(b)に示すように、リソグラフィに
よりコンタクト形成部分の層間絶縁膜24を開口して開
口部25を形成する。
【0024】次に、図3(c)に示すように、例えばス
パッタリング法により、アルミニウムを主原料とする配
線用金属薄膜26を形成する。その後、図3(d)に示
すように、配線用金属薄膜26を加工することにより配
線26′を形成する。そして、図1に示すように、窒化
シリコン膜からなる保護膜27を形成して、本発明の実
施例におけるMOS型トランジスタが形成される。
パッタリング法により、アルミニウムを主原料とする配
線用金属薄膜26を形成する。その後、図3(d)に示
すように、配線用金属薄膜26を加工することにより配
線26′を形成する。そして、図1に示すように、窒化
シリコン膜からなる保護膜27を形成して、本発明の実
施例におけるMOS型トランジスタが形成される。
【0025】
【発明の効果】本発明によるMOS型半導体装置によれ
ば、第1のゲート電極及び第2のゲート電極全体でゲー
ト電極が構成され、第2のゲート電極のうちでSiO2
膜等の絶縁膜から成る側壁下の部分はゲート酸化膜のう
ちで膜厚を厚くした部分上に形成されており、また、膜
厚を厚くしたゲート酸化膜に接している第2のゲート電
極下の半導体基板に低濃度不純物層が形成され、その外
側に高濃度不純物層が形成されているので、これらのゲ
ート電極とゲート酸化膜と不純物層とによって具体的な
構造を有する改良インバースT型トランジスタを提供す
ることができる。
ば、第1のゲート電極及び第2のゲート電極全体でゲー
ト電極が構成され、第2のゲート電極のうちでSiO2
膜等の絶縁膜から成る側壁下の部分はゲート酸化膜のう
ちで膜厚を厚くした部分上に形成されており、また、膜
厚を厚くしたゲート酸化膜に接している第2のゲート電
極下の半導体基板に低濃度不純物層が形成され、その外
側に高濃度不純物層が形成されているので、これらのゲ
ート電極とゲート酸化膜と不純物層とによって具体的な
構造を有する改良インバースT型トランジスタを提供す
ることができる。
【0026】本発明によるMOS型半導体装置の製造方
法では、ゲート酸化膜のうちで第1及び第2のゲート電
極部下以外の部分の膜厚を厚くすることを自己整合的に
行うことができ、しかもその際に第1のゲート電極部が
酸化されるのを第2のゲート電極部で防止するように構
成することができるので、改良インバースT型トランジ
スタを再現性よく製造することができる。
法では、ゲート酸化膜のうちで第1及び第2のゲート電
極部下以外の部分の膜厚を厚くすることを自己整合的に
行うことができ、しかもその際に第1のゲート電極部が
酸化されるのを第2のゲート電極部で防止するように構
成することができるので、改良インバースT型トランジ
スタを再現性よく製造することができる。
【図1】本発明の一実施例であるインバースT型トラン
ジスタの構造を示す側断面図である。
ジスタの構造を示す側断面図である。
【図2】図1に示すトランジスタの製造方法の一実施例
を製造工程順に示す側断面図である。
を製造工程順に示す側断面図である。
【図3】図1に示すトランジスタの製造方法の一実施例
を製造工程順に示す側断面図である。
を製造工程順に示す側断面図である。
【図4】従来のインバースT型トランジスタの模式的な
側断面図である。
側断面図である。
【図5】改良インバースT型トランジスタの模式的な側
断面図である。
断面図である。
11 Si基板 12 N- 層 13 N+ 層 15 SiO2 膜 16 第1のゲート電極部 17 第2のゲート電極部 21 多結晶Si膜 22 SiO2 膜
Claims (8)
- 【請求項1】 第1導電型の半導体基板上にゲート絶縁
膜を介してゲート電極を有するMOS型半導体装置であ
って、 前記半導体基板上に形成されゲート絶縁膜を構成する第
1の絶縁膜と、 この第1の絶縁膜上に形成された第1のゲート電極と、 前記半導体基板上にあって前記第1の絶縁膜に隣接して
設けられ、上記第1の絶縁膜よりも厚い第2の絶縁膜
と、 この第2の絶縁膜の一部及び上記第1のゲート電極を覆
って構成された第2のゲート電極とを備えたことを特徴
とするMOS型半導体装置。 - 【請求項2】 前記第2のゲート電極は、前記第1のゲ
ート電極の側壁及び上面を覆う金属膜と、この金属膜の
側壁と前記第2の絶縁膜の一部を覆う多結晶シリコン膜
とを有することを特徴とする請求項1記載のMOS型半
導体装置。 - 【請求項3】 前記多結晶シリコン膜の下部に対応する
前記半導体基板の活性領域上に、低濃度の第2導電型の
ソース・ドレイン電極をさらに有することを特徴とする
請求項2記載のMOS型半導体装置。 - 【請求項4】 前記第2の絶縁膜の下部に対応する前記
半導体基板の活性領域上に、前記低濃度の第2導電型の
ソース・ドレイン電極に連続する高濃度の第2導電型の
ソース・ドレイン電極をさらに有することを特徴とする
請求項3記載のMOS型半導体装置。 - 【請求項5】 前記多結晶シリコン膜によって構成され
るゲート電極の側壁及び上部壁にはSiO2 膜を更に備
えていることを特徴とする請求項1記載のMOS型半導
体装置。 - 【請求項6】 前記高濃度の第2導電型のソース・ドレ
イン電極にそれらの情報から電気的に接続する金属配線
を更に有することを特徴とする請求項4記載のMOS型
半導体装置。 - 【請求項7】 前記金属膜はタングステンを含んで構成
されることを特徴とする請求項2記載のMOS型半導体
装置。 - 【請求項8】 半導体基板上のゲート酸化膜上に第1の
導電体膜から成る第1のゲート電極部を形成し、 第2の導電体膜から成る第2のゲート電極部で前記第1
のゲート電極部を選択的に覆い、 前記第1及び第2のゲート電極部をマスクにして前記半
導体基板に不純物を相対的に低濃度に導入することによ
って、低濃度不純物層を形成し、 前記第1及び第2のゲート電極部をマスクにして前記半
導体基板を熱酸化することによって、前記ゲート酸化膜
のうちで前記第1及び第2のゲート電極部下以外の部分
の膜厚を厚くし、 前記第2のゲート電極部と前記ゲート酸化膜のうちで膜
厚を厚くした部分とを第3の導電体膜で覆い、 前記第2のゲート電極部の側部に絶縁膜から成る側壁を
形成し、 前記側壁をマスクにして前記第3の導電体膜をエッチン
グすることによって、この第3の導電体膜から成る第3
のゲート電極部を形成し、 前記第1、第2及び第3のゲート電極部と前記側壁とを
マスクにして前記半導体基板に不純物を相対的に高濃度
に導入することによって、高濃度不純物層を形成するM
OS型半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-355792 | 1991-12-20 | ||
JP35579291 | 1991-12-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05251694A true JPH05251694A (ja) | 1993-09-28 |
Family
ID=18445773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4356278A Withdrawn JPH05251694A (ja) | 1991-12-20 | 1992-12-21 | Mos型半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5371391A (ja) |
JP (1) | JPH05251694A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293603A (ja) * | 1995-04-21 | 1996-11-05 | Lg Semicon Co Ltd | ゲートードレイン重畳素子及びその製造方法 |
US6229155B1 (en) * | 1998-05-29 | 2001-05-08 | International Business Machines Corporation | Semiconductor and method of fabricating |
KR101038310B1 (ko) * | 2004-07-20 | 2011-06-01 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 스페이서 형성방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
US6236086B1 (en) * | 1998-04-20 | 2001-05-22 | Macronix International Co., Ltd. | ESD protection with buried diffusion |
US6097070A (en) * | 1999-02-16 | 2000-08-01 | International Business Machines Corporation | MOSFET structure and process for low gate induced drain leakage (GILD) |
DE10056873B4 (de) * | 2000-11-16 | 2010-06-17 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors mit verringertem Gatewiderstand |
US6888198B1 (en) * | 2001-06-04 | 2005-05-03 | Advanced Micro Devices, Inc. | Straddled gate FDSOI device |
JP2003086810A (ja) * | 2001-09-11 | 2003-03-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6909145B2 (en) * | 2002-09-23 | 2005-06-21 | International Business Machines Corporation | Metal spacer gate for CMOS FET |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2926874A1 (de) * | 1979-07-03 | 1981-01-22 | Siemens Ag | Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie |
JPH0666326B2 (ja) * | 1987-03-17 | 1994-08-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JPH022134A (ja) * | 1988-06-15 | 1990-01-08 | Toshiba Corp | 絶縁ゲート型トランジスタ |
US4951100A (en) * | 1989-07-03 | 1990-08-21 | Motorola, Inc. | Hot electron collector for a LDD transistor |
US5091763A (en) * | 1990-12-19 | 1992-02-25 | Intel Corporation | Self-aligned overlap MOSFET and method of fabrication |
-
1992
- 1992-12-21 JP JP4356278A patent/JPH05251694A/ja not_active Withdrawn
- 1992-12-21 US US07/992,829 patent/US5371391A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293603A (ja) * | 1995-04-21 | 1996-11-05 | Lg Semicon Co Ltd | ゲートードレイン重畳素子及びその製造方法 |
US6229155B1 (en) * | 1998-05-29 | 2001-05-08 | International Business Machines Corporation | Semiconductor and method of fabricating |
KR101038310B1 (ko) * | 2004-07-20 | 2011-06-01 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 스페이서 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
US5371391A (en) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5444282A (en) | Semiconductor device and a method of manufacturing thereof | |
EP0179407A2 (en) | Method for producing a DMOS semiconductor device | |
JPH053206A (ja) | オフセツトゲート構造トランジスタおよびその製造方法 | |
JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
JPH02250331A (ja) | 半導体装置およびその製造方法 | |
JPH0878672A (ja) | Mos型半導体装置およびその製造方法 | |
US6160288A (en) | Vertical type misfet having improved pressure resistance | |
JPH05251694A (ja) | Mos型半導体装置及びその製造方法 | |
JP3502509B2 (ja) | Cmos構造を備えた集積回路及びその製造方法 | |
JP2519541B2 (ja) | 半導体装置 | |
JP3260200B2 (ja) | 半導体装置の製造方法 | |
JP3394562B2 (ja) | Mosfet製造方法 | |
JPH05315605A (ja) | Mos型半導体装置 | |
JPH0521789A (ja) | 電界効果型トランジスタ及びその製造方法 | |
KR100448090B1 (ko) | 반도체 소자 제조방법 | |
KR100376874B1 (ko) | 반도체장치의트랜지스터제조방법 | |
JPH08148585A (ja) | 半導体装置及びその製造方法 | |
KR100216320B1 (ko) | 모스 트랜지스터 제조방법 | |
JP2765142B2 (ja) | 半導体装置の製造方法 | |
JP3191313B2 (ja) | 半導体装置の製造方法 | |
JP2658163B2 (ja) | Mis型半導体装置の製造方法 | |
JPH02125433A (ja) | Mos型トランジスタとその製法 | |
JPH0864820A (ja) | 半導体装置及びその製造方法 | |
JPH10275912A (ja) | 半導体装置及びその製造方法 | |
JP2001196583A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |