JP6861365B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6861365B2
JP6861365B2 JP2017164352A JP2017164352A JP6861365B2 JP 6861365 B2 JP6861365 B2 JP 6861365B2 JP 2017164352 A JP2017164352 A JP 2017164352A JP 2017164352 A JP2017164352 A JP 2017164352A JP 6861365 B2 JP6861365 B2 JP 6861365B2
Authority
JP
Japan
Prior art keywords
electrode
silicon carbide
opening
layer
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017164352A
Other languages
English (en)
Other versions
JP2019041084A (ja
Inventor
千秋 工藤
千秋 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017164352A priority Critical patent/JP6861365B2/ja
Priority to US16/048,488 priority patent/US10439027B2/en
Publication of JP2019041084A publication Critical patent/JP2019041084A/ja
Application granted granted Critical
Publication of JP6861365B2 publication Critical patent/JP6861365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Description

本開示は、炭化珪素半導体装置およびその製造方法に関する。
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれている。従来は、シリコン（Ｓｉ）基板を用いたパワー半導体デバイスが主流であったが、近年、炭化珪素（ＳｉＣ）基板を用いたパワー半導体デバイスが注目され、開発が進められている。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて材料自体の絶縁破壊電圧が一桁高いので、ｐｎ接合部またはショットキー接合部における空乏層を薄くしても耐圧を維持することができるという特徴を有している。このため、炭化珪素を用いると、デバイスの厚さを小さくすることができ、また、ドーピング濃度を高めることができるので、炭化珪素は、オン抵抗が低く、高耐圧で低損失のパワー半導体デバイスを形成するための材料として期待されている。
ＳｉＣを用いた代表的な半導体素子の１つに、金属−絶縁体−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）がある。金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。
特許文献１および２は、ＳｉＣを用いた縦型ＭＩＳＦＥＴおよびその製造プロセスを開示している。
特開２００８−２３５３３１号公報 特開２０１４−２１６４４４号公報
ＭＩＳＦＥＴなどの炭化珪素半導体装置には、さらなる低抵抗化（低損失化）が求められている。また、量産性の観点から、製造コストをさらに低減することが求められている。
本開示の一態様は、より低抵抗な炭化珪素半導体装置を提供する。また、そのような炭化珪素半導体装置をより低コストで製造し得る方法を提供する。
本開示の一態様は、第１主面を有する基板と、前記基板の前記第１主面上に配置された炭化珪素半導体層と、前記炭化珪素半導体層上に第１絶縁層を介して配置された、ポリシリコンを含む電極層と、前記炭化珪素半導体層および前記電極層を覆う第２絶縁層と、前記第１絶縁層および前記第２絶縁層に形成された第１開口部内に位置し、前記炭化珪素半導体層の一部とオーミック接合を形成する第１シリサイド電極と、前記第２絶縁層に形成された第２開口部内に位置し、前記電極層の一部と接する第２シリサイド電極とを備え、前記第１シリサイド電極および前記第２シリサイド電極は、いずれも、第１金属元素のシリサイドを含み、前記第２シリサイド電極の端部は、前記第２開口部の周縁部において前記第２絶縁層の下方に位置し、前記基板の前記第１主面に垂直な断面において、前記第２シリサイド電極の幅は、前記第２開口部の底面の幅よりも大きい、炭化珪素半導体装置を含む。
本開示の他の一態様は、表面に炭化珪素半導体層が形成された基板を用意する工程と、前記炭化珪素半導体層上に第１絶縁層を介してポリシリコン膜を形成し、前記ポリシリコン膜をパターニングすることにより、電極層を形成する工程と、前記第１絶縁層および前記電極層を覆う第２絶縁層を形成する工程と、前記第２絶縁層および前記第１絶縁層に前記炭化珪素半導体層の一部を露出する第１開口部と、前記第２絶縁層に前記電極層の一部を露出する第２開口部とを形成する第１のエッチング工程と、前記第２開口部の周縁部において、前記電極層のうち前記第２絶縁層の下方に位置する部分を除去することにより、前記第２絶縁層に庇部を形成する第２のエッチング工程と、前記第２絶縁層上、前記第１開口部内および前記第２開口部内に、第１金属元素を含む金属膜を形成する工程であって、前記第２開口部内において、前記金属膜は、前記第２絶縁層の前記庇部によって、前記第２開口部の底面上に位置する第１部分と、前記第２開口部の側壁上に位置する第２部分とに分離される、金属膜形成工程と、前記基板に熱処理を行うことにより、前記第１開口部内において、前記金属膜と前記炭化珪素半導体層とを反応させて、前記第１金属元素のシリサイドを含む第１シリサイド電極を形成するとともに、前記第２開口部内において、前記金属膜の前記第１部分と前記電極層とを反応させて、前記第１金属元素のシリサイドを含む第２シリサイド電極を形成する、シリサイド化工程と、を包含する、炭化珪素半導体装置の製造方法を含む。
本開示の炭化珪素半導体装置によれば、オン抵抗をさらに低減でき、電力損失を小さくできる。また、本開示の炭化珪素半導体装置の製造方法によれば、低抵抗な炭化珪素半導体装置を、より低コストで製造できる。
第１の実施形態の炭化珪素半導体装置を例示する上面図である。 第１の実施形態の炭化珪素半導体装置の断面図である。 第１の実施形態の炭化珪素半導体装置におけるソースコンタクト部およびゲートコンタクト部を例示する拡大断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 第１の実施形態の炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施例１のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 実施例１のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 実施例１のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 実施例２のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 実施例２のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 実施例２のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 実施例１において、第２開口部内にＮｉ膜を堆積した状態を示す断面ＳＥＭ像である。 実施例１で形成されたＮｉシリサイドを示す断面ＳＥＭ像である。 実施例２において、第２開口部内にＮｉ膜を堆積した状態を示す断面ＳＥＭ像である。 実施例２で形成されたＮｉシリサイドを示す断面ＳＥＭ像である。 比較例のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 比較例のＮｉシリサイドの形成工程を説明するための模式的な断面図である。 比較例で形成されたＮｉシリサイドを示す表面ＳＥＭ像である。 等方性エッチングにおける、ＳｉＣおよびポリシリコンのエッチング量を比較するための図である。
本発明の基礎となった知見は以下のとおりである。
ＳｉＣ−ＭＩＳＦＥＴは、二次元に配列され、かつ、互いに並列に接続された複数のユニットセルを有している。各ユニットセルは、トランジスタ（ＭＩＳＦＥＴ）として機能している。複数のユニットセルの上方には、層間絶縁層を介して、上部ソース電極および上部ゲート電極が設けられている。上部ソース電極は、層間絶縁層に形成されたコンタクトホール（ソースコンタクトホール）内で、各ユニットセルのＳｉＣ領域であるソース領域およびボディ領域に電気的に接続されている。上部ゲート電極は、層間絶縁層に形成されたコンタクトホール（ゲートコンタクトホール）内で、各ユニットセルのゲート電極に電気的に接続されている。ゲート電極は例えばポリシリコン層である。本明細書では、各ユニットセルのＳｉＣ領域と上部ソース電極との接続部を「ソースコンタクト部」、各ユニットセルのゲート電極と上部ゲート電極との接続部を「ゲートコンタクト部」と呼ぶ。
ソースコンタクト部は、通常、次のようにして形成され得る。まず、ＳｉＣ領域上に例えばＮｉ膜などの金属膜を形成する。次に、９５０℃程度の温度で熱処理を行う。これにより、ＳｉＣ領域上に、Ｎｉシリサイドなどの金属シリサイドからなるソース電極を形成する（シリサイド化）。ソース電極は、ＳｉＣ領域とオーミック接合を形成する。次いで、ソース電極上に上部ソース電極（例えばＡｌ電極）を形成する。
上記のシリサイド化工程を、ゲートコンタクト部に適用することは困難である。ゲート電極であるポリシリコン層上にＮｉ膜などの金属膜を形成して、例えば９５０℃で熱処理を行うと、ポリシリコンはＳｉＣよりも金属と反応しやすいため、金属シリサイドが異常成長するおそれがある（図１０参照）。なお、一般的に、ポリシリコン層上に金属シリサイドを形成する場合、熱処理温度は、例えば７５０℃以下に設定される。
このため、従来、ソースコンタクト部とゲートコンタクト部とは別々のプロセスで形成されていた。例えば特許文献２に開示された方法では、まず、ソースコンタクト部を形成する領域において、層間絶縁層にＳｉＣ領域を露出するソースコンタクトホールを形成する。次いで、ソースコンタクトホール内に金属膜を形成し、熱処理を行って金属シリサイドを形成する（シリサイド化工程）。このとき、ゲート電極であるポリシリコン層は層間絶縁層で保護されているので、ポリシリコン層と金属膜とのシリサイド化反応は生じない。この後、ゲートコンタクト部を形成する領域において、層間絶縁層にポリシリコン層の一部を露出するゲートコンタクトホールを形成する。次いで、共通の導電膜を用いて、ソースコンタクトホール内で金属シリサイドと接する上部ソース電極と、ゲートコンタクトホール内でポリシリコン層と接する上部ゲート電極とを形成する。
特許文献２などに開示された方法では、ソースコンタクトホールとゲートコンタクトホールとを別個のエッチング工程で形成する必要がある。このため、使用するフォトマスク数およびフォト工程数が増加し、製造コストが増大する場合がある。
また、本発明者が検討したところ、特許文献２などに開示された従来のＳｉＣ−ＭＩＳＦＥＴでは、ゲートコンタクト部において、コンタクト抵抗をさらに低減することが困難な場合がある。さらに、上部ゲート電極から拡散した金属が、ポリシリコン層、さらにはその下方の絶縁層に侵入し、信頼性を低下させる場合がある。
このような知見に基づき、本発明者は、ゲートコンタクト部にも金属シリサイドを配置することで、コンタクト抵抗をさらに低減でき、また、上部ゲート電極からポリシリコン層等への金属の拡散を抑制できることを見出した。さらに、そのような構成を有する炭化珪素半導体装置を、ポリシリコンと金属膜とが反応して得られる金属シリサイドの異常成長を抑制しつつ、より低コストで製造できる方法を見出した。
本開示の炭化珪素半導体装置の概略は以下の通りである。
本開示の一態様の炭化珪素半導体装置は、第１主面を有する基板と、前記基板の前記第１主面上に配置された炭化珪素半導体層と、前記炭化珪素半導体層上に第１絶縁層を介して配置された、ポリシリコンを含む電極層と、前記炭化珪素半導体層および前記電極層を覆う第２絶縁層と、前記第１絶縁層および前記第２絶縁層に形成された第１開口部内に位置し、前記炭化珪素半導体層の一部とオーミック接合を形成する第１シリサイド電極と、前記第２絶縁層に形成された第２開口部内に位置し、前記電極層の一部と接する第２シリサイド電極とを備え、前記第１シリサイド電極および前記第２シリサイド電極は、いずれも、第１金属元素のシリサイドを含み、前記第２シリサイド電極の端部は、前記第２開口部の周縁部において前記第２絶縁層の下方に位置し、前記基板の前記第１主面に垂直な断面において、前記第２シリサイド電極の幅は、前記第２開口部の底面の幅よりも大きい。
前記第２シリサイド電極は、例えば、前記第２開口部の前記底面の全体を覆っていてもよい。
前記第２シリサイド電極は、例えば、前記第２開口部の内部およびその周縁部のみに配置されていてもよい。
前記第２シリサイド電極の下面は、例えば、前記電極層と接していてもよい。
前記電極層のうち前記第２シリサイド電極と前記第１絶縁層との間に位置する部分の厚さｔ１は、例えば、前記電極層の他の部分の厚さｔ２の１／３以上１未満であってもよい。
前記第２シリサイド電極の下面の少なくとも一部は、例えば、前記第１絶縁層と接していてもよい。
前記第２シリサイド電極は、例えば、前記第１シリサイド電極よりも厚くてもよい。
前記第１金属元素は、例えば、ＮｉまたはＴｉであってもよい。
上記の炭化珪素半導体装置は、例えば、前記第２絶縁層上および前記第１開口部内に配置され、前記第１開口部内で前記第１シリサイド電極と接する第１上部電極と、前記第２絶縁層上および前記第２開口部内に配置され、前記第２開口部内で前記第２シリサイド電極と接する第２上部電極とをさらに備えてもよい。
前記基板は、例えば、前記第１上部電極が配置され、かつ、複数のユニットセルを含むセル領域と、前記第２上部電極が配置された配線領域とを有し、前記複数のユニットセルのそれぞれは、例えば、前記炭化珪素半導体層の表面に選択的に形成された第２導電型のボディ領域と、前記ボディ領域内に選択的に形成された第１導電型のソース領域と、前記炭化珪素半導体層上に、前記第１絶縁層を介して配置されたゲート電極とを備え、前記電極層は、例えば、前記セル領域に位置し、前記複数のユニットセルのそれぞれの前記ゲート電極を含むゲート部と、前記配線領域に位置し、前記ゲート部に接続されたゲート接続部とを含み、前記第１開口部は前記複数のユニットセルのそれぞれに配置され、前記第１開口部内において、前記第１シリサイド電極は、前記炭化珪素半導体層における前記ソース領域および前記ボディ領域と電気的に接続されており、前記第２開口部は前記配線領域に配置され、前記第２開口部内において、前記第２シリサイド電極は、前記電極層の前記ゲート接続部と接していてもよい。
前記第１絶縁層のうち前記第２シリサイド電極の下方に位置する部分は、例えば、前記電極層の前記ゲート部の下方に位置する部分よりも厚くてもよい。
上記の炭化珪素半導体装置は、例えば、前記第２シリサイド電極の下方において、前記炭化珪素半導体層の前記表面に選択的に配置された第２導電型の他のボディ領域をさらに備えてもよい。
本開示の一態様の炭化珪素半導体装置の製造方法は、表面に炭化珪素半導体層が形成された基板を用意する工程と、前記炭化珪素半導体層上に第１絶縁層を介してポリシリコン膜を形成し、前記ポリシリコン膜をパターニングすることにより、電極層を形成する工程と、前記第１絶縁層および前記電極層を覆う第２絶縁層を形成する工程と、前記第２絶縁層および前記第１絶縁層に前記炭化珪素半導体層の一部を露出する第１開口部と、前記第２絶縁層に前記電極層の一部を露出する第２開口部とを形成する第１のエッチング工程と、前記第２開口部の周縁部において、前記電極層のうち前記第２絶縁層の下方に位置する部分を除去することにより、前記第２絶縁層に庇部を形成する第２のエッチング工程と、前記第２絶縁層上、前記第１開口部内および前記第２開口部内に、第１金属元素を含む金属膜を形成する工程であって、前記第２開口部内において、前記金属膜は、前記第２絶縁層の前記庇部によって、前記第２開口部の底面上に位置する第１部分と、前記第２開口部の側壁上に位置する第２部分とに分離される、金属膜形成工程と、前記基板に熱処理を行うことにより、前記第１開口部内において、前記金属膜と前記炭化珪素半導体層とを反応させて、前記第１金属元素のシリサイドを含む第１シリサイド電極を形成するとともに、前記第２開口部内において、前記金属膜の前記第１部分と前記電極層とを反応させて、前記第１金属元素のシリサイドを含む第２シリサイド電極を形成する、シリサイド化工程と、を包含する。
前記第１のエッチング工程は、例えば、前記第２絶縁層上に配置されたマスクを用いて、前記第２絶縁層および前記第１絶縁層の異方性エッチングを行うことによって、前記第１開口部および前記第２開口部を形成する工程であり、前記第２のエッチング工程は、例えば、前記第２開口部内に露出した前記電極層の前記一部の等方性エッチングを行う工程を含んでもよい。
前記第２のエッチング工程の後で、前記マスクを除去してもよい。
前記第１のエッチング工程と前記第２のエッチング工程との間に、前記マスクを除去してもよい。
前記第１のエッチング工程では、例えば、第１のエッチングガスを用いたドライエッチングを行い、前記第２のエッチング工程では、例えば、前記第１のエッチングガスとは異なる第２のエッチングガスを用いたドライエッチングを行い、前記第１のエッチング工程および前記第２のエッチング工程は、チャンバー内で、エッチングガスを切り替えることにより連続して行われてもよい。
前記シリサイド化工程における前記熱処理は、例えば、８００℃以上１０５０℃以下の温度で行われてもよい。
前記第１金属元素は、例えば、ＮｉまたはＴｉであってもよい。
（第１の実施形態）
以下、図面を参照しながら、本開示の炭化珪素半導体装置の実施形態を説明する。
図１は、本実施形態の炭化珪素半導体装置の一例を示す平面図であり、図２は、図１に示すＡ−Ａ’線における炭化珪素半導体装置の一例を示す断面図である。
炭化珪素半導体装置２０１は、基板１０１と、基板１０１の第１主面に位置する第１導電型の炭化珪素半導体層（ドリフト層）１０２とを備える。基板１０１は、例えば、第１導電型の炭化珪素基板である。基板１０１の第２主面にはドレイン電極１１０およびドレイン電極１１０上に配置された配線電極１１３が位置している。本実施形態では、第１導電型はｎ型であり、第２導電型はｐ型である。しかし、第１導電型がｐ型であり、第２導電型はｎ型であってもよい。
基板１０１は、活性領域と、終端領域とを含む。この例では、図１において、破線１２０で包囲された領域が活性領域、活性領域の周辺に、活性領域を囲むように配置された領域が終端領域である。活性領域は、複数のユニットセル１００ｕが配列されたセル領域１００Ｓを含んでいる。
炭化珪素半導体装置２０１は、また、炭化珪素半導体層１０２上に絶縁層１０７を介して配置された電極層１０８と、電極層１０８を覆う層間絶縁層１１１とを備える。電極層１０８は、各ユニットセル１００ｕのゲート電極１０８ｇを含んでいる。電極層１０８は、導電性のポリシリコンを含む。電極層１０８は、ポリシリコン層の単層膜であってもよいし、ポリシリコン層を上層として含む積層膜であってもよい。なお、本明細書では、電極層１０８と炭化珪素半導体層１０２との間に位置する絶縁層１０７を「第１絶縁層」、電極層１０８を覆う層間絶縁層１１１を「第２絶縁層」と呼ぶことがある。
層間絶縁層１１１の上には、上部ソース電極１１２および上部ゲート電極１１４（いずれも例えばＡｌ電極）が設けられている。上部ソース電極１１２および上部ゲート電極１１４は電気的に分離している。図１に示すように、上部ソース電極１１２はセル領域１００Ｓに配置されている。上部ゲート電極１１４はセル領域以外の領域１００Ｇに配置されている。上部ゲート電極１１４の一部は終端領域に位置していてもよい。本明細書では、上部ゲート電極１１４が配置された領域１００Ｇを「配線領域」と呼ぶ。上部ゲート電極１１４は、ゲートパッド部１１４ｐと、ゲートパッド部１１４ｐから延びるゲート上部配線部１１４ｈとを含んでいてもよい。ゲートパッド部１１４ｐは終端領域に配置されていてもよい。ゲート上部配線部１１４ｈは、活性領域の外周および／または活性領域を横切るように延びていてもよい。
複数のユニットセル１００ｕのそれぞれは、ＭＩＳＦＥＴとして機能し、互いに並列に接続されている。つまり、ユニットセル１００ｕにおいて、トランジスタが構成されており、炭化珪素半導体装置２０１は複数のトランジスタを含む。基板１０１の主面に垂直な方向からみて、複数のユニットセル１００ｕは、２次元に配列されている。
各ユニットセル１００ｕは、炭化珪素半導体層１０２の表面に選択的に形成された第２導電型の第１ボディ領域１０３と、第１ボディ領域１０３の表面に選択的に形成されたソース領域１０４と、炭化珪素半導体層１０２の上方に絶縁層１０７を介して配置されたゲート電極１０８ｇとを備えている。ゲート電極１０８ｇは、電極層１０８の一部である。図示していないが、炭化珪素半導体層１０２と絶縁層１０７との間にチャネル層として炭化珪素半導体エピタキシャル層が設けられていてもよい。
ソース領域１０４は、ドリフト層よりも高い濃度で第１導電型の不純物を含む。第１ボディ領域１０３への電気的接続のため、第１ボディ領域１０３よりも高い濃度で第２導電型の不純物を含む第２導電型のコンタクト領域１０５が、ソース領域１０４内であって、ソース領域１０４の下方で第１ボディ領域１０３と接する位置に設けられている。第１ボディ領域１０３、ソース領域１０４およびコンタクト領域１０５は、例えば、炭化珪素半導体層１０２に対して不純物を注入する工程と、炭化珪素半導体層１０２に注入された不純物を活性化させる高温熱処理（活性化アニール）工程とによって形成される。なお、コンタクト領域１０５を有していなくてもよい。
絶縁層１０７は、例えば、炭化珪素半導体層１０２の表面（チャネル層を形成する場合にはチャネル層の表面）を熱酸化することによって形成された熱酸化膜（ＳｉＯ2膜）である。この例では、活性領域および終端領域全体に亘って略同じ厚さで絶縁層１０７が設けられている。絶縁層１０７のうちゲート電極１０８ｇと炭化珪素半導体層１０２との間に位置する部分は、ゲート絶縁層として機能する。
電極層１０８は、セル領域１００Ｓから配線領域１００Ｇに延設されている。電極層１０８は、セル領域１００Ｓに位置するゲート部と、配線領域１００Ｇに位置するゲート接続部１０８ｃとを有する。ゲート部は、各ユニットセル１００ｕのゲート電極１０８ｇを含む。隣接するユニットセル１００ｕ間のゲート電極１０８ｇは互いに接続されていてもよい。例えば、電極層１０８のゲート部は、各ユニットセルのソースコンタクト部ＳＣを形成するための複数の開口を有する、網目構造の形状を有していてもよい。ゲート接続部１０８ｃは、配線領域１００Ｇにおいて、炭化珪素半導体層１０２上に絶縁層１０７を介して配置されている。ゲート接続部１０８ｃは、ゲート部から延びており、ゲート部に接続されている。電極１０８ｇおよびゲート接続部１０８ｃは電気的に分離している。
終端領域には、終端構造が設けられている。終端領域にはトランジスタとして動作するユニットセル１００ｕは設けられていない。終端構造は、炭化珪素半導体層１０２の表面に選択的に形成され、かつ、活性領域を囲む第２導電型の第２ボディ領域１１５を有している。第２ボディ領域１１５は、配線領域１００Ｇにおけるゲートコンタクト部ＧＣの下方に配置されていてもよい。図示していないが、第２ボディ領域１１５の内部に、第１ボディ領域１０３よりも高い濃度で第２導電型の不純物を含む第２コンタクト領域が形成されていてもよい。第２ボディ領域１１５は、深さ方向において、第１ボディ領域１０３と同じ不純物濃度プロファイルを有してもよい。同様に、第２コンタクト領域は、深さ方向において、コンタクト領域１０５と同じ不純物濃度プロファイルを有してもよい。つまり、第２ボディ領域１１５は第１ボディ領域１０３と同じ工程によって形成してもよく、第２コンタクト領域はコンタクト領域１０５と同じ工程によって形成してもよい。
炭化珪素半導体装置２０１は、また、上部ソース電極１１２と炭化珪素半導体層１０２の一部とを接続する複数のソースコンタクト部ＳＣと、上部ゲート電極１１４と電極層１０８の一部とを接続する少なくとも１つのゲートコンタクト部ＧＣとを有している。
各ソースコンタクト部ＳＣは、例えば、セル領域１００Ｓにおいて、対応するユニットセルに配置されている。各ソースコンタクト部ＳＣは、層間絶縁層１１１および絶縁層１０７に、炭化珪素半導体層１０２の一部を露出するように形成された第１開口部（ソースコンタクトホールともいう。）１３１を有する。第１開口部１３１内には、炭化珪素半導体層１０２の一部であるＳｉＣ領域と接する第１シリサイド電極（ソース電極ともいう。）１０９が配置されている。第１シリサイド電極１０９は、ＳｉＣ領域とオーミック接合を形成する。各第１シリサイド電極１０９は、例えば、対応するユニットセル１００ｕのソース領域１０４および第１ボディ領域１０３と電気的に接続されている。ここでは、第１開口部１３１内において、第１シリサイド電極１０９はソース領域１０４およびコンタクト領域１０５と接している。第１ボディ領域１０３は、コンタクト領域１０５を介して第１シリサイド電極１０９と電気的に接続される。
各ソースコンタクト部ＳＣでは、上部ソース電極１１２は、第１開口部１３１内で、第１シリサイド電極１０９と接している。上部ソース電極１１２は、第１シリサイド電極１０９を介して、対応するユニットセル１００ｕのソース領域１０４およびコンタクト領域１０５と電気的に接続されている。つまり、各ユニットセル１００ｕの第１シリサイド電極１０９は、上部ソース電極１１２に並列に接続されている。
ゲートコンタクト部ＧＣは、配線領域１００Ｇに配置されている。配線領域１００Ｇに、複数のゲートコンタクト部ＧＣが間隔を空けて配置されていてもよい。各ゲートコンタクト部ＧＣは、矩形であってもよいし、上部ゲート電極１１４に沿って延びるライン状であってもよい。ゲートコンタクト部ＧＣでは、層間絶縁層１１１に、電極層１０８の一部であるゲート接続部１０８ｃを露出するように第２開口部（ゲートコンタクトホールともいう。）１３２が形成されている。第２開口部１３２は、第２ボディ領域１１５の上方に位置していてもよい。第２開口部１３２内には、ゲート接続部１０８ｃの一部と接する第２シリサイド電極１２９が配置されている。
各ゲートコンタクト部ＧＣでは、上部ゲート電極１１４は、第２開口部１３２内で、第２シリサイド電極１２９と接している。上部ゲート電極１１４は、第２シリサイド電極１２０を介してゲート接続部１０８ｃと電気的に接続されている。これにより、各ユニットセルのゲート電極１０８ｇは上部ゲート電極１１４と電気的に接続される。
第１シリサイド電極１０９および第２シリサイド電極１２９は、いずれも、第１金属元素のシリサイドを含む。第１金属元素は、例えばＮｉまたはＴｉである。後述するように、本実施形態では、共通のシリサイド化工程で、第１シリサイド電極１０９および第２シリサイド電極１２９を形成できる。
本実施形態では、ゲートコンタクト部ＧＣにおいて、上部ゲート電極１１４と電極層１０８との間に、ポリシリコンよりも電気抵抗の低い第２シリサイド電極１２９が配置されている。このため、従来よりもコンタクト抵抗を低く抑えることができ、炭化珪素半導体装置２０１の動作速度を向上することができる。また、ゲートコンタクト部ＧＣに第２シリサイド電極１２９を配置することにより、上部ゲート電極１１４の金属（例えばＡｌ）が、ポリシリコン層を突き抜けて、絶縁層１０７または炭化珪素半導体層１０２まで拡散することを抑制できる。従って、信頼性を向上できる。
図３は、本実施形態におけるソースコンタクト部ＳＣおよびゲートコンタクト部ＧＣを示す拡大断面図である。図３以降では、図２と同様の構成要素には同じ参照符号を付している。また、重複する説明を適宜省略する。
図３に例示するように、絶縁層１０７は、ゲート絶縁層１０７ａと、ゲート絶縁層１０７ａよりも厚いフィールド絶縁層１０７ｂとを含んでもよい。ゲート絶縁層１０７ａは、少なくともセル領域１００Ｓに配置されている。フィールド絶縁層１０７ｂは、例えば、活性領域を包囲するように配置されている。フィールド絶縁層１０７ｂの一部は、複数のゲートコンタクト部ＧＣのうちの少なくとも一部のゲートコンタクト部ＧＣの下方に位置している。これにより、絶縁層１０７のうちゲートコンタクト部ＧＣにおいてゲート接続部１０８ｃの下方に位置する部分（すなわち絶縁層１０７のうち第２シリサイド電極１２９の下方に位置する部分）を、ゲート電極１０８ｇの下方に位置する部分よりも厚くできる。従って、上部ゲート電極１１４または第２シリサイド電極１２９の金属が炭化珪素半導体層１０２まで拡散することをより効果的に抑制できるので、信頼性をさらに向上できる。
各ユニットセル１００ｕにおけるソースコンタクト部ＳＣでは、層間絶縁層１１１およびゲート絶縁層１０７ａに形成された第１開口部１３１内に、ソース領域１０４およびコンタクト領域１０５と接するように第１シリサイド電極１０９が配置されている。第１シリサイド電極１０９は、第１開口部１３１の底面全体を覆っていてもよい。この例では、第１シリサイド電極１０９は、炭化珪素半導体層１０２のうち第１開口部１３１によって露出された部分上のみに形成されている。つまり、基板１０１の第１主面に垂直な断面において、第１シリサイド電極１０９の幅ｗ１と第１開口部１３１の幅ｗｓとは略等しい。
ゲートコンタクト部ＧＣでは、層間絶縁層１１１に形成された第２開口部１３２内に、ゲート接続部１０８ｃの一部と接するように第２シリサイド電極１２９が配置されている。第２シリサイド電極１２９は、第２開口部１３２の底面全体を覆っていてもよい。この例では、第２シリサイド電極１２９の端部は、第２開口部１３２の周縁部において、層間絶縁層１１１の下方に位置している。基板１０１の第１主面に垂直な断面において、第２シリサイド電極１２９の幅ｗ２は、第２開口部１３２の底面の幅ｗｇよりも大きい。例えば、第１主面の法線方向から見たとき、第２開口部１３２が矩形であれば、第２シリサイド電極１２９は、第２開口部１３２の底面よりも一回り大きい矩形の形状を有してもよい。また、第２開口部１３２がライン状であれば、第２シリサイド電極１２９は、第２開口部１３２よりも幅の広いライン形状を有してもよい。
この例では、第２シリサイド電極１２９は、ゲート接続部１０８ｃの上面の一部に配置されている。第２シリサイド電極１２９の下面および側面は、ゲート接続部１０８ｃと接している。第２シリサイド電極１２９と絶縁層１０７（ここではフィールド絶縁層１０７ｂ）との間にゲート接続部１０８ｃの一部が位置しているので、第２シリサイド電極１２９の第１金属元素（例えばＮｉ）が絶縁層１０７または炭化珪素半導体層１０２まで拡散することを抑制できる。ゲート接続部１０８ｃのうち第２シリサイド電極１２９と絶縁層１０７との間に位置する部分の厚さｔ１は、他の部分（第２シリサイド電極１２９の下方に位置しない部分）の厚さｔ２の１／３以上１未満であってもよい。
図示していないが、第２シリサイド電極１２９は、ゲート接続部１０８ｃの厚さ全体に亘って形成されていてもよい。この場合、第２シリサイド電極１２９の下面の少なくとも一部は絶縁層１０７と接する。なお、第２シリサイド電極１２９の下面全体が絶縁層１０７と接する場合でも、第２シリサイド電極１２９の側面はゲート接続部１０８ｃと接するので、電気的な接続を確保できる。
第２シリサイド電極１２９は、第２開口部１３２の内部およびその周縁部のみに配置されていてもよい。電極層１０８の表面のうち第２開口部１３２から十分離れた部分には金属シリサイドは形成されていなくてもよい。例えばゲート電極１０８ｇの表面には金属シリサイドは形成されていなくてもよい。
図３では、ゲートコンタクト部ＧＣの下方において、炭化珪素半導体層１０２に第２導電型の第２ボディ領域１１５が配置されているが、第２ボディ領域１１５が配置されておらず、第１導電型の領域であってもよい。例えば、ゲートコンタクト部ＧＣの下方にフィールド絶縁層１０７ｂが設けられている場合には、ゲート接続部１０８ｃと炭化珪素半導体層１０２との電気的距離が増加するため、炭化珪素半導体層１０２に第２導電型の領域を形成しなくてもよい。
＜炭化珪素半導体装置２０１の製造方法＞
以下、本実施形態の炭化珪素半導体装置２０１の製造方法の一例を説明する。
図４Ａ〜図４Ｈは、それぞれ、炭化珪素半導体装置２０１の製造方法を説明するための工程断面図であり、ソースコンタクト部ＳＣおよびゲートコンタクト部ＧＣを含む断面構造を示している。
まず、図４Ａに示すように、基板１０１上に炭化珪素半導体層１０２を形成し、続いて、炭化珪素半導体層１０２内に第１ボディ領域１０３、第２ボディ領域１１５、ソース領域１０４およびコンタクト領域１０５を形成する。
基板１０１として、例えば、低抵抗のｎ型４Ｈ−ＳｉＣオフカット基板を用いる。ｎ型の炭化珪素半導体層１０２は、基板１０１の主面上にエピタキシャル成長により形成する。炭化珪素半導体層１０２の不純物濃度および厚さは、それぞれ、例えば１×１０16ｃｍ-3および１０μｍであってもよい。第１ボディ領域１０３、第２ボディ領域１１５、ソース領域１０４およびコンタクト領域１０５は、例えば公知のイオン注入工程により形成される。第１ボディ領域１０３および第２ボディ領域１１５は、同じ注入マスクを用いて、第２導電型不純物イオン（例えばＡｌイオン）を炭化珪素半導体層１０２に注入することによって形成されてもよい。第１ボディ領域１０３は、セル領域１００Ｓにおいて、各ユニットセルに配置される。第１ボディ領域１０３および第２ボディ領域１１５の第２導電型不純物の濃度および深さは、例えば、２×１０19ｃｍ-3程度および０．５〜１．０μｍ程度であってもよい。ソース領域１０４は、第１導電型不純物として、例えば窒素イオンを炭化珪素半導体層１０２に注入することによって形成される。ソース領域１０４の不純物濃度のおよび深さは、例えば、約５×１０19ｃｍ-3および２５０ｎｍであってもよい。コンタクト領域１０５は、第１導電型不純物としてＡｌを炭化珪素半導体層１０２にイオン注入することによって形成される。コンタクト領域１０５の不純物濃度および深さは、例えば約１×１０20ｃｍおよび約４００ｎｍであってもよい。コンタクト領域１０５と同じイオン注入工程で、第２ボディ領域１１５内にも第２のコンタクト領域を形成してもよい。これらのイオン注入後に、炭化珪素半導体層１０２に注入された不純物を活性化させる高温熱処理を行う。高温熱処理は、活性化アニールとも呼ばれる。高温熱処理は、例えば、約１７００℃の温度で３０分程度行う。
この後、図示していないが、炭化珪素半導体層１０２上にチャネル層となる炭化珪素半導体エピタキシャル層を形成してもよい。
次いで、図４Ｂに示すように、炭化珪素半導体層１０２上にゲート絶縁層１０７ａを形成する。ゲート絶縁層１０７ａは、例えば炭化珪素半導体層１０２（またはチャネル層）の表面部分を犠牲酸化で除去した後、熱酸化工程を行うことによって形成され得る。ゲート絶縁層１０７ａの厚さは５０ｎｍ以上１００ｎｍ以下（例えば７０ｎｍ）であってもよい。
続いて、図４Ｃに示すように、炭化珪素半導体層１０２の表面の一部上に、ゲート絶縁層１０７ａよりも厚いフィールド絶縁層１０７ｂを形成する。ここでは、ゲートコンタクト部を形成する領域（以下、「ゲートコンタクト形成領域」）にもフィールド絶縁層１０７ｂを形成する。フィールド絶縁層１０７ｂは、例えば、ゲート絶縁層１０７ａの一部上にＳｉＯ2層をさらに堆積することで形成できる。フィールド絶縁層１０７ｂの厚さは、１００ｎｍ以上１０００ｎｍ以下であってもよい。このようにして、炭化珪素半導体層１０２上に、ゲート絶縁層１０７ａとフィールド絶縁層１０７ｂとを含む絶縁層１０７が形成される。なお、図４Ｃに示す工程を行わなくてもよい。この場合には、図４Ｂに示すゲート絶縁層１０７ａが絶縁層１０７となる。
この後、図４Ｄに示すように、電極層１０８および層間絶縁層１１１を形成する。ここでは、電極層１０８としてポリシリコン層を形成する。
電極層１０８は、ゲート絶縁層１０７ａおよびフィールド絶縁層１０７ｂ上に、ゲート電極用導電膜として、例えばリンを７×１０20ｃｍ-3程度ドーピングしたポリシリコン膜を堆積した後、これをパターニングすることで形成される。ポリシリコン膜の厚さは、例えば、３００ｎｍ以上１０００ｎｍ以下（例えば５００ｎｍ程度）である。電極層１０８は、セル領域１００Ｓから配線領域１００Ｇに延設されている。電極層１０８は、各ユニットセルのゲート電極１０８ｇとして機能するゲート部と、配線領域１００Ｇに位置するゲート接続部１０８ｃとを含む。ゲート部は、ソースコンタクト部ＳＣを形成するための複数の開口を有する、網目構造の形状を有していてもよい。隣接するユニットセル１００ｕ間のゲート電極１０８ｇは互いに接続されていてもよい。
層間絶縁層１１１は、例えばＣＶＤ法によって、ゲート電極１０８ｇ、ゲート接続部１０８ｃおよび絶縁層１０７を覆うように形成される。層間絶縁層１１１は、例えばＳｉＯ2層であってもよい。層間絶縁層１１１の厚さは、例えば１μｍである。
続いて、図４Ｅに示すように、層間絶縁層１１１上にレジスト膜を用いてマスク１３５を形成する。次いで、マスク１３５を用いて、層間絶縁層１１１およびゲート絶縁層１０７ａの異方性エッチングを行う。ここでは、エッチングガス（反応性ガス）として、ＣＨＦ3などのＣ、Ｈを含む混合ガスを用い、ドライエッチングを行う。これにより、層間絶縁層１１１およびゲート絶縁層１０７ａのうちマスク１３５の開口部で露出された部分が、主に垂直方向にエッチングされる。このようにして、各ユニットセル１００ｕに、ソース領域１０４の少なくとも一部およびコンタクト領域１０５の少なくとも一部を露出する第１開口部１３１を形成する。一方、ゲートコンタクト部形成領域では、層間絶縁層１１１に、ゲート接続部１０８ｃの表面の一部を露出する第２開口部１３２が形成される。第２開口部１３２内において、ゲート接続部１０８ｃの表面近傍も除去される場合がある（オーバーエッチング）。
この後、図４Ｆに示すように、ゲート接続部１０８ｃの等方性エッチングを行う。ここでは、エッチングガスとして、ＣＦ4とＯ2とを含む混合ガスなどのＣ、Ｆ、Ｏを含む混合ガスを用いて、ドライエッチングを行う。これにより、ゲート接続部１０８ｃの表面部分が垂直方向のみでなく横方向（基板１０１の第１主面に平行な方向）にもエッチングされる。この結果、ゲート接続部１０８ｃのうち層間絶縁層１１１の下方に位置する部分もエッチングされるので、第２開口部１３２の周縁部近傍において層間絶縁層１１１に庇部１１１ａが形成される。
庇部１１１ａの幅ｙ（すなわちゲート接続部１０８ｃが横方向にエッチングされた距離）は、特に限定しない。庇部１１１ａの幅ｙは、例えば、後で形成される金属膜の厚さの５／６以上であってもよい。これにより、庇部１１１ａによって、より確実に金属膜に段切れを生じさせることができる。ただし、庇部１１１ａの幅ｙが大きすぎると、第２開口部１３２内でゲート接続部１０８ｃが薄くなるので、金属膜と反応させるポリシリコン量が減少する。このため、庇部１１１ａの幅ｙは、例えば、ゲート接続部１０８ｃの厚さｔ２の１／５以下であってもよい。
本明細書では、図４Ｅに示す層間絶縁層１１１の異方性エッチングを行う工程を「第１のエッチング工程」、図４Ｆに示すゲート接続部１０８ｃの等方性エッチングを行う工程を「第２のエッチング工程」と呼ぶ。第１および第２のエッチング工程で使用するエッチングガスを、それぞれ、「第１のエッチングガス」および「第２のエッチングガス」と呼ぶ。
第１のエッチング工程と第２のエッチング工程とを、基板１０１をチャンバー内に設置した状態で、エッチングガスを切り替えることで、連続して行ってもよい。この場合、第１のエッチング工程で使用したマスク１３５を、第２のエッチング工程において、ゲート接続部１０８ｃの等方性エッチングにそのまま使用し、第２のエッチング工程の後、マスク１３５を除去してもよい。
なお、第２のエッチング工程では、ポリシリコン層であるゲート接続部１０８ｃとともに、第１開口部１３１で露出されたＳｉＣ領域も僅かにエッチングされることもある。図１１は、エッチングガスとして、ＣＦ4：５０ｓｃｃｍおよびＯ2：１０ｓｃｃｍを用いた場合の、ポリシリコンとＳｉＣとのエッチング量を比較するための図である。図１１から分かるように、ポリシリコンのエッチレートは、例えばＳｉＣのエッチレートの約２倍である。従って、第２のエッチング工程において、ゲート接続部１０８ｃの等方性エッチングを行う際に、第１開口部１３１内において炭化珪素半導体層１０２が等方性エッチングされたとしても、層間絶縁層１１１に、後述する工程で金属膜に段切れを生じさせるようなサイズの庇は形成されないと考えられる。
本実施形態におけるエッチング方法は上記方法に限定されない。例えば、第１のエッチング工程の後、マスク１３５を除去して、第２のエッチング工程では、層間絶縁層１１１をマスクとしてゲート接続部１０８ｃの等方性エッチングを行ってもよい。また、第２のエッチング工程をラジカルエッチングで行ってもよい。さらに、弗硝酸を用いたＳｉに対するウエットエッチング等により、庇部１１１ａを形成することも可能である。
次いで、図４Ｇに示すように、層間絶縁層１１１上、第１開口部１３１内および第２開口部１３２内に金属膜１３７を形成する。金属膜１３７は、例えばスパッタ法で形成され得る。このとき、層間絶縁層１１１の庇部１１１ａの側壁および下方には金属が堆積されないので、第２開口部１３２内において、金属膜１３７は、庇部１１１ａで段切れを生じ、第２開口部１３２の底面上に位置する第１部分ｍ１と、第２開口部１３２の側壁上に位置する第２部分ｍ２とに分離される。
金属膜１３７は、シリサイドを形成し得る金属を含んでいればよい。金属膜１３７の厚さは、例えば５０ｎｍ以上２００ｎｍ以下である。金属膜１３７として、Ｎｉ膜、Ｔｉ膜などが用いられ得る。Ｎｉは、ＴｉよりもＳｉとの反応速度が大きいので、シリサイドの異常成長が生じやすい。このため、Ｎｉ膜を用いると、シリサイドの異常成長の抑制効果がより顕著になる。金属膜１３７の形成方法は特に限定しないが、金属膜１３７は、第２開口部１３２の側壁上で他の部分よりも薄いことが好ましく、この観点から、バイアススパッタ、コリメーションスパッタなどが好適である。
金属膜１３７の第１部分ｍ１と第２部分ｍ２との距離は、第２開口部１３２の壁面の傾斜角度（テーパー角）、層間絶縁層１１１の庇の幅ｙ、金属膜１３７の厚さ、層間絶縁層１１１の厚さなどによって変わる。従って、ゲート接続部１０８ｃの等方性エッチングの条件、金属膜１３７の厚さなどを制御することで、第１部分ｍ１と第２部分ｍ２とを十分に離間させることが可能である。
また、第２開口部１３２において、ゲート接続部１０８ｃのテーパー角αは、例えば８０度以下、好ましくは７０度以下となるように、異方性エッチングの条件が設定されていることが好ましい。これにより、第２開口部１３２内で、金属膜１３７の断切れをより確実に生じさせることができる。
次いで、図４Ｈに示すように、不活性雰囲気中で、例えば８００℃以上１０５０℃以下（例えば９５０℃）の温度で、１分間の熱処理を行う。これにより、第１開口部１３１内では、金属膜１３７（ここではＮｉ膜）とＳｉＣとが反応し、Ｎｉ2Ｓｉで構成される第１シリサイド電極１０９が得られる。第２開口部１３２内では、金属膜１３７（ここではＮｉ膜）の第１部分ｍ１とポリシリコンとが反応し、ＮｉＳｉ2で構成される第２シリサイド電極１２９が得られる。第２部分ｍ２は、ポリシリコンから離間しているため、ポリシリコンとシリサイド化反応を生じない。この後、金属膜１３７のうちＳｉＣともポリシリコンとも反応しなかった未反応部分を除去する。
本実施形態では、第２開口部１３２内において、金属膜１３７が第１部分ｍ１と第２部分ｍ２とに分離されており、金属膜１３７のうち第１部分ｍ１がゲート接続部１０８ｃのポリシリコンと反応する。このように、ポリシリコンと反応するＮｉ量が制限されているため、シリサイドの異常成長が抑制される。
第２シリサイド電極１２９と第１シリサイド電極１０９とを同じシリサイド化工程で形成する場合、ポリシリコンはＳｉＣよりもＮｉと反応しやすく、また、ＮｉシリサイドにおけるＮｉに対するシリコンの比率も大きいことから、第２シリサイド電極１２９は第１シリサイド電極１０９よりも厚くなり得る。第１シリサイド電極１０９の厚さは、例えば１００ｎｍ以上４００ｎｍ以下、第２シリサイド電極１２９の厚さは、例えば１１０ｎｍ以上４４０ｎｍ以下である。ただし、金属膜１３７のうち第１部分ｍ１におけるＮｉ量が少ない場合には、第２シリサイド電極１２９の厚さは第１シリサイド電極１０９の厚さ以下になることもある。
この後、基板１０１の第１主面と反対側の第２主面にドレイン電極１１０を形成する。例えば基板１０１の第２主面全体にＮｉ膜を堆積し、上記と同様の熱処理を行うことによって、基板１０１の第２主面とＮｉ膜とを反応させ、Ｎｉシリサイドからなるドレイン電極１１０を形成してもよい。
続いて、層間絶縁層１１１上、第１開口部１３１内および第２開口部１３２内に、配線用金属膜として例えばＡｌ膜を堆積し、エッチングを行う。Ａｌ膜の厚さは例えば３μｍ程度であってもよい。これにより、上部ソース電極１１２および上部ゲート電極１１４を形成する。上部ソース電極１１２は、第１開口部１３１内で第１シリサイド電極１０９に電気的に接続される。上部ゲート電極１１４は、第２開口部１３２内で第２シリサイド電極１２９に電気的に接続される。このようにして、図３に示すソースコンタクト部ＳＣおよびゲートコンタクト部ＧＣが形成される。なお、ドレイン電極１１０の形成は、上部ソース電極１１２および上部ゲート電極１１４を形成した後に行ってもよい。
図示していないが、上部ソース電極１１２および上部ゲート電極１１４を覆うようにパッシベーション膜が形成される。パッシベーション膜は、上部ソース電極１１２および上部ゲート電極１１４の少なくとも一部（パッド領域ともいう）が露出するよう、パターニングされる。このようにして、炭化珪素半導体装置２０１が製造される。
上記方法では、層間絶縁層１１１の庇部１１１ａを利用して、ポリシリコンと第１金属元素とを高温で反応させることによって生じる金属シリサイドの異常成長を抑制できる。従って、製造工程を複雑にすることなく、ゲートコンタクト部ＧＣ内にも金属シリサイドが配置された炭化珪素半導体装置２０１を製造できる。また、ゲートコンタクト部ＧＣの第２開口部１３２とソースコンタクト部ＳＣの第１開口部１３１とを共通の工程で形成できるので、従来よりも製造工程数を低減できる。従って、低抵抗な炭化珪素半導体装置２０１をより低コストで製造できる。
＜実施例および比較例＞
本発明者は、ポリシリコン層の等方性エッチングの条件を異ならせて金属シリサイドを形成し、等方性エッチング条件と金属シリサイドの形状との関係を検討した。ここでは、金属シリサイドとして、Ｎｉシリサイドを形成した。また、比較のため、等方性エッチングを行わない場合の金属シリサイドの形状も調べた。以下、検討結果の一例を説明する。
・実施例１および２
図５Ａ〜図５Ｃ、および図６Ａ〜図６Ｃは、それぞれ、実施例１、実施例２におけるＮｉシリサイドの形成工程を模式的に示す拡大断面図である。
実施例１および２では、図４Ｄを参照しながら上述した方法により、基板上に、電極層としてポリシリコン層１５１、層間絶縁層としてＳｉＯ2層１５３を形成した。ポリシリコン層１５１の厚さを５００ｎｍ、ＳｉＯ2層１５３の厚さを１０００ｎｍとした。
次いで、異方性エッチングにより、ＳｉＯ2層１５３に、幅３μｍのライン状（またはリング状）の第２開口部１３２を形成した後、ポリシリコン層１５１に対して等方性エッチングを行った。等方性エッチングでは、エッチングガスとしてＣＦ4：５０ｓｃｃｍおよびＯ2：１０ｓｃｃｍを用い、エッチング時間を変えることでエッチング量を調整した。実施例１では、等方性エッチングのエッチング時間を１０秒とし、エッチング量は１００ｎｍであった。実施例２では、等方性エッチングのエッチング時間を２０秒とし、エッチング量は２５０ｎｍであった。エッチング量とエッチング時間との関係が１：１でないのは、異方性エッチングの際にポリシリコン表面にエッチングレートの遅い層が形成されるためである。
図５Ａおよび図６Ａは、それぞれ、実施例１および２における等方性エッチングを行った後のポリシリコン層１５１の断面形状の模式図である。実施例２では、実施例１よりもエッチング量が大きいため、ポリシリコン層１５１のうち第２開口部１３２によって露出された部分が薄くなった。また、実施例２では、ポリシリコン層１５１の横方向のエッチング量も大きくなることから、ＳｉＯ2層１５３の庇部１５３ａの幅が実施例１よりも大きくなった。
この後、図５Ｂおよび図６Ｂに示すように、第２開口部１３２内に金属膜としてＮｉ膜１５５を堆積させた。図７Ａおよび図８Ａは、それぞれ、図５Ｂおよび図６Ｂに示す断面のＳＥＭ像である。図７Ａおよび図８Ａでは、分かりやすさのため、各層の境界に破線を付している。
いずれの実施例でも、ＳｉＯ2層１５３の庇部１５３ａの近傍で、Ｎｉ膜１５５の断切れが確認された。Ｎｉ膜１５５は、第２開口部１３２の底部に位置する第１部分ｍ１と、第２開口部１３２の側壁に位置する第２部分ｍ２とに分離していた。実施例１では、実施例２よりも第１部分ｍ１と第２部分ｍ２との距離は大きくなった。
続いて、熱処理により、Ｎｉ膜１５５とポリシリコン層１５１とを反応させ、Ｎｉシリサイド１５７を形成した。ここでは、９５０℃で１分間の熱処理を行った。
図５Ｃおよび図６Ｃは、それぞれ、実施形態１および２におけるＮｉシリサイド１５７の断面形状の模式図である。図７Ｂおよび図８Ｂは、それぞれ、図５Ｃおよび図６Ｃに示すＮｉシリサイド１５７の断面のＳＥＭ像である。図７Ｂおよび図８Ｂでは、分かりやすさのため、各層の境界に破線を付している。
実施例１および２では、いずれも、Ｎｉシリサイド１５７の異常成長は見られなかった。また、Ｎｉシリサイド１５７は、第２開口部１３２の周縁においてＳｉＯ2層１５３の下方にも形成された。実施例１では、第２開口部１３２の底部に略均一な厚さでＮｉシリサイド１５７が形成されたが、実施例２では、Ｎｉシリサイド１５７の厚さにムラが見られた。実施例２では、Ｎｉ量に対するポリシリコン量が実施例１よりも少ないため、Ｎｉがポリシリコン層１５１のうちＳｉＯ2層１５３の下方に位置する部分に大きく侵食したからと考えられる。従って、例えば等方性エッチングの条件を異ならせることで、Ｎｉシリサイド１５７の形状、厚さなどを制御できることが確認された。
上記実施例１、２では、ＳｉＯ2層１５３にライン状の第２開口部１３２を形成したが、矩形の第２開口部１３２を形成しても同様の傾向が見られた。
実施例１および２では、ポリシリコン層１５１の厚さ全体に亘ってＮｉシリサイド１５７が形成された。なお、ポリシリコン層１５１およびＮｉ膜１５５の厚さ、熱処理条件などを調整することにより、ポリシリコン層１５１の表面部分のみにＮｉシリサイド１５７を形成し、Ｎｉシリサイド１５７の下方に所定の厚さでポリシリコンを残すことも可能である。これにより、Ｎｉの絶縁層１０７内への侵入を抑制できるので、絶縁層１０７の信頼性をさらに高めることができる。
・比較例
図９Ａおよび図９Ｂは、それぞれ、比較例のＮｉシリサイドの形成方法を説明するための拡大断面図である。
比較例では、ＳｉＯ2層１５３に異方性エッチングで矩形の第２開口部１３２を形成した後、ポリシリコン層１５１の等方性エッチングを行わずに、Ｎｉ膜１５５を形成した。図９Ａに示すように、比較例では、Ｎｉ膜１５５を第２開口部１３２内に堆積させると、Ｎｉ膜１５５に段切れは生じなかった。
この後、実施例１、２と同様の条件で熱処理を行い、Ｎｉシリサイド１５７を形成した。
図９Ｂは、比較例におけるＮｉシリサイド１５７の形状を示す模式的な断面図であり、図１０は、比較例のＮｉシリサイド１５７を示す表面ＳＥＭ像である。図示するように、比較例では、Ｎｉシリサイド１５７は、ＳｉＯ2層１５３の上にも形成されており、Ｎｉシリサイド１５７の異常成長が確認された。第２開口部１３２内にはポリシリコンは残存しなかった。また、第２開口部１３２内に、ポリシリコン層１５１の下地である絶縁層が露出していた。これらの現象が生じた理由は、以下のように推察される。
第２開口部１３２内のポリシリコンは、ＳｉＯ2層１５３の側壁および上部のＮｉと反応することができるので、ポリシリコン量に対してＮｉ量が過剰である。また、Ｎｉシリサイド反応の際には、Ｓｉ原子がＮｉ層に移動する現象が知られている。このため、ポリシリコン中のＳｉ原子は、ＳｉＯ2層１５３の側壁および上部のＮｉ層によって吸い上げられる形となる。この結果、第２開口部１３２内のポリシリコンが全てＳｉＯ2層１５３の側壁および上部のＮｉ層まで移動して、Ｎｉシリサイド１５７を形成したと考えられる。
これらの検討結果により、Ｎｉ膜１５５に故意に段切れを生じさせて、ポリシリコン層１５１と反応し得るＮｉ量を調整することで、Ｎｉシリサイド１５７の異常成長を抑制できることが分かる。従って、ゲートコンタクト部ＧＣにもＮｉシリサイドを配置させることが可能となり、ソースコンタクト部ＳＣとゲートコンタクト部ＧＣとを共通の工程で形成できる。
本実施形態における炭化珪素半導体装置は、上述したプレーナ構造の縦型ＭＩＳＦＥＴに限定されず、トレンチ構造の縦型ＭＩＳＦＥＴであってもよい。あるいは、炭化珪素半導体層と異なる導電型の炭化珪素基板を用いた絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）であってもよい。
本開示の炭化珪素半導体装置は、種々の用途の半導体装置およびそれを備えたインバータ回路等の種々の駆動装置に広く適用できる。例えば、車載用、産業機器用等の半導体装置に好適に用いることができる。
２０１ 炭化珪素半導体装置
１００Ｓ セル領域
１００Ｇ 配線領域
１００ｕ ユニットセル
１０１ 基板
１０２ 炭化珪素半導体層
１０３ 第１ボディ領域
１０４ ソース領域
１０５ コンタクト領域
１０７ 絶縁層（第１絶縁層）
１０７ａ ゲート絶縁層
１０７ｂ フィールド絶縁層
１０８ 電極層
１０８ｇ ゲート電極
１０８ｃ ゲート接続部
１０９ 第１シリサイド電極（ソース電極）
１１０ ドレイン電極
１１１ 層間絶縁層（第２絶縁層）
１１１ａ 庇部
１１２ 上部ソース電極
１１４ 上部ゲート電極
１１５ 第２ボディ領域
１２９ 第２シリサイド電極
１３１ 第１開口部
１３２ 第２開口部
ＳＣ ソースコンタクト部
ＧＣ ゲートコンタクト部

Claims (17)

  1. 第１主面を有する基板と、
    前記基板の前記第１主面上に配置された炭化珪素半導体層と、
    前記炭化珪素半導体層上に第１絶縁層を介して配置された、ポリシリコンを含む電極層と、
    前記炭化珪素半導体層および前記電極層を覆う第２絶縁層と、
    前記第１絶縁層および前記第２絶縁層に形成された第１開口部内に位置し、前記炭化珪素半導体層の一部とオーミック接合を形成する第１シリサイド電極と、
    前記第２絶縁層に形成された第２開口部内に位置し、前記電極層の一部と接する第２シリサイド電極と
    を備え、
    前記第１シリサイド電極および前記第２シリサイド電極は、いずれも、第１金属元素のシリサイドを含み、
    前記第２シリサイド電極の端部は、前記第２開口部の周縁部において前記第２絶縁層の下方に位置し、前記基板の前記第１主面に垂直な断面において、前記第２シリサイド電極の幅は、前記第２開口部の底面の幅よりも大きく、
    前記電極層のうち前記第２シリサイド電極と前記第１絶縁層との間に位置する部分の厚さｔ１は、前記電極層の他の部分の厚さｔ２の１／３以上１未満である、炭化珪素半導体装置。
  2. 前記第２シリサイド電極は、前記第２開口部の前記底面の全体を覆っている、請求項１に記載の炭化珪素半導体装置。
  3. 前記第２シリサイド電極は、前記第２開口部の内部およびその周縁部のみに配置されている、請求項１または２に記載の炭化珪素半導体装置。
  4. 前記第２シリサイド電極の下面は、前記電極層と接している、請求項１から３のいずれかに記載の炭化珪素半導体装置。
  5. 前記第２シリサイド電極は、前記第１シリサイド電極よりも厚い、請求項１から４のいずれかに記載の炭化珪素半導体装置。
  6. 前記第１金属元素はＮｉまたはＴｉである、請求項１から５のいずれかに記載の炭化珪素半導体装置。
  7. 前記第２絶縁層上および前記第１開口部内に配置され、前記第１開口部内で前記第１シリサイド電極と接する第１上部電極と、
    前記第２絶縁層上および前記第２開口部内に配置され、前記第２開口部内で前記第２シリサイド電極と接する第２上部電極と
    をさらに備える、請求項１から６のいずれかに記載の炭化珪素半導体装置。
  8. 前記基板は、前記第１上部電極が配置され、かつ、複数のユニットセルを含むセル領域と、前記第２上部電極が配置された配線領域とを有し、
    前記複数のユニットセルのそれぞれは、
    前記炭化珪素半導体層の表面に選択的に形成された第２導電型のボディ領域と、
    前記ボディ領域内に選択的に形成された第１導電型のソース領域と、
    前記炭化珪素半導体層上に、前記第１絶縁層を介して配置されたゲート電極と
    を備え、
    前記電極層は、前記セル領域に位置し、前記複数のユニットセルのそれぞれの前記ゲート電極を含むゲート部と、前記配線領域に位置し、前記ゲート部に接続されたゲート接続部とを含み、
    前記第１開口部は前記複数のユニットセルのそれぞれに配置され、前記第１開口部内において、前記第１シリサイド電極は、前記炭化珪素半導体層における前記ソース領域および前記ボディ領域と電気的に接続されており、
    前記第２開口部は前記配線領域に配置され、前記第２開口部内において、前記第２シリサイド電極は、前記電極層の前記ゲート接続部と接している、請求項７に記載の炭化珪素半導体装置。
  9. 前記第１絶縁層のうち前記第２シリサイド電極の下方に位置する部分は、前記電極層の前記ゲート部の下方に位置する部分よりも厚い、請求項８に記載の炭化珪素半導体装置。
  10. 前記第２シリサイド電極の下方において、前記炭化珪素半導体層の前記表面に選択的に配置された第２導電型の他のボディ領域をさらに備える、請求項８または９に記載の炭化珪素半導体装置。
  11. 表面に炭化珪素半導体層が形成された基板を用意する工程と、
    前記炭化珪素半導体層上に第１絶縁層を介してポリシリコン膜を形成し、前記ポリシリコン膜をパターニングすることにより、電極層を形成する工程と、
    前記第１絶縁層および前記電極層を覆う第２絶縁層を形成する工程と、
    前記第２絶縁層および前記第１絶縁層に前記炭化珪素半導体層の一部を露出する第１開口部と、前記第２絶縁層に前記電極層の一部を露出する第２開口部とを形成する第１のエッチング工程と、
    前記第２開口部の周縁部において、前記電極層のうち前記第２絶縁層の下方に位置する部分を除去することにより、前記第２絶縁層に庇部を形成する第２のエッチング工程と、
    前記第２絶縁層上、前記第１開口部内および前記第２開口部内に、第１金属元素を含む金属膜を形成する工程であって、前記第２開口部内において、前記金属膜は、前記第２絶縁層の前記庇部によって、前記第２開口部の底面上に位置する第１部分と、前記第２開口部の側壁上に位置する第２部分とに分離される、金属膜形成工程と、
    前記基板に熱処理を行うことにより、前記第１開口部内において、前記金属膜と前記炭化珪素半導体層とを反応させて、前記第１金属元素のシリサイドを含む第１シリサイド電極を形成するとともに、前記第２開口部内において、前記金属膜の前記第１部分と前記電極層とを反応させて、前記第１金属元素のシリサイドを含む第２シリサイド電極を形成する、シリサイド化工程と、
    を包含する、炭化珪素半導体装置の製造方法。
  12. 前記第１のエッチング工程は、前記第２絶縁層上に配置されたマスクを用いて、前記第２絶縁層および前記第１絶縁層の異方性エッチングを行うことによって、前記第１開口部および前記第２開口部を形成する工程であり、
    前記第２のエッチング工程は、前記第２開口部内に露出した前記電極層の前記一部の等方性エッチングを行う工程を含む、請求項１１に記載の炭化珪素半導体装置の製造方法。
  13. 前記第２のエッチング工程の後で、前記マスクを除去する、請求項１２に記載の炭化珪素半導体装置の製造方法。
  14. 前記第１のエッチング工程と前記第２のエッチング工程との間に、前記マスクを除去する、請求項１２に記載の炭化珪素半導体装置の製造方法。
  15. 前記第１のエッチング工程では、第１のエッチングガスを用いたドライエッチングを行い、
    前記第２のエッチング工程では、前記第１のエッチングガスとは異なる第２のエッチングガスを用いたドライエッチングを行い、
    前記第１のエッチング工程および前記第２のエッチング工程は、チャンバー内で、エッチングガスを切り替えることにより連続して行われる、請求項１１から１４のいずれかに記載の炭化珪素半導体装置の製造方法。
  16. 前記シリサイド化工程における前記熱処理は、８００℃以上１０５０℃以下の温度で行われる、請求項１１から１５のいずれかに記載の炭化珪素半導体装置の製造方法。
  17. 前記第１金属元素はＮｉまたはＴｉである、請求項１１から１６のいずれかに記載の炭化珪素半導体装置の製造方法。
JP2017164352A 2017-08-29 2017-08-29 炭化珪素半導体装置およびその製造方法 Active JP6861365B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017164352A JP6861365B2 (ja) 2017-08-29 2017-08-29 炭化珪素半導体装置およびその製造方法
US16/048,488 US10439027B2 (en) 2017-08-29 2018-07-30 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017164352A JP6861365B2 (ja) 2017-08-29 2017-08-29 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019041084A JP2019041084A (ja) 2019-03-14
JP6861365B2 true JP6861365B2 (ja) 2021-04-21

Family

ID=65435586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017164352A Active JP6861365B2 (ja) 2017-08-29 2017-08-29 炭化珪素半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10439027B2 (ja)
JP (1) JP6861365B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979936B (zh) * 2017-12-28 2021-07-09 无锡华润上华科技有限公司 一种集成半导体器件和电子装置
CN109980009B (zh) 2017-12-28 2020-11-03 无锡华润上华科技有限公司 一种半导体器件的制造方法和集成半导体器件
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2021197420A (ja) 2020-06-11 2021-12-27 富士電機株式会社 炭化珪素半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281447A (ja) * 1986-05-30 1987-12-07 Fujitsu Ltd 半導体装置
JPH03173125A (ja) * 1989-11-30 1991-07-26 Toshiba Corp 半導体装置の製造方法
KR0138308B1 (ko) * 1994-12-14 1998-06-01 김광호 층간접촉구조 및 그 방법
JP4032058B2 (ja) * 2004-07-06 2008-01-16 富士通株式会社 半導体装置および半導体装置の製造方法
JP2007019393A (ja) * 2005-07-11 2007-01-25 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ及びその製造方法
JP2007180577A (ja) * 2007-02-26 2007-07-12 Nissan Motor Co Ltd 炭化珪素半導体素子
JP4793293B2 (ja) 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
WO2009019837A1 (ja) * 2007-08-07 2009-02-12 Panasonic Corporation 炭化珪素半導体素子およびその製造方法
JP4690485B2 (ja) * 2007-10-24 2011-06-01 パナソニック株式会社 半導体素子の製造方法
IT1392577B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto
CN102334190B (zh) * 2009-04-30 2014-05-14 三菱电机株式会社 半导体装置及其制造方法
CN102576723B (zh) * 2009-10-23 2014-09-24 松下电器产业株式会社 半导体装置及其制造方法
JP6218423B2 (ja) 2013-04-25 2017-10-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2019041084A (ja) 2019-03-14
US10439027B2 (en) 2019-10-08
US20190067424A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
US11152501B2 (en) Semiconductor device
USRE48072E1 (en) Semiconductor device
US8754422B2 (en) Semiconductor device and process for production thereof
JP6617657B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP6861365B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2012032735A1 (ja) 半導体装置およびその製造方法
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
US10229969B2 (en) Power semiconductor device
JP7182850B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7054403B2 (ja) 半導体装置の製造方法
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
TWI702722B (zh) 半導體裝置及半導體裝置之製造方法
JP2022007788A (ja) 半導体装置
JP2014241426A (ja) 半導体装置
JP2009117412A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2024018105A (ja) 半導体装置及び半導体装置の製造方法
JP2008034449A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210311

R151 Written notification of patent or utility model registration

Ref document number: 6861365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151