JP2007180577A - 炭化珪素半導体素子 - Google Patents

炭化珪素半導体素子 Download PDF

Info

Publication number
JP2007180577A
JP2007180577A JP2007045082A JP2007045082A JP2007180577A JP 2007180577 A JP2007180577 A JP 2007180577A JP 2007045082 A JP2007045082 A JP 2007045082A JP 2007045082 A JP2007045082 A JP 2007045082A JP 2007180577 A JP2007180577 A JP 2007180577A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
silicon carbide
film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007045082A
Other languages
English (en)
Inventor
Norihiko Kiritani
範彦 桐谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2007045082A priority Critical patent/JP2007180577A/ja
Publication of JP2007180577A publication Critical patent/JP2007180577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクト・アニールや熱負荷によって電極と接触するコンタクトメタル原子が熱拡散し、絶縁膜の絶縁耐圧を劣化させることを防止し、高い歩留まりで形成できる炭化珪素半導体素子を提供する。
【解決手段】SiC基板1とエピタキシャル層2上にゲート絶縁膜7bを介して設けたゲート電極8bが、ゲート絶縁膜7bよりも厚い絶縁膜6上まで延在して形成され、厚い絶縁膜6上に延在されたゲート電極8bの一部上に開口されたコンタクトホール10bと、コンタクトホール10b内に形成され、熱処理によりゲート電極8bとオーミック・コンタクトを形成する電極膜11とを有し、電極膜11とゲート絶縁膜7bとを、熱処理によるゲート電極8b中の、電極膜11を構成する金属原子の拡散長より長い距離だけ離間させた構成。
【選択図】図1

Description

本発明は、炭化珪素半導体素子に関する。
近年、炭化珪素(以下SiCと記す)の熱的、化学的に安定な性質を利用した半導体素子の研究が盛んに行われている。炭化珪素半導体の結晶は六方晶のα型と、立方晶のβ型に大別され、2H、3C、4H、6H、15R等多くの多形が存在する。また、SiCはワイドバンドギャップ半導体のひとつであり、4Hタイプでは禁制帯幅が3.26eVであり、シリコンの約3倍大きく、このため電気的な耐圧特性に優れ、電力制御用素子等への応用が期待されている。
一方でエネルギーバンドギャップが大きいために生じる製造プロセス上の課題がある。その一つにオーミック・コンタクトの形成がある。現在、良好なオーミック・コンタクト形成プロセスは、コンタクトメタルをSiC基体表面に蒸着してそのままオーミック・コンタクトを得る所謂室温コンタクトと、蒸着後に熱処理を施してSiC基体との界面反応層を形成する方法(ポスト デポジション アニーリング(Post Deposition Annealing)法、以下PDA法と記す)に大別されている。
SiCデバイスの特徴である高温環境下での安定動作や、素子の微細化を進めるにあたって、コンタクトホールの開口にドライエッチングによる加工技術を活用すること、現在のところ熱処理を用いない室温コンタクト法ではp型SiCに対して良好なオーミック特性が得られないことなどを考慮すると、デバイスプロセスにおけるオーミック・コンタクト形成にはPDA法を用いる方法が設計・製造マージンを広げることができるという利点がある。
PDA法によるコンタクト形成で用いられる金属材料として代表的なものとしては、Ni、Ti、Pdなどがある。Niは900〜1000℃の熱処理でSiCとの金属間化合物(シリサイド)を形成してn型SiCに対して良好なオーミック・コンタクトが得られるだけでなく、p型に対してもオーミック性を示すので、SiCで作られるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、MESFET(Metal Semiconductor Field Effect Transistor)、JFET(Junction Field Effect Transistor)などの素子形成に広く用いられている。
超低損失スイッチングデバイスとして期待されるSiC縦型MOSFETに適用した例としては、例えば下記非特許文献1があり、ソース、pウエルコンタクト用材料としてNiを用い、コンタクト・アニール温度900℃で熱処理することによってオーミック・コンタクトを形成する方法が示されている。ゲート酸化膜(例えばSiO膜)は、一酸化窒素ガス(NOガス)を用いて形成し、反転型チャネルで高い電子移動度を得ている。ゲート電極には、シリコン半導体の製造プロセスでも広く用いられているリンを高濃度にドープしたPolySi(多結晶シリコン)が用いられている。これにより良好なMOSFETの静特性が得られることが示されている。
「R. Schorner et al., App1ied Physics Letters, Volume 80, Number 22,2002」。
シリコン半導体素子の製造プロセスでは、ゲート電極にPolySiを用い、Alなどの金属材料との接触で、室温で容易にオーミック・コンタクトを形成できることは良く知られている。PolySiへのオーミック・コンタクトだけを考慮するならば高温の熱処理は必要ないが、実際のSiC素子へのオーミック・コンタクト形成においては、高温の熱処理により金属とSiCとの反応層を形成するPDA法を用いることが望ましく、ましてMOSFETのようにp型領域への良好なオーミック・コンタクト形成も必要な場合であれば尚更である。
SiC縦型MOSFETの製造にあっては、少なくともSiC基板の片側の面に高濃度n型ソース領域であるnSiC、pウエルコンタクト領域であるpSiC、ゲート電極であるPolySiが形成され、夫々に対して良好なオーミック・コンタクトを形成することが必要である。そのため単純に上記3箇所に対して個別にコンタクトホールを開口し、夫々に最適な金属材料、熱処理の有無を含む製造方法を採用することも可能であるが、その場合、フォトリソグラフィ/エッチング工程、金属の蒸着工程あるいはこれに加わる熱処理工程などが増加し、製造コストの著しい増加とパターン設計上の制約を生じさせてしまう。
このような理由から、PolySi膜上のオーミック・コンタクト形成もn、pSiC上と同一の金属材料、同一のコンタクトホール形成プロセスで形成することが、フォトリソグラフィ/エッチング工程の回数を減らすことができ、製造コストの大幅な削減ができ、パターンレイアウト上の設計自由度も向上するので産業的に非常に有益であると考えられる。
しかしながら、このようなMOSFET製造プロセスを用いるにあたって、以下のような問題が発生することを本発明者は見出した。
従来のSiC−MOSキャパシタにおいては、PolySiからなる電極とその引き出し配線とを例えばNiを用いてコンタクトを取る際、そのコンタクトホールをゲート酸化膜上に設けていた。このMOSキャパシタのC−V或いはI−V特性を調べたところ、ゲート電極と基板との間で大きなリーク電流が観測され、ショートモードでのゲート酸化膜の絶縁耐圧不良が発生した。
この現象は次のように説明できる。
例えば厚さ約350nmのPolySi膜上に蒸着形成されたオーミック・コンタクト用メタルであるNiは、1000℃、2分のコンタクト・アニールによってPolySi膜中を熱拡散する。1000℃におけるSi中のNiの拡散定数:Dを2×10−9cm/秒とすると、2分間の熱処理でSi中を拡散する拡散長(Dt)1/2は約4.9μmとなるので、PoIySi表面に蒸着されていたNiは容易にPolySi/SiO界面に到達する。PolySi/SiO界面に到達したNiは熱処理の冷却過程で金属間化合物(シリサイド)を形成して析出する。このとき、析出物は酸化膜に食い込んで局所的に酸化膜を薄膜化するため、薄膜化した部分の酸化膜の実効的な電界が増大して酸化膜耐圧が低下すると考えられる。析出物が酸化膜を突き破るほど析出が激しい場合にはピンホールによるリーク電流不良となる。このような金属によるMOS構造の絶縁耐圧不良メカニズムについてはシリコン半導体製造プロセスで詳細に論じられている。
このように、SiC半導体材料を用いたMOS構造を有するデバイス製造において、MOS構造形成後にソース、ドレインあるいはpウエルコンタクト形成のための高温熱処理を伴う電極形成を行うプロセスにあっては、コンタクト・アニールによる金属不純物の拡散によりゲート酸化膜絶縁耐圧劣化が起こることが明らかとなった。
以上のように、従来、SiC半導体と金属配線とをオーム性接触させるために、金属配線とのコンタクト部分にNiなどの金属を蒸着した後で、熱処理する工程を採用している。Niなどの金属が熱処理されると、SiC半導体と反応してシリサイド化されるが、PolySi部分ではPolySi中を拡散して行って、絶縁膜に対して影響を与える問題があった。この問題点自体も従来知られておらず、本発明者が初めて見出したものである。
本発明は、このような問題点に鑑みてなされたもので、コンタクト・アニールや熱負荷によって電極と接触するコンタクトメタル原子が熱拡散し、絶縁膜の絶縁耐圧を劣化させることを防止し、高い歩留まりで形成できるSiCMOSデバイス等の炭化珪素半導体素子を提供するものである。
上記課題を解決するため、本発明は、炭化珪素半導体基体上に絶縁膜を介して設けた電極と金属配線とのコンタクト部と、絶縁膜との距離が、熱処理による電極中の、コンタクト部構成金属原子の拡散長より長い構成になっている。
本発明によれば、金属原子の熱拡散による絶縁膜の耐圧劣化を防止し、信頼性の高い炭化珪素半導体素子を提供することができる。
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本発明の実施の形態を図1、図2を使って説明する。図1では、本発明をSiC縦型MOSFETに適用した例である。
高濃度n型SiC基板1上に低濃度n型エピタキシャル層2(ドレイン領域として機能する)が形成されている。SiC結晶は多くの多形があるが、2H、4H、6H、3C、15Rなどいずれの多形を用いても構わない。また、基板表面の面方位についても、例えば4Hタイプで多くの研究がなされており、(0001)、(000−1)、(11−20)、(03−38)など何れを用いても以下同様の構成により製造が可能である。
図2は、図1のSiC−MOSFETと同一基板1上に形成したMOSキャパシタの断面構造を示している。
MOSキャパシタの構造及び製造について先に説明する。
図2に示すように、高濃度n型SiC基板1上に1×1016cm−3程度の不純物濃度を持つn型エピタキシャル層2が約10μm形成されている。このn型エピタキシャル層2の表面には、ゲート絶縁膜7cである厚さ約50nmのシリコン酸化膜と、シリコン酸化膜からなる厚さ約600nmのフィールド酸化膜である厚い絶縁膜6がそれぞれ所定の位置に形成されている。ゲート絶縁膜7cからフィールド酸化膜である厚い絶縁膜6にかけては、ゲート電位を制御するための高濃度n型PolySi膜が厚さ約350nm、LPCVD(Low Pressure Chemical Vapor Deposition)法によって蒸着され、フォトリソグラフィ/エッチングによりパターニングされて、ゲート電極8cを形成している。更にゲート電極8cを厚い層間絶縁膜9で覆っている。
PolySiからなるゲート電極8cの配線引出しのためのゲート電極8cへのオーミック・コンタクト形成は、ゲート絶縁膜7c直上の厚さ約350nmのゲート電極8cに対して層間絶縁膜のコンタクトホール10cをソース領域及びpウエル領域(図1を用いて後述)のコンタクトと同時に開口し、ソース領域及びpウエル領域のコンタクトと同じコンタクトメタル材、例えばNiを蒸着形成してAr雰囲気中で1000℃、2分の熱処理を加え、NiとPolySiとの反応層を形成した。この時、同一基板1上に形成されたMOSFET(図1を用いて後述)のソース領域、pウエル領域のコンタクト上にはNiとSiCとの反応層が形成されている。最後に、NiとPolySiとの反応層を介してから引き出し電極であるキャパシタ電極パッド12cをAlで形成し、MOSキャパシタが完成する。なお、本実施の形態においては、ゲート電極8c上のコンタクトホール10cをゲート絶縁膜7cの直上ではなく、フィールド酸化膜である厚い絶縁膜6上に延在して形成されたゲート電極8c上に開口している(詳細については図1を用いて後述)。
次に、MOSFETの構造及び製造について説明する。
n型エピタキシャル層2上にはリン、窒素などのイオン注入によって形成した高濃度n型領域であるソース領域5と、Al、ボロンなどのイオン注入によって形成されるp型領域であるpウエル領域3と、pウエル領域3の表面濃度を高くし、オーミック・コンタクトを得られやすくするための高濃度p型領域(pウエルコンタクト領域)4がそれぞれ形成されている。
ソース領域5とpウエル領域3との間隔で決まるチャネル領域上にはゲート絶縁膜7a、7bと、更にゲート絶縁膜7a、7bを介してゲート電極8a、8bが形成され、MOS構造を構成している。ゲート絶縁膜7a、7bは、SiCエピタキシャル層表面の熱酸化やCVD(Chemical Vapor Deposition)法によるシリコン酸化膜形成が多くの場合とられているが、SiON膜や他のCVD、スパッタ法による絶縁膜形成によっても形成できることは言うまでもない。図中では、ゲート絶縁膜7a、ゲート絶縁膜7b、ゲート電極8a、ゲート電極8bは別々に書かれているが、あくまで断面図であるためであり、例えばチャネル領域の形状を円形、六角形、四角形などの多角形として電気的に繋がった一体のゲート絶縁膜、ゲート電極膜としている。
SiCは熱酸化による酸化速度がシリコンに比べて非常に小さいので、フィールド酸化膜である厚い絶縁膜6は、例えば常圧CVD法などによりシリコン酸化膜を蒸着形成してフォトリソグラフィ/エッチング工程を経て形成されている。この厚い絶縁膜6上にはゲート電極8bが乗り上げるように形成される。SiCデバイスでは、その材料特性からドレイン電圧は一般に数百V以上の電圧が印加されるので、ゲートとドレイン間が定格電圧以下で容易に短絡しないように厚い絶縁膜6の膜厚が決定される。厚い絶縁膜6がシリコン酸化膜の場合、膜厚は1μm前後が適当であるが、当然のことながらこれらの値は周辺の構造にも強く依存するので一義に決められるものではない。
また、厚い絶縁膜6がゲート絶縁膜7a、7bと同質の材料である場合、本発明が従来技術の問題点とする金属原子の拡散に起因するゲート絶縁膜7a、7bの絶縁耐圧不良が起きないようにするためには、厚い絶縁膜6はゲート絶縁膜7a、7bの膜厚以上の膜厚が必要であることは言うまでもなく、厚い絶縁膜6をシリコン酸化膜で形成する場合、概ね0.3〜1.0μm厚程度の膜厚が用いられる。
ゲート電極8a、8bは常圧CVD法など300〜400℃程度の比較的低温で成膜可能な方法によって層間絶縁膜9によって覆われている。層間絶縁膜9としては、例えば厚さ1μm程度のPSG(Phospho Silicate G1ass)膜が用いられる。これによりゲート電極8a、8bとソース電極(ソース電極パッド12a)とを電気的に絶縁分離できる。
次に、層間絶縁膜9はソース領域5及びpウエルコンタクト領域4の上と、厚い絶縁膜6上でかつゲート電極8a、8b上の一部がフォトリソグラフィ/エッチングにより開口され、これを夫々コンタクトホール10a、コンタクトホール10bとする。
ゲート絶縁膜7bと厚い絶縁膜6との境界をA点とし、ゲート電極8bが厚い絶縁膜6上まで延在して形成され、厚い絶縁膜6上に開口されたコンタクトホール10bの縁部をA′点とし、A点からA′点までの距離dは以下のように決定する。
これまで述べてきたように、ゲート絶縁膜7bの耐圧劣化を引き起こす原因の一つは、コンタクトホール10b内に蒸着形成されたオーミック・コンタクトを形成する金属膜15の金属原子の熱によるシリコン中の拡散であるので、厳密にはこの電極膜11のパターンの縁からゲート絶縁膜7bまでの距離として規定するべきであるが、一般的に一つのコンタクトホール内部に金属膜をスパッタ法やEB蒸着法、抵抗加熱法などの方法によって蒸着する場合には、コンタクトホール底部に一様に当該金属膜が形成されると考えてよい。従って、ここではゲート絶縁膜7bとコンタクトホール10bのパターン外周までの最短距離として考えるものとする。
また、厳密にはMOSFET積層構造における厚さ方向の距離についても当該電極膜11が接するゲート電極8bの表面からゲート絶縁膜7b/ゲート電極8b界面までの距離も含めて考慮するのが望ましく、フィールド酸化膜である厚い絶縁膜6とゲート絶縁膜7との厚さの差によって生じる段差、及び、ゲート電極8bとするPolySi膜の膜厚も加えて同様の計算方法によりゲート絶縁膜7bとコンタクトホール10bのパターン外周までの最短距離を決定してもよい。
PolySiからなるゲート電極8a、8bへのコンタクトメタルとしては、Ti、Al、Ni、W、Mo、Pd、Cr、Pt、Fe、Cu、Taなどの材料から適宜選択してよい。また、必ずしもSiC基体上に形成されているソース領域5、pウエルコンタクト領域4上へのオーミック・コンタクトに用いるコンタクト材と同一材料でなくてもよい。更にはシリサイド膜など上記金属を含む合金なども用いる事ができる。
ここではNiをコンタクト材として用いる場合を一例として説明する。
厚さ約350nmのPolySiからなるゲート電極8b上に蒸着形成されたオーミック・コンタクト用メタルであるNiは、高温のコンタクト・アニールによってPolySi膜中を熱拡散する。コンタクト・アニールの熱処理条件については、所望のコンタクト抵抗が得られる条件を選べばよいが、Niを厚さ約50〜100nm程度蒸着する場合、本発明者らの実験結果によれば、概ね900〜1000℃の温度での5分以内の処理により良好なオーミック・コンタクトが形成できることがわかっている。ここでは計算の為にアニール条件を1000℃、2分としておく。
シリコン中の種々の金属の拡散係数については例えば図3(出典:柏木/服部著「シリコンウエーハ表面のクリーン化技術」168頁)に示す温度依存性のグラフを参考にできる。このグラフから読取った1000℃におけるSi中のNiの拡散係数:Dを2×10−9cm/秒とすると、2分間の熱処理でSi中を拡散する拡散長(Dt)1/2は約4.9μmとなる。従って、計算上は、ゲート絶縁膜7bと厚い絶縁膜6との境界A点と、ゲート電極8b上に開口されたコンタクトホール10b内に蒸着形成されたオーミック・コンタクトを形成する電極膜11のパターンの縁A′点との距離dを、少なくとも4.9μm以上となるようにレイアウト設計すれば耐圧劣化は防止可能である。
また、コンタクト・アニール以外の製造プロセスによる熱負荷を考慮することも重要である。例えばオーミック・コンタクト形成のための金属膜(ソース電極パッド12a、ゲート電極パッド12b)蒸着、縦型MOSFETのドレイン・コンタクトとなる基板1裏面への金属膜(ドレイン電極13)蒸着を、基板加熱を伴う高温蒸着や、最終保護膜となるポリイミド膜(図示省略)形成時のアニールの温度、時間も考慮してゲート電極8bへのオーミック・コンタクト用電極膜11の金属原子の熱による拡散長以上に前記距離dを設定すれば一層ゲート絶縁膜7bの耐圧劣化防止に効果がある。
以上のように、例えば少なくとも4.9μm以上の距離dを開けるようにコンタクトホール10bのレイアウトを設計しておき、フォトリソグラフィを行う。続いて、層間絶縁膜9を選択的にエッチングするドライエッチングやウエットエッチングなどの手法によりコンタクトホール10bを開口する。
このとき最終的に開口されたコンタクトホール10bの底部の位置と直近のゲート絶縁膜7bとの間隔が、ゲート絶縁膜7b耐圧劣化を引き起こさないために重要であるから、先に求めた距離dにこれらの製造ばらつき分を加えた設計をしておくことが必要である。なお、図2のMOSキャパシタにおいても、コンタクトホール10cとゲート絶縁膜7bとの距離も同様に設定されていることは言うまでもない。
次に、ソース領域5、pウエル領域3、ゲート電極8bに対するオーミック・コンタクト材となる金属材料を蒸着形成する。コンタクトホール10a、10bのエッチング直後にフォトレジスト膜をつけたまま、Niを厚さ約50〜100nm蒸着し、アセトンなどの溶剤中に浸してリフトオフし、コンタクトホール10a、10b底部のみにNiを残す方法がある。その後、1000℃、2分の熱処理(PDA)を行い、NiとSiC或いはPolySiとの金属間化合物からなる電極膜11が形成される。
次に、引き出し電極となるA1などの金属材料をコンタクトホール10a、10b内部にも埋め込まれるように蒸着形成し、パターニングしてゲート電極パンド12b、ソース電極パッド12aに分離形成する。
次に、製造工程途中で形成された余分な酸化膜、CVD膜などをエッチング或いは研削処理などによって適宜除去した後に、高濃度n型SiC基板1に良好なオーミック・コンタクトを形成できる金属膜を蒸着形成して、基板1裏面へのドレイン電極13を形成し、縦型MOSFETが完成する。素子の種類によりp型基板を用いる場合には勿論p型SiCにオーミック・コンタクトを形成するのに適当な金属材料、工法が用いられるのは言うまでもない。
上記のように、本実施の形態では、SiC基板1の上にゲート絶縁膜7bを介して設けたゲート電極8bを有し、ゲート電極8bとゲート電極パッド12bとのコンタクト部と、ゲート絶縁膜7bとを、熱処理によるゲート電極8b中の、コンタクト部を構成する金属原子の拡散長より長い距離だけ離間させた構成になっている。なお、図1のSiC基板1が、特許請求の範囲の請求項1の炭化珪素半導体基体に、ゲート電極8bが電極に、ゲート絶縁膜7bが絶縁膜に、ゲート電極パッド12bが金属配線に、電極膜11がコンタクト部に相当する。また、図2のゲート電極8cが電極に、ゲート絶縁膜7cが絶縁膜に相当する。このような構成により、コンタクト部の金属原子の熱拡散によるゲート絶縁膜7bの耐圧低下の問題を解決することができ、MOSデバイスを高い歩留りで製造することができ、信頼性の高いMOSデバイスを提供することができる。
また、前記コンタクト部が、ゲート絶縁膜7bの上以外の場所、例えば、フィールド酸化膜である厚い絶縁膜6上に配置されている構成になっている。このような構成により、同様にコンタクト部の金属原子の熱拡散によるゲート絶縁膜7bの耐圧低下の問題を解決することができる。
また、例えばMOS等の半導体−絶縁膜−金属構造のゲート絶縁膜7b上に設けたゲート電極8bが、ゲート絶縁膜7bよりも厚い絶縁膜6上まで延在して形成され、厚い絶縁膜6上に延在されたゲート電極8bの一部上に開口されたコンタクトホール10bと、コンタクトホール10b内に形成され、熱処理によりゲート電極8bとオーミック・コンタクトを形成するゲート電極パッド12b配線用の電極膜11とを有し、炭化珪素半導体を基体とする炭化珪素半導体素子において、電極膜11とゲート絶縁膜7bとを、熱処理による或いは半導体−絶縁膜−半導体構造形成後の製造工程における熱負荷によるゲート電極8b中の、電極膜11を構成する金属原子の拡散長より長い距離だけ離間させた構成になっている。なお、図1の厚い絶縁膜6が、請求項4、5の第2の絶縁膜に、SiC基板1とエピタキシャル層2が基体に相当する。このような構成により、同様にコンタクト部の金属原子の熱拡散によるゲート絶縁膜7bの耐圧低下の問題を解決することができる。
また、コンタクト部または電極膜11が、Ni、Ti、Cr、Pt、Al、Pd、Fe、Cu、Mo、W、Taのいずれかの原子を含む構成になっている。このような構成により、同様にコンタクト部のこれらの金属原子の熱拡散によるゲート絶縁膜7bの耐圧低下の問題を解決することができる。
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば本実施の形態においては縦型MOSFETを例に説明したが、MOSFETのドレインをソース、ゲートと同一の基板表面に形成する横型のMOSFETにも勿論適用できる。また、所謂パワー素子だけでなくMOS構造を有する素子であれば、センサー素子などであっても、いずれも本発明の手法を適用できることはいうまでもない。
本発明の実施の形態のMOSFETを示す断面図である。 本発明の実施の形態のMOSキャパシタを示す断面図である。 本発明に関わるシリコン中の金属の拡散係数を示す図である。
符号の説明
1…高濃度n型SiC基板
2…低濃度n型エピタキシャル層
3…Pウエル領域
4…高濃度p型領域(pウエルコンタクト領域)
5…ソース領域
6…厚い絶縁膜(フィールド酸化膜)
7a、7b、7c…ゲート絶縁膜
8a、8b、8c…ゲート電極
9…層間絶縁膜
10a、10b、10c…コンタクトホール
11…電極膜
12a…ソース電極パッド
12b…ゲート電極パッド
13…ドレイン電極

Claims (6)

  1. 炭化珪素半導体基体の上に絶縁膜を介して設けた電極を有する炭化珪素半導体素子において、
    前記電極と金属配線とのコンタクト部と、前記絶縁膜とを、熱処理による前記電極中の、前記コンタクト部を構成する金属原子の拡散長より長い距離だけ離間させたことを特徴とする炭化珪素半導体素子。
  2. 炭化珪素半導体基体の上にゲート絶縁膜を介して設けたゲート電極を有する炭化珪素半導体素子において、
    前記ゲート電極と金属配線とのコンタクト部が、前記ゲート絶縁膜の上以外の場所に配置されていることを特徴とする炭化珪素半導体素子。
  3. 炭化珪素半導体基体の上にゲート絶縁膜を介して設けたゲート電極を有する炭化珪素半導体素子において、
    前記ゲート電極と金属配線とのコンタクト部が、前記ゲート絶縁膜の上以外のフィールド酸化膜上に配置されていることを特徴とする炭化珪素半導体素子。
  4. 半導体−絶縁膜−金属構造のゲート絶縁膜上に設けたゲート電極が、前記ゲート絶縁膜よりも厚い第2の絶縁膜上まで延在して形成され、
    前記第2の絶縁膜上に延在された前記ゲート電極の一部上に開口されたコンタクトホールと、
    前記コンタクトホール内に形成され、熱処理により前記ゲート電極とオーミック・コンタクトを形成する前記ゲート電極引き出し配線用の電極膜とを有し、
    炭化珪素半導体を基体とする炭化珪素半導体素子において、
    前記電極膜と前記ゲート絶縁膜とを、前記熱処理による前記ゲート電極中の、前記電極膜を構成する金属原子の拡散長より長い距離だけ離間させたことを特徴とする炭化珪素半導体素子。
  5. 半導体−絶縁膜−金属構造のゲート絶縁膜上に設けたゲート電極が、前記ゲート絶縁膜よりも厚い第2の絶縁膜上まで延在して形成され、
    前記第2の絶縁膜上に延在された前記ゲート電極の一部上に開口されたコンタクトホールと、
    前記コンタクトホール内に形成され、熱処理により前記ゲート電極とオーミック・コンタクトを形成する前記ゲート電極引き出し配線用の電極膜とを有し、
    炭化珪素半導体を基体とする炭化珪素半導体素子において、
    前記電極膜と前記ゲート絶縁膜とを、半導体−絶縁膜−半導体構造形成後の製造工程における熱負荷による前記ゲート電極中の、前記電極膜を構成する金属原子の拡散長より長い距離だけ離間させたことを特徴とする炭化珪素半導体素子。
  6. 前記コンタクト部または前記電極膜が、Ni、Ti、Cr、Pt、Al、Pd、Fe、Cu、Mo、W、Taのいずれかの原子を含むことを特徴とする請求項1、2、3、4または5記載の炭化珪素半導体素子。
JP2007045082A 2007-02-26 2007-02-26 炭化珪素半導体素子 Pending JP2007180577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007045082A JP2007180577A (ja) 2007-02-26 2007-02-26 炭化珪素半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007045082A JP2007180577A (ja) 2007-02-26 2007-02-26 炭化珪素半導体素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003079371A Division JP3952978B2 (ja) 2003-03-24 2003-03-24 炭化珪素半導体素子

Publications (1)

Publication Number Publication Date
JP2007180577A true JP2007180577A (ja) 2007-07-12

Family

ID=38305363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045082A Pending JP2007180577A (ja) 2007-02-26 2007-02-26 炭化珪素半導体素子

Country Status (1)

Country Link
JP (1) JP2007180577A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041084A (ja) * 2017-08-29 2019-03-14 パナソニックIpマネジメント株式会社 炭化珪素半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346477A (ja) * 1991-05-24 1992-12-02 Hitachi Ltd 半導体装置
JPH08274321A (ja) * 1995-03-31 1996-10-18 Rohm Co Ltd 半導体装置
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003069016A (ja) * 2001-08-29 2003-03-07 Denso Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346477A (ja) * 1991-05-24 1992-12-02 Hitachi Ltd 半導体装置
JPH08274321A (ja) * 1995-03-31 1996-10-18 Rohm Co Ltd 半導体装置
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003069016A (ja) * 2001-08-29 2003-03-07 Denso Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041084A (ja) * 2017-08-29 2019-03-14 パナソニックIpマネジメント株式会社 炭化珪素半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4858791B2 (ja) 半導体装置およびその製造方法
US7829416B2 (en) Silicon carbide semiconductor device and method for producing the same
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5883563B2 (ja) 半導体装置の製造方法
JP5954856B2 (ja) 縦チャネル型ノーマリオフ型パワーjfetの製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
EP1434272B1 (en) Production method for semiconductor device
JP4965576B2 (ja) 半導体装置及びその製造方法
JP4802542B2 (ja) 炭化珪素半導体装置
JP2010238738A (ja) 半導体装置および半導体装置の製造方法
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5171363B2 (ja) 半導体装置の製造方法
JP3952978B2 (ja) 炭化珪素半導体素子
JP2012160485A (ja) 半導体装置とその製造方法
US9570601B2 (en) Semiconductor device and method of manufacturing the same
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2015001863A1 (ja) 炭化珪素半導体装置の製造方法
JP4013842B2 (ja) 炭化珪素半導体装置の製造方法
JP2007180577A (ja) 炭化珪素半導体素子
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP5033316B2 (ja) 半導体装置の製造方法
JP2015070192A (ja) 半導体装置の製造方法、半導体装置
JP2017168681A (ja) 半導体装置および半導体装置の製造方法
JP5091063B2 (ja) 半導体装置の製造方法
JP6724444B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120117