JP3888330B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3888330B2 JP3888330B2 JP2003118490A JP2003118490A JP3888330B2 JP 3888330 B2 JP3888330 B2 JP 3888330B2 JP 2003118490 A JP2003118490 A JP 2003118490A JP 2003118490 A JP2003118490 A JP 2003118490A JP 3888330 B2 JP3888330 B2 JP 3888330B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- contact hole
- metal
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 70
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 106
- 239000000758 substrate Substances 0.000 claims description 59
- 229910052759 nickel Inorganic materials 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 27
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 47
- 239000010409 thin film Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 25
- 239000000243 solution Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 238000001459 lithography Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体装置の製造方法に関する。
【０００２】
【従来の技術】
炭化珪素は、シリコン単体と比較して耐圧特性等が優れている。このため、消費電力の大きなパワートランジスタ等を備える半導体装置を、炭化珪素からなる半導体基板を用いた炭化珪素半導体装置として構成することも提案されている。
【０００３】
また、こうした炭化珪素半導体装置にあって、炭化珪素からなる半導体基板の表面とのコンタクトをとる際、同表面に電極としてニッケル（Ｎｉ）を形成することも提案されている。すなわち、ニッケルは炭化珪素からなる半導体基板の表面とオーミック接触させることができるため、ニッケルを用いることでコンタクト部分の抵抗を低減することが可能となる。
【０００４】
ただし、炭化珪素からなる半導体基板上に酸化膜を形成した後、同酸化膜にコンタクトホールを形成して該コンタクトホールにニッケルを充填する際には、酸化膜の上面にもニッケル薄膜が形成されることとなる。そして、この酸化膜上に形成されたニッケル薄膜は剥がれやすいため、当該炭化珪素半導体装置の信頼性の低下を招くおそれがある。
【０００５】
そこで従来は、例えば下記特許文献１に見られるように、リソグラフィ技術を用いて酸化膜上のニッケル薄膜をエッチング除去することも提案されている。しかし、リソグラフィ工程において形成されるマスクにはずれが生じることがあるため、コンタクトホール部のみにニッケル薄膜を適切に残すことが困難である。すなわち、この場合、リソグラフィ工程に続くエッチング工程においてオーバーエッチングがなされると、コンタクトホール内のニッケル薄膜がエッチングされるため、コンタクト面積が減少しコンタクト抵抗が増加する。一方、アンダーエッチングがなされると酸化膜上にニッケルが残ることとなる。
【０００６】
そこで下記特許文献２では、ニッケル薄膜の成膜後、熱処理を施すことで、炭化珪素からなる半導体基板の表面と接触する部分について自己整合的に炭化珪素とニッケルとを化合させることも提案されている。
【０００７】
【特許文献１】
特開平１０−１２５６２０号公報
【特許文献２】
特開２０００−１２８４６号公報
【０００８】
【発明が解決しようとする課題】
上記のようにニッケル薄膜を成膜した後に熱処理を施すことで、リソグラフィ技術を用いることを回避することができるため、同リソグラフィ技術に起因するマスクずれやエッチングの制御性の問題を回避することはできる。しかし、この場合、上記特許文献２に指摘されているように、ニッケル薄膜が後の工程においてパーティクルとなるという問題がある。実際、上記熱処理によってコンタクトホール部のニッケル薄膜を炭化珪素からなる半導体基板と化合させた後、超音波洗浄を行うなどして炭化珪素と化合しないニッケル薄膜を除去する場合には、酸化膜上にニッケル薄膜が残留することが発明者らによって確認されている。
【０００９】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、コンタクトホール内に電極をより適切に形成することのできる炭化珪素半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
こうした目的を達成すべく、請求項１記載の炭化珪素半導体装置の製造方法では、前記コンタクトホール内及び前記絶縁膜上にニッケルを含有する金属を成膜する工程と、前記半導体基板に熱処理を施すことで前記金属を成膜する工程によって前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを化合させる工程と、前記金属を成膜する工程によって前記絶縁膜上に成膜された金属をリン酸、硝酸、酢酸のいずれかを含むエッチング液によって除去する工程とを有する。
【００１１】
上記製造方法では、コンタクトホール内の金属と同コンタクトホールの下方の半導体基板の表面とを化合させた後、同金属を溶解させるエッチング液によって絶縁膜上の金属を除去する。この際、コンタクトホール内の金属は炭化珪素との化合物となっているために溶解されない。したがって、コンタクトホール内に電極を自己整合的且つより適切に形成することができる。
【００１２】
なお、請求項１記載の炭化珪素半導体装置の製造方法は、請求項２記載の炭化珪素半導体装置の製造方法によるように、前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを化合させる工程を、前記半導体基板に９００℃以上の熱処理を施す工程としてもよい。
【００１３】
これにより、金属と半導体基板の表面とを好適に化合させることができる。
また、請求項３記載の炭化珪素半導体装置の製造方法では、前記コンタクトホール内及び前記絶縁膜上にニッケルを含有する金属を成膜する工程と、前記金属を成膜する工程によって前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを前記半導体基板に９００℃以上の熱処理を施すことで化合させる工程と、前記金属を成膜する工程によって前記絶縁膜上に成膜された金属を硫酸を含むエッチング液によって除去する工程とを有する。
【００１４】
また、請求項４記載の炭化珪素半導体装置の製造方法では、前記エッチング液として、硫酸と過酸化水素水との混合液を用いる。
このように硫酸と過酸化水素水との混合液を用いることで、ニッケルのエッチング除去に際してのエッチングレートを好適に確保することができる。
【００１５】
また、請求項５記載の炭化珪素半導体装置の製造方法では、前記絶縁膜上に成膜された金属を前記エッチング液によって除去する工程の後、前記絶縁膜の上面をエッチングする工程を更に有する。
【００１６】
金属を熱処理する際には、絶縁物上面においても同金属との化合物が形成されることがある。
この点、上記製造方法によれば、絶縁膜上の金属をエッチング液によって除去する工程の後、絶縁膜の上面をエッチングすることで、同絶縁膜の表面の状態を整えることができる。
【００１７】
なお、請求項１〜５のいずれかに記載の炭化珪素半導体装置の製造方法は、請求項６記載の炭化珪素半導体装置の製造方法によるように、前記金属としてニッケル単体を用いるようにしてもよい。
【００１８】
これにより、炭化珪素からなる半導体基板のうちコンタクトホール部分に形成される電極を低抵抗にて簡易に形成することができるようになる。
【００１９】
【発明の実施の形態】
以下、本発明にかかる炭化珪素半導体装置の製造方法の一実施形態を図面を参照しつつ説明する。
【００２０】
本実施形態において製造対象とされる炭化珪素半導体装置は、プレーナ型ＭＯＳ（metal oxide semiconductor）トランジスタを備えている。同炭化珪素半導体装置は、インバータや車両用オイルネータのレクチファイヤに適用される。
【００２１】
まず、図１に基づいて、本実施形態にかかる炭化珪素半導体装置の製造方法の原理について説明する。
ここでは、まず図１（ａ）に示すように、炭化珪素からなる半導体基板１に、絶縁膜２を形成する。更に、絶縁膜２にコンタクトホール３を開口することで、半導体基板１の上面の一部を露出させる。そして、半導体基板１の上方にニッケル（Ｎｉ）４′を成膜する。
【００２２】
続いて、図１（ｂ）に示すように、半導体基板１に熱処理を施す。これにより、ニッケル４′のうち、半導体基板１と接触している部分が炭化珪素とニッケルとの化合物である合金層４となる。
【００２３】
更に、図１（ｃ）に示すように、ニッケルを溶解させるエッチング液によって絶縁膜上のニッケル４′を選択的に除去する。ここでは、コンタクトホール３によって露出された半導体基板１上のニッケルは合金層４となっているため、エッチング液によって溶解されない。
【００２４】
このようにコンタクトホール３以外の部分に成膜されたニッケル４′は好適に除去される反面、コンタクトホール３内の合金層４は炭化珪素との化合物となっているために溶解にない。したがって、コンタクトホール３内に電極をより適切に形成することができる。
【００２５】
ここで、本実施形態にかかる炭化珪素半導体装置の製造工程について説明する。
まず、図２（ａ）に示すように、ｎ+型炭化珪素基板１１とｎ-型ドリフト層１２とからなる基板を用意する。ここで、ｎ+型炭化珪素基板１１は、ｎ型の導電型を有し４Ｈ―ＳｉＣ又は６Ｈ―ＳｉＣ又は３Ｃ−ＳｉＣからなる。このｎ+型炭化珪素基板１１は、膜厚が例えば「４００μｍ」であり、主表面１１ａが（０００１）Ｓｉ面、又は、（１１２０）Ａ面である。そして、上記ｎ-型ドリフト層１２は、ｎ+型炭化珪素基板１１の上（主表面１１ａ）にエピタキシャル成長によって、例えば膜厚「５μｍ」にて形成されたものである。このｎ-型ドリフト層１２は、下地の基板であるｎ+型炭化珪素基板１１と同様の結晶構造（４Ｈ―ＳｉＣ又は６Ｈ―ＳｉＣ又は３Ｃ−ＳｉＣ）を有するとともに、ｎ型の導電型を有する。
【００２６】
そして、図２（ｂ）に示すように、ｎ-型ドリフト層１２の上の所定領域にＬＴＯ（low temperature oxide）からなるマスク３０をパターン形成し、アルミニウム（Ａｌ）をイオン注入して、ｎ-型ドリフト層１２の表層部にｐ型の導電型を有するベース領域１３を形成する。このときのイオン注入条件は、例えば、温度「７００℃」、ドーズ量「１×１０16ｃｍ-2」である。
【００２７】
更に、マスク３０を除去した後、図２（ｃ）に示すように、ｎ-型ドリフト層１２およびベース領域１３の上にｎ型のチャネル層１５をエピタキシャル成長させる。このときの成長条件は、例えば、ソースガスとしてＳｉＨ4，Ｃ3Ｈ8，Ｈ2を用い、成長温度を「１６００℃」とする。なお、このチャネル層１５は、下地層であるｎ-型ドリフト層１２と同様の結晶構造（４Ｈ―ＳｉＣ又は６Ｈ―ＳｉＣ又は３Ｃ−ＳｉＣ）を有する。
【００２８】
こうしてｎ+型炭化珪素基板１１とｎ-型ドリフト層１２とチャネル層１５とを備える半導体基板１０が形成されると、図２（ｄ）に示すように、半導体基板１０上にＬＴＯを成膜し、更にこれをパターニングすることでマスク３１を形成する。そして、このマスク３１の上方からアルミニウム（Ａｌ）をイオン注入することで、半導体基板１０の表面のうち、各トランジスタの端部にｐ+コンタクト領域１６を形成する。
【００２９】
引き続き、図３（ａ）に示すように、半導体基板１０のうちｐ+コンタクト領域１６に隣接する領域の上方を開口させたＬＴＯからなるマスク３２を形成する。そして、マスク３２上から窒素（Ｎ）をイオン注入して、ベース領域１３の表層部にｎ+型ソース領域１７を形成する。このときのイオン注入条件は、例えば、温度「７００℃」、ドーズ量「１×１０16ｃｍ-2」である。
【００３０】
そして、マスク３２を除去した後、図３（ｂ）に示すように、半導体基板１０の上面を熱酸化処理することで、ゲート絶縁膜２０を形成する。このとき、雰囲気温度は例えば「１０８０℃」とする。
【００３１】
その後、図３（ｃ）に示すように、ゲート絶縁膜２０の上にｐ型の導電型を有するポリシリコンからなるゲート電極２１を形成する。続いて図３（ｄ）に示すように、ゲート電極２１及びゲート絶縁膜２０上をＬＴＯからなる層間絶縁膜２２で覆う。
【００３２】
次に、図４（ａ）に示すように、ｐ+コンタクト領域１６及びｎ+型ソース領域１７とコンタクトをとるべく、リソグラフィ技術を用いて層間絶縁膜２２及びゲート絶縁膜２０を開口することでコンタクトホールＣを形成する。
【００３３】
更に、図４（ｂ）に示すように、コンタクトホールＣによって露出された半導体基板１０の表面のうちのｐ+コンタクト領域１６上にアルミニウム薄膜２３を例えば膜厚「１００ｎｍ」にて形成する。このアルミニウム薄膜２３の形成は、例えば上記特許文献２に示されるようにして行えばよい。
【００３４】
次に、図４（ｃ）に示すように、半導体基板１０の表面にニッケル薄膜２４′を、また半導体基板１０の裏面にニッケル薄膜２５′をそれぞれ例えば膜厚「５００ｎｍ」にて成膜する。
【００３５】
更に、図４（ｄ）に示すように、半導体基板１０に対し所定温度（例えば「１０００℃」）で所定時間（例えば「１０分」）のアニール処理を行う。これにより、半導体基板１０の裏面のニッケル薄膜２５′は、ニッケルとＳｉＣとの合金層２５となり、また、半導体基板１０の表面のうちコンタクトホールＣによって露出された部分のニッケル薄膜２４′は、ニッケルとＳｉＣとの合金層２４となる。ただし、この合金層２４のうち、アルミニウム薄膜２３の上部については、ニッケルとＳｉＣとアルミニウムとの合金となっている。なお、この際、層間絶縁膜２２上のニッケル薄膜２４′は、ニッケル単体のままである。
【００３６】
そして、図５（ａ）に示すように、半導体基板１０の上面を、硫酸と過酸化水素水とからなる溶液であって且つ所定温度（例えば「１２０℃」）の溶液に漬ける。これにより、層間絶縁膜２２上のニッケル薄膜２４′を溶解させる。この際、コンタクトホールＣ内に形成されている合金層２４については、溶液に溶解しない。
【００３７】
続いて、図５（ｂ）に示すように、半導体基板１０の表面を、濃度が例えば「１％」であるフッ酸溶液に所定時間（例えば「１分」）漬けることで、層間絶縁膜２２の表面をエッチングする。これは、層間絶縁膜２２の上面とニッケル薄膜２４′とがわずかに反応するなどした場合に対処するものであり、これにより、層間絶縁膜２２の表面の状態を整える。
【００３８】
続いて、ゲート電極２１との電気的なコンタクトをとるべく、層間絶縁膜２２の所定の領域を開口する。更に、図５（ｃ）に示すように、ソース電極とする上記合金層２４と密着性のよい例えばチタン（Ｔｉ）等の金属膜２６と、配線用のアルミニウム薄膜２７とを順次積層形成することで、プレーナ型ＭＯＳトランジスタを形成する。
【００３９】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
（１）コンタクトホールＣ内のニッケル薄膜２４′と半導体基板１０の表面とを化合させた後、硫酸と過酸化水素水とからなる溶液によってニッケル薄膜２４′を溶解させた。これにより、コンタクトホールＣ以外の部分に成膜されたニッケル薄膜２４′を自己整合的に除去することができる。
【００４０】
（２）硫酸と過酸化水素水との混合液を用いることで、ニッケル薄膜２４′のエッチング除去に際してのエッチングレートを好適に確保することができる。
（３）層間絶縁膜２２の上面をフッ酸に漬けてエッチングすることで、層間絶縁膜２２の表面の状態を整えることができる。
【００４１】
なお、上記実施形態は、以下のように変更して実施してもよい。
・ニッケルを溶解させるエッチング液としては、硫酸と過酸化水素水とからなる溶液に限らない。例えば、硫酸、リン酸、硝酸、酢酸のいずれかを含む溶液であってもよい。
【００４２】
・コンタクトホール内のニッケル薄膜２４′と半導体基板１０の表面とを化合させる際の熱処理の温度は、上記実施形態で例示したものに限らないが、「９００℃」以上であることが望ましい。このように、「９００℃」以上とすることで、ニッケル薄膜２４′を半導体基板１０の表面に拡散させることができ、これにより、これらニッケル薄膜２４′（合金層２４）と半導体基板１０とを十分にオーミック接触とすることができる。
【００４３】
・コンタクトホールに形成される電極の材料としては、ニッケル単体に限らず、ニッケルを含有する金属であればよい。こうした場合であっても、ニッケルを含有する金属と、コンタクトホールによって露出された半導体基板表面とを化合させた後、金属を溶解させるエッチング液であって且つ上記化合物を溶解させないエッチング液を用いることで、上記（１）と同様の効果を得ることができる。
【００４４】
・層間絶縁膜上の金属やニッケル単体をエッチング液によって溶解した後の層間絶縁膜の状態が良好ならフッ酸によってその表面をエッチングする工程を有していなくてもよい。
【００４５】
・層間絶縁膜の上面をエッチングするエッチング液としては、フッ酸に限らない。
・炭化珪素半導体装置としては、上記実施形態で例示した構成に限らず、炭化珪素からなる半導体基板上の絶縁膜を開口するコンタクトホールに電極が形成される範囲で適宜変更してよい。また、炭化珪素半導体装置の用途も適宜変更してよい。
【図面の簡単な説明】
【図１】本発明にかかる炭化珪素半導体装置の製造方法の一実施形態について、その原理を説明する断面図。
【図２】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【図３】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【図４】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【図５】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【符号の説明】
１…半導体基板、２…絶縁膜、３…コンタクトホール、４…合金層、１０…半導体基板、１１…ｎ+炭化珪素基板、１２…ｎ-型ドリフト層、１３…ベース領域、１５…チャネル層、１６…ｐ+コンタクト領域、１７…ｎ+型ソース領域、２０…ゲート絶縁膜、２１…ゲート電極、２２…層間絶縁膜、２３…アルミニウム薄膜、２４、２５…合金層、２６…金属膜、２７…アルミニウム薄膜。
【発明の属する技術分野】
本発明は、炭化珪素半導体装置の製造方法に関する。
【０００２】
【従来の技術】
炭化珪素は、シリコン単体と比較して耐圧特性等が優れている。このため、消費電力の大きなパワートランジスタ等を備える半導体装置を、炭化珪素からなる半導体基板を用いた炭化珪素半導体装置として構成することも提案されている。
【０００３】
また、こうした炭化珪素半導体装置にあって、炭化珪素からなる半導体基板の表面とのコンタクトをとる際、同表面に電極としてニッケル（Ｎｉ）を形成することも提案されている。すなわち、ニッケルは炭化珪素からなる半導体基板の表面とオーミック接触させることができるため、ニッケルを用いることでコンタクト部分の抵抗を低減することが可能となる。
【０００４】
ただし、炭化珪素からなる半導体基板上に酸化膜を形成した後、同酸化膜にコンタクトホールを形成して該コンタクトホールにニッケルを充填する際には、酸化膜の上面にもニッケル薄膜が形成されることとなる。そして、この酸化膜上に形成されたニッケル薄膜は剥がれやすいため、当該炭化珪素半導体装置の信頼性の低下を招くおそれがある。
【０００５】
そこで従来は、例えば下記特許文献１に見られるように、リソグラフィ技術を用いて酸化膜上のニッケル薄膜をエッチング除去することも提案されている。しかし、リソグラフィ工程において形成されるマスクにはずれが生じることがあるため、コンタクトホール部のみにニッケル薄膜を適切に残すことが困難である。すなわち、この場合、リソグラフィ工程に続くエッチング工程においてオーバーエッチングがなされると、コンタクトホール内のニッケル薄膜がエッチングされるため、コンタクト面積が減少しコンタクト抵抗が増加する。一方、アンダーエッチングがなされると酸化膜上にニッケルが残ることとなる。
【０００６】
そこで下記特許文献２では、ニッケル薄膜の成膜後、熱処理を施すことで、炭化珪素からなる半導体基板の表面と接触する部分について自己整合的に炭化珪素とニッケルとを化合させることも提案されている。
【０００７】
【特許文献１】
特開平１０−１２５６２０号公報
【特許文献２】
特開２０００−１２８４６号公報
【０００８】
【発明が解決しようとする課題】
上記のようにニッケル薄膜を成膜した後に熱処理を施すことで、リソグラフィ技術を用いることを回避することができるため、同リソグラフィ技術に起因するマスクずれやエッチングの制御性の問題を回避することはできる。しかし、この場合、上記特許文献２に指摘されているように、ニッケル薄膜が後の工程においてパーティクルとなるという問題がある。実際、上記熱処理によってコンタクトホール部のニッケル薄膜を炭化珪素からなる半導体基板と化合させた後、超音波洗浄を行うなどして炭化珪素と化合しないニッケル薄膜を除去する場合には、酸化膜上にニッケル薄膜が残留することが発明者らによって確認されている。
【０００９】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、コンタクトホール内に電極をより適切に形成することのできる炭化珪素半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
こうした目的を達成すべく、請求項１記載の炭化珪素半導体装置の製造方法では、前記コンタクトホール内及び前記絶縁膜上にニッケルを含有する金属を成膜する工程と、前記半導体基板に熱処理を施すことで前記金属を成膜する工程によって前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを化合させる工程と、前記金属を成膜する工程によって前記絶縁膜上に成膜された金属をリン酸、硝酸、酢酸のいずれかを含むエッチング液によって除去する工程とを有する。
【００１１】
上記製造方法では、コンタクトホール内の金属と同コンタクトホールの下方の半導体基板の表面とを化合させた後、同金属を溶解させるエッチング液によって絶縁膜上の金属を除去する。この際、コンタクトホール内の金属は炭化珪素との化合物となっているために溶解されない。したがって、コンタクトホール内に電極を自己整合的且つより適切に形成することができる。
【００１２】
なお、請求項１記載の炭化珪素半導体装置の製造方法は、請求項２記載の炭化珪素半導体装置の製造方法によるように、前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを化合させる工程を、前記半導体基板に９００℃以上の熱処理を施す工程としてもよい。
【００１３】
これにより、金属と半導体基板の表面とを好適に化合させることができる。
また、請求項３記載の炭化珪素半導体装置の製造方法では、前記コンタクトホール内及び前記絶縁膜上にニッケルを含有する金属を成膜する工程と、前記金属を成膜する工程によって前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを前記半導体基板に９００℃以上の熱処理を施すことで化合させる工程と、前記金属を成膜する工程によって前記絶縁膜上に成膜された金属を硫酸を含むエッチング液によって除去する工程とを有する。
【００１４】
また、請求項４記載の炭化珪素半導体装置の製造方法では、前記エッチング液として、硫酸と過酸化水素水との混合液を用いる。
このように硫酸と過酸化水素水との混合液を用いることで、ニッケルのエッチング除去に際してのエッチングレートを好適に確保することができる。
【００１５】
また、請求項５記載の炭化珪素半導体装置の製造方法では、前記絶縁膜上に成膜された金属を前記エッチング液によって除去する工程の後、前記絶縁膜の上面をエッチングする工程を更に有する。
【００１６】
金属を熱処理する際には、絶縁物上面においても同金属との化合物が形成されることがある。
この点、上記製造方法によれば、絶縁膜上の金属をエッチング液によって除去する工程の後、絶縁膜の上面をエッチングすることで、同絶縁膜の表面の状態を整えることができる。
【００１７】
なお、請求項１〜５のいずれかに記載の炭化珪素半導体装置の製造方法は、請求項６記載の炭化珪素半導体装置の製造方法によるように、前記金属としてニッケル単体を用いるようにしてもよい。
【００１８】
これにより、炭化珪素からなる半導体基板のうちコンタクトホール部分に形成される電極を低抵抗にて簡易に形成することができるようになる。
【００１９】
【発明の実施の形態】
以下、本発明にかかる炭化珪素半導体装置の製造方法の一実施形態を図面を参照しつつ説明する。
【００２０】
本実施形態において製造対象とされる炭化珪素半導体装置は、プレーナ型ＭＯＳ（metal oxide semiconductor）トランジスタを備えている。同炭化珪素半導体装置は、インバータや車両用オイルネータのレクチファイヤに適用される。
【００２１】
まず、図１に基づいて、本実施形態にかかる炭化珪素半導体装置の製造方法の原理について説明する。
ここでは、まず図１（ａ）に示すように、炭化珪素からなる半導体基板１に、絶縁膜２を形成する。更に、絶縁膜２にコンタクトホール３を開口することで、半導体基板１の上面の一部を露出させる。そして、半導体基板１の上方にニッケル（Ｎｉ）４′を成膜する。
【００２２】
続いて、図１（ｂ）に示すように、半導体基板１に熱処理を施す。これにより、ニッケル４′のうち、半導体基板１と接触している部分が炭化珪素とニッケルとの化合物である合金層４となる。
【００２３】
更に、図１（ｃ）に示すように、ニッケルを溶解させるエッチング液によって絶縁膜上のニッケル４′を選択的に除去する。ここでは、コンタクトホール３によって露出された半導体基板１上のニッケルは合金層４となっているため、エッチング液によって溶解されない。
【００２４】
このようにコンタクトホール３以外の部分に成膜されたニッケル４′は好適に除去される反面、コンタクトホール３内の合金層４は炭化珪素との化合物となっているために溶解にない。したがって、コンタクトホール３内に電極をより適切に形成することができる。
【００２５】
ここで、本実施形態にかかる炭化珪素半導体装置の製造工程について説明する。
まず、図２（ａ）に示すように、ｎ+型炭化珪素基板１１とｎ-型ドリフト層１２とからなる基板を用意する。ここで、ｎ+型炭化珪素基板１１は、ｎ型の導電型を有し４Ｈ―ＳｉＣ又は６Ｈ―ＳｉＣ又は３Ｃ−ＳｉＣからなる。このｎ+型炭化珪素基板１１は、膜厚が例えば「４００μｍ」であり、主表面１１ａが（０００１）Ｓｉ面、又は、（１１２０）Ａ面である。そして、上記ｎ-型ドリフト層１２は、ｎ+型炭化珪素基板１１の上（主表面１１ａ）にエピタキシャル成長によって、例えば膜厚「５μｍ」にて形成されたものである。このｎ-型ドリフト層１２は、下地の基板であるｎ+型炭化珪素基板１１と同様の結晶構造（４Ｈ―ＳｉＣ又は６Ｈ―ＳｉＣ又は３Ｃ−ＳｉＣ）を有するとともに、ｎ型の導電型を有する。
【００２６】
そして、図２（ｂ）に示すように、ｎ-型ドリフト層１２の上の所定領域にＬＴＯ（low temperature oxide）からなるマスク３０をパターン形成し、アルミニウム（Ａｌ）をイオン注入して、ｎ-型ドリフト層１２の表層部にｐ型の導電型を有するベース領域１３を形成する。このときのイオン注入条件は、例えば、温度「７００℃」、ドーズ量「１×１０16ｃｍ-2」である。
【００２７】
更に、マスク３０を除去した後、図２（ｃ）に示すように、ｎ-型ドリフト層１２およびベース領域１３の上にｎ型のチャネル層１５をエピタキシャル成長させる。このときの成長条件は、例えば、ソースガスとしてＳｉＨ4，Ｃ3Ｈ8，Ｈ2を用い、成長温度を「１６００℃」とする。なお、このチャネル層１５は、下地層であるｎ-型ドリフト層１２と同様の結晶構造（４Ｈ―ＳｉＣ又は６Ｈ―ＳｉＣ又は３Ｃ−ＳｉＣ）を有する。
【００２８】
こうしてｎ+型炭化珪素基板１１とｎ-型ドリフト層１２とチャネル層１５とを備える半導体基板１０が形成されると、図２（ｄ）に示すように、半導体基板１０上にＬＴＯを成膜し、更にこれをパターニングすることでマスク３１を形成する。そして、このマスク３１の上方からアルミニウム（Ａｌ）をイオン注入することで、半導体基板１０の表面のうち、各トランジスタの端部にｐ+コンタクト領域１６を形成する。
【００２９】
引き続き、図３（ａ）に示すように、半導体基板１０のうちｐ+コンタクト領域１６に隣接する領域の上方を開口させたＬＴＯからなるマスク３２を形成する。そして、マスク３２上から窒素（Ｎ）をイオン注入して、ベース領域１３の表層部にｎ+型ソース領域１７を形成する。このときのイオン注入条件は、例えば、温度「７００℃」、ドーズ量「１×１０16ｃｍ-2」である。
【００３０】
そして、マスク３２を除去した後、図３（ｂ）に示すように、半導体基板１０の上面を熱酸化処理することで、ゲート絶縁膜２０を形成する。このとき、雰囲気温度は例えば「１０８０℃」とする。
【００３１】
その後、図３（ｃ）に示すように、ゲート絶縁膜２０の上にｐ型の導電型を有するポリシリコンからなるゲート電極２１を形成する。続いて図３（ｄ）に示すように、ゲート電極２１及びゲート絶縁膜２０上をＬＴＯからなる層間絶縁膜２２で覆う。
【００３２】
次に、図４（ａ）に示すように、ｐ+コンタクト領域１６及びｎ+型ソース領域１７とコンタクトをとるべく、リソグラフィ技術を用いて層間絶縁膜２２及びゲート絶縁膜２０を開口することでコンタクトホールＣを形成する。
【００３３】
更に、図４（ｂ）に示すように、コンタクトホールＣによって露出された半導体基板１０の表面のうちのｐ+コンタクト領域１６上にアルミニウム薄膜２３を例えば膜厚「１００ｎｍ」にて形成する。このアルミニウム薄膜２３の形成は、例えば上記特許文献２に示されるようにして行えばよい。
【００３４】
次に、図４（ｃ）に示すように、半導体基板１０の表面にニッケル薄膜２４′を、また半導体基板１０の裏面にニッケル薄膜２５′をそれぞれ例えば膜厚「５００ｎｍ」にて成膜する。
【００３５】
更に、図４（ｄ）に示すように、半導体基板１０に対し所定温度（例えば「１０００℃」）で所定時間（例えば「１０分」）のアニール処理を行う。これにより、半導体基板１０の裏面のニッケル薄膜２５′は、ニッケルとＳｉＣとの合金層２５となり、また、半導体基板１０の表面のうちコンタクトホールＣによって露出された部分のニッケル薄膜２４′は、ニッケルとＳｉＣとの合金層２４となる。ただし、この合金層２４のうち、アルミニウム薄膜２３の上部については、ニッケルとＳｉＣとアルミニウムとの合金となっている。なお、この際、層間絶縁膜２２上のニッケル薄膜２４′は、ニッケル単体のままである。
【００３６】
そして、図５（ａ）に示すように、半導体基板１０の上面を、硫酸と過酸化水素水とからなる溶液であって且つ所定温度（例えば「１２０℃」）の溶液に漬ける。これにより、層間絶縁膜２２上のニッケル薄膜２４′を溶解させる。この際、コンタクトホールＣ内に形成されている合金層２４については、溶液に溶解しない。
【００３７】
続いて、図５（ｂ）に示すように、半導体基板１０の表面を、濃度が例えば「１％」であるフッ酸溶液に所定時間（例えば「１分」）漬けることで、層間絶縁膜２２の表面をエッチングする。これは、層間絶縁膜２２の上面とニッケル薄膜２４′とがわずかに反応するなどした場合に対処するものであり、これにより、層間絶縁膜２２の表面の状態を整える。
【００３８】
続いて、ゲート電極２１との電気的なコンタクトをとるべく、層間絶縁膜２２の所定の領域を開口する。更に、図５（ｃ）に示すように、ソース電極とする上記合金層２４と密着性のよい例えばチタン（Ｔｉ）等の金属膜２６と、配線用のアルミニウム薄膜２７とを順次積層形成することで、プレーナ型ＭＯＳトランジスタを形成する。
【００３９】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
（１）コンタクトホールＣ内のニッケル薄膜２４′と半導体基板１０の表面とを化合させた後、硫酸と過酸化水素水とからなる溶液によってニッケル薄膜２４′を溶解させた。これにより、コンタクトホールＣ以外の部分に成膜されたニッケル薄膜２４′を自己整合的に除去することができる。
【００４０】
（２）硫酸と過酸化水素水との混合液を用いることで、ニッケル薄膜２４′のエッチング除去に際してのエッチングレートを好適に確保することができる。
（３）層間絶縁膜２２の上面をフッ酸に漬けてエッチングすることで、層間絶縁膜２２の表面の状態を整えることができる。
【００４１】
なお、上記実施形態は、以下のように変更して実施してもよい。
・ニッケルを溶解させるエッチング液としては、硫酸と過酸化水素水とからなる溶液に限らない。例えば、硫酸、リン酸、硝酸、酢酸のいずれかを含む溶液であってもよい。
【００４２】
・コンタクトホール内のニッケル薄膜２４′と半導体基板１０の表面とを化合させる際の熱処理の温度は、上記実施形態で例示したものに限らないが、「９００℃」以上であることが望ましい。このように、「９００℃」以上とすることで、ニッケル薄膜２４′を半導体基板１０の表面に拡散させることができ、これにより、これらニッケル薄膜２４′（合金層２４）と半導体基板１０とを十分にオーミック接触とすることができる。
【００４３】
・コンタクトホールに形成される電極の材料としては、ニッケル単体に限らず、ニッケルを含有する金属であればよい。こうした場合であっても、ニッケルを含有する金属と、コンタクトホールによって露出された半導体基板表面とを化合させた後、金属を溶解させるエッチング液であって且つ上記化合物を溶解させないエッチング液を用いることで、上記（１）と同様の効果を得ることができる。
【００４４】
・層間絶縁膜上の金属やニッケル単体をエッチング液によって溶解した後の層間絶縁膜の状態が良好ならフッ酸によってその表面をエッチングする工程を有していなくてもよい。
【００４５】
・層間絶縁膜の上面をエッチングするエッチング液としては、フッ酸に限らない。
・炭化珪素半導体装置としては、上記実施形態で例示した構成に限らず、炭化珪素からなる半導体基板上の絶縁膜を開口するコンタクトホールに電極が形成される範囲で適宜変更してよい。また、炭化珪素半導体装置の用途も適宜変更してよい。
【図面の簡単な説明】
【図１】本発明にかかる炭化珪素半導体装置の製造方法の一実施形態について、その原理を説明する断面図。
【図２】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【図３】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【図４】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【図５】同実施形態の炭化珪素半導体装置の製造工程を示す断面図。
【符号の説明】
１…半導体基板、２…絶縁膜、３…コンタクトホール、４…合金層、１０…半導体基板、１１…ｎ+炭化珪素基板、１２…ｎ-型ドリフト層、１３…ベース領域、１５…チャネル層、１６…ｐ+コンタクト領域、１７…ｎ+型ソース領域、２０…ゲート絶縁膜、２１…ゲート電極、２２…層間絶縁膜、２３…アルミニウム薄膜、２４、２５…合金層、２６…金属膜、２７…アルミニウム薄膜。
Claims (6)
- 炭化珪素からなる半導体基板上の絶縁膜を開口するコンタクトホール内に電極を形成する炭化珪素半導体装置の製造方法において、
前記コンタクトホール内及び前記絶縁膜上にニッケルを含有する金属を成膜する工程と、
前記半導体基板に熱処理を施すことで前記金属を成膜する工程によって前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを化合させる工程と、
前記金属を成膜する工程によって前記絶縁膜上に成膜された金属をリン酸、硝酸、酢酸のいずれかを含むエッチング液によって除去する工程とを有する
ことを特徴とする炭化珪素半導体装置の製造方法。 - 前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを化合させる工程を、前記半導体基板に９００℃以上の熱処理を施す工程とする
請求項１記載の炭化珪素半導体装置の製造方法。 - 炭化珪素からなる半導体基板上の絶縁膜を開口するコンタクトホール内に電極を形成する炭化珪素半導体装置の製造方法において、
前記コンタクトホール内及び前記絶縁膜上にニッケルを含有する金属を成膜する工程と、
前記金属を成膜する工程によって前記コンタクトホール内に成膜された金属と同コンタクトホールの下方の半導体基板の表面とを前記半導体基板に９００℃以上の熱処理を施すことで化合させる工程と、
前記金属を成膜する工程によって前記絶縁膜上に成膜された金属を硫酸を含むエッチング液によって除去する工程とを有する
ことを特徴とする炭化珪素半導体装置の製造方法。 - 前記エッチング液として、硫酸と過酸化水素水との混合液を用いる
請求項３記載の炭化珪素半導体装置の製造方法。 - 請求項１〜４のいずれかに記載の炭化珪素半導体装置の製造方法において、
前記絶縁膜上に成膜された金属を前記エッチング液によって除去する工程の後、前記絶縁膜の上面をエッチングする工程を更に有する
ことを特徴とする炭化珪素半導体装置の製造方法。 - 前記金属としてニッケル単体を用いる
請求項１〜５のいずれかに記載の炭化珪素半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118490A JP3888330B2 (ja) | 2003-04-23 | 2003-04-23 | 炭化珪素半導体装置の製造方法 |
| US10/824,497 US7078329B2 (en) | 2003-04-23 | 2004-04-15 | Method of manufacturing silicon carbide semiconductor device |
| SE0400973A SE527510C2 (sv) | 2003-04-23 | 2004-04-15 | Förfarande för tillverkning av kiselkarbidhalvledarordning |
| DE102004019101.8A DE102004019101B4 (de) | 2003-04-23 | 2004-04-20 | Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118490A JP3888330B2 (ja) | 2003-04-23 | 2003-04-23 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327601A JP2004327601A (ja) | 2004-11-18 |
| JP3888330B2 true JP3888330B2 (ja) | 2007-02-28 |
Family
ID=32290567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003118490A Expired - Fee Related JP3888330B2 (ja) | 2003-04-23 | 2003-04-23 | 炭化珪素半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7078329B2 (ja) |
| JP (1) | JP3888330B2 (ja) |
| DE (1) | DE102004019101B4 (ja) |
| SE (1) | SE527510C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9887270B2 (en) | 2016-03-16 | 2018-02-06 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| US11557481B2 (en) | 2016-03-16 | 2023-01-17 | Fuji Electric Co., Ltd. | Contact to silicon carbide semiconductor device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2424312B (en) * | 2005-03-14 | 2010-03-03 | Denso Corp | Method of forming an ohmic contact in wide band semiconductor |
| JP4942134B2 (ja) * | 2005-05-20 | 2012-05-30 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| US8377812B2 (en) * | 2006-11-06 | 2013-02-19 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
| US20080108190A1 (en) * | 2006-11-06 | 2008-05-08 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
| JP5037095B2 (ja) * | 2006-11-21 | 2012-09-26 | 三菱電機株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| US20090159896A1 (en) * | 2007-12-20 | 2009-06-25 | General Electric Company | Silicon carbide mosfet devices and methods of making |
| US20090224263A1 (en) * | 2008-03-06 | 2009-09-10 | Toshiba America Electronic Components, Inc. | Generating Stress in a Field Effect Transistor |
| JP2010238738A (ja) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US10367089B2 (en) * | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
| JP5613640B2 (ja) * | 2011-09-08 | 2014-10-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US9583482B2 (en) | 2015-02-11 | 2017-02-28 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442200A (en) * | 1994-06-03 | 1995-08-15 | Advanced Technology Materials, Inc. | Low resistance, stable ohmic contacts to silcon carbide, and method of making the same |
| JP2820122B2 (ja) | 1995-06-23 | 1998-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10125620A (ja) | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| CN1131548C (zh) * | 1997-04-04 | 2003-12-17 | 松下电器产业株式会社 | 半导体装置 |
| US6020248A (en) * | 1997-06-26 | 2000-02-01 | Nec Corporation | Method for fabricating semiconductor device having capacitor increased in capacitance by using hemispherical grains without reduction of dopant concentration |
| JP4003296B2 (ja) | 1998-06-22 | 2007-11-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| AU2001255874A1 (en) | 2000-05-02 | 2001-11-12 | Case Western Reserve University | Method for low temperature formation of stable ohmic contacts to silicon carbide |
| JP3559971B2 (ja) * | 2001-12-11 | 2004-09-02 | 日産自動車株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2005268430A (ja) * | 2004-03-17 | 2005-09-29 | Nissan Motor Co Ltd | オーミック電極構造体およびその製造方法 |
-
2003
- 2003-04-23 JP JP2003118490A patent/JP3888330B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-15 SE SE0400973A patent/SE527510C2/sv not_active IP Right Cessation
- 2004-04-15 US US10/824,497 patent/US7078329B2/en not_active Expired - Lifetime
- 2004-04-20 DE DE102004019101.8A patent/DE102004019101B4/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9887270B2 (en) | 2016-03-16 | 2018-02-06 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| US11557481B2 (en) | 2016-03-16 | 2023-01-17 | Fuji Electric Co., Ltd. | Contact to silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040214453A1 (en) | 2004-10-28 |
| SE0400973L (sv) | 2004-10-24 |
| US7078329B2 (en) | 2006-07-18 |
| JP2004327601A (ja) | 2004-11-18 |
| DE102004019101A1 (de) | 2004-11-11 |
| SE527510C2 (sv) | 2006-03-28 |
| DE102004019101B4 (de) | 2018-08-23 |
| SE0400973D0 (sv) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3888330B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS59966A (ja) | Ｍｏｓｆｅｔ及びオ−バハングマスクを用いたその製造方法 | |
| TWI245367B (en) | SOI MOSFET with multi-sided source/drain silicide | |
| JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| TW201203453A (en) | Trench structure in multilayer wafer | |
| JP4204671B2 (ja) | 半導体装置の製造方法 | |
| JP2009253072A (ja) | 半導体装置およびその製造方法 | |
| US9269765B2 (en) | Semiconductor device having gate wire disposed on roughened field insulating film | |
| JP3798377B2 (ja) | ショットキー障壁トンネルトランジスタの製造方法 | |
| WO2020134669A1 (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| WO2015001863A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4013842B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2004304174A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| JP3971442B2 (ja) | 半導体装置の製造方法 | |
| US20150091021A1 (en) | Method of Manufacturing Semiconductor Device and the Semiconductor Device | |
| KR100405015B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI299202B (en) | Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US6806190B2 (en) | Structure of semiconductor electronic device and method of manufacturing the same | |
| JP2002299282A (ja) | 半導体装置の製造方法 | |
| JPS62272571A (ja) | 半導体装置 | |
| JP2005277108A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3888330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |