JP3971442B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3971442B2 JP3971442B2 JP2006197771A JP2006197771A JP3971442B2 JP 3971442 B2 JP3971442 B2 JP 3971442B2 JP 2006197771 A JP2006197771 A JP 2006197771A JP 2006197771 A JP2006197771 A JP 2006197771A JP 3971442 B2 JP3971442 B2 JP 3971442B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicide film
- silicide
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は、本発明の参考例としての第1の実施形態における第1の基本概念を説明するための図である。
上述した第1の実施形態は、金属膜上或いはシリサイド膜上に非晶質シリコン膜を形成し、金属膜或いはシリサイド膜に含まれる金属原子と非晶質シリコン膜に含まれるシリコン原子とを反応させることで、シリサイド膜の底面とソース・ドレイン拡散層の底面(pn接合面)との距離を広くするものであったが、本実施形態は、(Si−H)n 基を含むシリコン化合物膜を金属膜上或いはシリサイド膜上に形成することで、第1の実施形態と同様に、シリサイド膜の底面とソース・ドレイン拡散層の底面(pn接合面)との距離を広くするものである。したがって、基本的な概念は第1の実施形態と同様であり、第1の実施形態の図1〜図3で示した基本的な方法を同様に適用することが可能である。
12、22、32…n型単結晶シリコン領域
13、23、33…金属膜
14、25、35…非晶質シリコン膜
15、24、34a、34b…シリサイド膜
51、71、81…シリコン基板
52、72、82…素子分離絶縁領域
53…ウエル領域
54、83…ゲート絶縁膜
55、84…ゲート電極
56、58、85、87…ソース・ドレイン領域
57、86…側壁絶縁膜
59、74、88…金属膜
60a、60b、76、89、91…シリサイド膜
61…非晶質シリコン膜
63…パラジウム膜
64…パラジウムシリサイド膜
73…n型シリコン領域
75、90…シリコン化合物膜
Claims (5)
- 第1導電型の半導体領域上に形成された第2導電型の半導体領域上に第1のシリサイド膜を形成する工程と、
前記第1のシリサイド膜上に(Si−H)基を含むシリコン化合物膜を塗布によって形成する工程と、
熱処理により前記第1のシリサイド膜に含まれる金属と前記シリコン化合物膜に含まれるシリコンとを反応させて第2のシリサイド膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - MISトランジスタのソース・ドレイン領域の露出面を含む素子形成面上に金属膜を形成する工程と、
熱処理により前記金属膜に含まれる金属と前記ソース・ドレイン領域に含まれるシリコンとを反応させて、前記ソース・ドレイン領域の露出面に対して自己整合的に第1のシリサイド膜を形成する工程と、
前記第1のシリサイド膜を含む素子形成面上に(Si−H)基を含むシリコン化合物膜を塗布によって形成する工程と、
熱処理により前記第1のシリサイド膜に含まれる金属と前記シリコン化合物膜に含まれるシリコンとを反応させて、前記ソース・ドレイン領域の露出面に対して自己整合的に第2のシリサイド膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第2のシリサイド膜は、前記第1のシリサイド膜を上方に移動させたものである
ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記第2のシリサイド膜を形成する工程は、前記第1のシリサイド膜をシリコンの比率が第1のシリサイド膜よりも高い第2のシリサイド膜に変換する工程である
ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記金属は、IVa族、 Va族、VIa族及び VIII族のなかから選択された金属である
ことを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197771A JP3971442B2 (ja) | 2006-07-20 | 2006-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197771A JP3971442B2 (ja) | 2006-07-20 | 2006-07-20 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001095309A Division JP2002299282A (ja) | 2001-03-29 | 2001-03-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006319365A JP2006319365A (ja) | 2006-11-24 |
JP3971442B2 true JP3971442B2 (ja) | 2007-09-05 |
Family
ID=37539691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006197771A Expired - Fee Related JP3971442B2 (ja) | 2006-07-20 | 2006-07-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3971442B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8110463B2 (en) | 2008-02-01 | 2012-02-07 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8652912B2 (en) * | 2006-12-08 | 2014-02-18 | Micron Technology, Inc. | Methods of fabricating a transistor gate including cobalt silicide |
WO2009101763A1 (ja) * | 2008-02-12 | 2009-08-20 | Panasonic Corporation | 半導体装置及びその製造方法 |
JP5014356B2 (ja) | 2009-01-15 | 2012-08-29 | パナソニック株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-07-20 JP JP2006197771A patent/JP3971442B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8110463B2 (en) | 2008-02-01 | 2012-02-07 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2006319365A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2586345B2 (ja) | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 | |
CN101981670B (zh) | 介电蚀刻停止层的选择性形成 | |
US7229871B2 (en) | Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors | |
CN100505168C (zh) | 半导体器件中金属硅化物的单向扩散 | |
TWI307934B (ja) | ||
US20060011996A1 (en) | Semiconductor structure including silicide regions and method of making same | |
JPH11204791A (ja) | 半導体装置及びその製造方法 | |
TWI306622B (en) | Method of forming silicided gate structure field of the invention | |
JPH10223889A (ja) | Misトランジスタおよびその製造方法 | |
US8435862B2 (en) | Method of manufacturing semiconductor device | |
JP3971442B2 (ja) | 半導体装置の製造方法 | |
JP3888330B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP3629326B2 (ja) | 半導体装置の製造方法 | |
JPH07254574A (ja) | 電極形成方法 | |
JP3876401B2 (ja) | 半導体装置の製造方法 | |
US20060091477A1 (en) | Process for producing a contact pad on a region of an integrated circuit, in particular on the electrodes of a transistor | |
US20230420565A1 (en) | Method for forming dual silicide in manufacturing process of semiconductor structure | |
JP2009117621A (ja) | 半導体装置及びその製造方法 | |
JPH056866A (ja) | 半導体装置の製造方法 | |
JP4745187B2 (ja) | 半導体装置の製造方法 | |
JP2002299282A (ja) | 半導体装置の製造方法 | |
JP4417808B2 (ja) | 半導体装置の製造方法 | |
US6764912B1 (en) | Passivation of nitride spacer | |
JP2758444B2 (ja) | 半導体装置の製造方法 | |
JP2006114633A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |