JPH0228374A - 拡散障壁構造及びその製造方法 - Google Patents

拡散障壁構造及びその製造方法

Info

Publication number
JPH0228374A
JPH0228374A JP1097793A JP9779389A JPH0228374A JP H0228374 A JPH0228374 A JP H0228374A JP 1097793 A JP1097793 A JP 1097793A JP 9779389 A JP9779389 A JP 9779389A JP H0228374 A JPH0228374 A JP H0228374A
Authority
JP
Japan
Prior art keywords
barrier layer
barrier
layer
substrate
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1097793A
Other languages
English (en)
Other versions
JP2541657B2 (ja
Inventor
Kenji Nishida
健治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1097793A priority Critical patent/JP2541657B2/ja
Publication of JPH0228374A publication Critical patent/JPH0228374A/ja
Application granted granted Critical
Publication of JP2541657B2 publication Critical patent/JP2541657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置において配線用電極を半導体基板との間の反
応を抑止するのに使われる拡散障壁構造及びその製造方
法に関し、 拡散障壁構造中のバリア層の厚さを増大させること/、
iく、またバリア層中にその抵抗を実質的に上昇させる
ような量の酸素を導入することなく、バリア層を通る元
素の拡散を効果的に抑止できる拡散障壁構造及びその製
造方法を提供することを目的とし、 拡散障壁構造を、基板上に形成され、基板及び電極の構
成成分元素の拡散を阻止する第1のバリア層と、第1の
バリア層表面に形成され、第1のバリア層の微構造を変
化させてなる境界面と、第1のバリア層と同じ材料より
なり、第1のバリア層上に電極と前記境界面とで挟まれ
るように形成され、前記第1のバリア層の微構造と異な
った微構造を有し、前記成分元素の拡散を阻止する第2
のバリア1iとより構成してなり、 製造方法を基板上にバリア材料を堆積して第1のバリア
層を形成し、第1のバリア層表面の微構造を変化させて
第1のバリア層中の微構造を前記表面より消去し、前記
表面上に同一のバリア材料を堆積して第2のバリア層を
形成し、第2のバリア層上に前記配線電極を堆積する工
程より構成してなる。
〔産業上の利用分野〕
本発明は一般に半導体装置に係り、特に半導体装置にお
いて配線用電極と半導体基板との間の反応を抑止するの
に使われる拡散障壁構造及びその製造方法に関する。
〔従来の技術〕
従来の半導体装dではアルミニウムあるいはアルミニウ
ムーシリコン合金よりなるアルミニウム系配線用電極を
シリコン基板に直接に接触させていた。かかる構造にお
いては半導体装置がその製造過程において例えば450
℃程度の高温に保持された場合電極中のアルミニウムが
基板中のシリコンと反応してしまう問題点を有する。か
がる反応が生じると、シリコンはアルミニウム電極中に
溶解し、溶解したシリコンが電極と基板の境界にエピタ
キシャル相として析出してしまう。境界面にエピタキシ
ャル相が成田すると電極と基板の間の接触抵抗が増大す
る。さらに、電極中のアルミニウムもシリコン基板中に
アロイスパイク構造を形成する。この70イスバイク構
造はアルミニウムに富んだ鋭いスパイク状の領域である
。ア[1イスバイクは基板表面からその内部に延在し、
半導体装置の接合部に望ましくない短絡を生じる。これ
は特に接合部が基板の非常に浅い部分に形成されている
場合に深刻な問題となる。すなわち、かかる短絡が生じ
ると半導体装置の正常な動作が失われてしまう。
シリコン基板とアルミニウムあるいはアルミニウム合金
電極との間の反応に伴うこれらの問題を解決するため、
従来よりシリコン基板と電極との間にバリア層を設け、
これにより電極と基板の反応を阻止する拡散障壁構造の
使用が提案されている。バリア層は電極及び基板の構成
元素の拡散を阻止するためのもので金属に限定されない
が、−般にバリアメタルと通称されている。 第6図(
A)〜(D)は従来の拡散障壁構造及びその形成過程を
示す。
第6図(A>の工程において例えば燐珪酸塩ガラス(P
SG)よりなる絶縁層12がシリコン基板11十に堆積
される。また基板11の表面v4域3には例えばMOS
トランジスタ等の半導体装置の一部が形成されている。
領域13は例えばMOSトランジスタのソースあるいは
ドレイン領域を形成するものでもよい。第6図(B)の
工程において、絶縁層12巾にコンタクトホール14が
開設 される。続いて第6図(C)の工程で典型的にはチタン
系化合物例えば窒化ブタン(TiN)やチタンタングス
テン(Ti W >よりなるバリア層15が第6図(B
)の構造上に例えば反応性スパッタ、イオンブレーティ
ング、蒸着、あるいはCV l) %iにより矢印で示
したように堆積される。さらに、第6図(D)のI稈で
アルミニウムあるいはシリコンを含むアルミニウム合金
よりなる配線用導体11116が第6図(C)の構造上
に堆積される。このようにして得られた従来の拡散障壁
構造は単一のバリア層15を有する。
〔発明が解決しようとする課題〕
第7図は上記の拡散障壁構造中のバリア[15の典型的
な微構造を拡大した図である。図中、バリア層15は一
般に柱状結晶微構造を有し、TNやTOWよりなるバリ
ア材料の柱状結晶15aが基板11の面に略垂直に延在
する。かかる構造においては図中に符号15bで示す結
晶粒界はバリアメタルFJ15の−の側151から他の
側152へ連続して延在する。これは各結晶粒15aが
側151から側152へ一般に連続して延在するためで
ある。一般に、配線用導体層16中のアルミニウムある
いは基板11中のシリコンは拡散の活性化エネルギーの
低いこれらの粒界15bを通ってバリアメタル層15中
に滲透するものと考えられている。かかるアルミニウム
やシリコンのメタル層中への滲透が生じるとこれらの元
素は粒界15bを伝ってバリア1115の他の側に比較
的容易に到達する。アルミニウムが基板11に達してシ
リコンがアルミニウム中に吸い上げられると基板11中
に70イスパイク11aが図示したように形成される。
先にも説明したように、かかる70イスパイクは領域1
3中に形成されている接合部に望ましくない短絡を生じ
てしまう。一方、シリ」ンが配線用導体層16に輸送さ
れると境界151においてエピタキシャル相16aの形
で堆積しやすく、かかるエピタキシャル層が形成される
と電極W116と基板11の間の抵抗率の増大を招く。
かかるバリア@15を通過するアルミニウム及びシリコ
ンの拡散を防ぐため、従来の拡散障壁構造においてはバ
リア層15の厚さを厚くすることがなされていた。しか
し、バリア11115の厚さを厚くすると層中に実質的
な大きさの機械的応力が生じ、このため可能なバリアJ
115の厚さには限界がある。さらに、バリア層が厚く
なると抵抗が増大するため、かかる構造は′R極と基板
を電気的に接続するには不利である。一方、第6図(C
)の構造を酸素を含有する雰囲気中で7ニールすること
により、あるいはバリアJ115を少量の酸素を含む雰
囲気中で堆積させることによりバリアB15中に酸素を
導入することも提案されている。
かかる過程をオキシジェネーションと称する=この過程
では酸素はバリア層15中に粒界15bを通って侵入し
、粒界に沿って延在するアルミニウム及びシリコンの拡
散路を塞ぐことが想定されている。しかし、バリア層の
オキシジェネーションにより拡散を効果的に阻止しよう
とするとバリア層15中にかなりの量の酸素を導入する
ことが必要となる。このような大々的なオキシジェネー
ションではバリア層15がかなり酸化されてしまうこと
が避けられない、、換言すればバリア層の表面には実質
的な厚さの酸化物層が形成され、これに伴ってバリア層
の抵抗率が増大してしまう。
事実、実験結果によれば、バリア層のオキシジェネーシ
ョンにより、バリア層を通る元素の拡散がバリア層中の
酸素含有量の増加と共に減少するが同時に抵抗率も増大
することが見出されている(スティムメル、ジェービー
及びメーロトラ ピーエヌ「反応性スパッタによるT 
i Nglに対する酸素の効果」、ヴイー ニー ウェ
ルズ編、「タンゲスアン及び他の耐熱金属のVLS I
への応用[[[J 、  375−382頁、マテリア
ルズ リサーチソサイ1ティー1988年;  Sti
+ue1. J、 B。
and Mehrotra 、 B、 N、  ”EH
ects of Oxy −gan on  Reac
tively 3puttered  Tin Fi1
ms″In:Tunasten   andother
  RerractoryMetals for VL
S I  Al)DIiCatiOnS  Dl、 V
A、 welts ed 、 、 PP、  375−
382. Mater−ials  Re5earch
 5ociety、 1988) 。かかる結果は[が
粒界だけでなく、バリア層の表面にも酸化物の形で存在
していることを示唆している。
本発明は以上の点に鑑みなされたもので、バリア層の厚
さを増大させることなく、またバリア層中に実質的な吊
の酸素を導入することなく、バリア層を通る元素の拡散
を効果的に抑止できる拡散障壁構造を掟供することを目
的とする。
〔課題を解決するための手段〕
第1図は本発明による拡散障壁構造の原即図をボす。
同図中、1は基板であり、その上に第1のバリア1iI
2が形成され、前記第1のバリア112上に第2のバリ
ア層4が境界面3を境に形成される。さらに、前記第2
のバリア層4上に配線用導体膚5が形成される。第1の
バリアg42及び第2のバリア層4は基板1及び導体1
i15の構成元素の拡散を妨げる単一の材料により形成
される。
〔作用〕
本発明構造においては第1のバリアwJ2及び第2のバ
リア層4は基板面に略延在する柱状結晶2aあるいは4
aよりなる微構造を有し、しかも第1のバリア層2の微
構造が第2のバリア層4の微構造に対し境界面3を境に
不連続となっているため、柱状結晶2aあるいは4aを
画成する粒界2b、4bが境界面3で不連続となり、基
板1及び導体I!15を結ぶ元素の拡散路が境界面で遮
断される。
〔実施例〕
まず、第2図(A)〜(F)を参照しながら本発明によ
る拡散障壁構造の形成過程を説明する。
第2図(A)の■稈において、シリコン基板21上にP
SG等よりなる絶縁層(以下PSGI!ffと称する)
22が形成される。シリコン基板21の表面部分23に
は半導体装置の一部、例えばMOSトランジスタのソー
スやドレイン等が形成されている。表面部分23に形成
される半導体装置部分はまたバイポーラトランジスタの
ベース、エミッタやコレクタのコンタクト領域であって
もよい。
第2図(B)の■稈において、PSG層22にコンタク
トホール24が開設される。
第2図(C)の工程では「iNやT i Wよりなる第
1のバリア層25が第2図(B)の構造上に約500人
の厚さに反応性スパッタ等により堆積される。以下の説
明ではバリア層25はTiNよりなるものとする。勿論
バリア層25の材料はTiNに限定されるものではない
バリア[125は表面26により画成される。この表面
26は以下に説明するバリアll!25中の微構造が表
面26上に堆積される別のないし第2のバリア層中の粒
成長に影響するのを防ぐ界面層として作用する。ここで
「微構造」なる語はバリア層中のTiN結晶粒と結晶粒
界とにより形成される微視的構造を意味する。このため
に、以下界面層26′とあられす薄い領域が表面26に
沿って形成され、バリア112上の微構造を表面26に
おいて消去ないし変化させる。この界面層26′は例え
ばバリア層25の表面にチタンのイオン注入により形成
されたTiNあるいは°rIWのアモルファス層であっ
てもよい。この場合、ブタンの注入は例えば加速電圧5
0keyで1013〜1015/α3のレベルまで例え
ば表面26において微構造を十分に消去できる。あるい
は界面層26′は酸素を含む極めて薄い層であってもよ
い。
界面層26′をオキシジェネーションにより形成する場
合、界面層26′はバリア1125の表面を一様に覆う
実質的な厚さの酸化物層である必要はなく、甲に粒界を
消去するに十分な程度に少量の酸素を添加された表面2
6であればよい。層26′は非常に薄いため、表面26
及び層26′は図中では同一部分により示されている。
次いで第2図(E)の工程において前記第2のバリア層
に対応する別のバリア層27が反応性スパッタにより同
様に堆積される。次いで、アルミニウムあるいはアルミ
ニウム合金配線導体層28が第2図(F)の工程で第2
図(E)の構造上に堆積される。
第3図はこのようにして得られた拡散障壁構造の断面を
示す。第7図の構造と同様、バリア層25の結晶粒25
aは基板21に略直交して基板21とバリア層25の境
界面251がら表面26へ延在する。同様に、バリア1
!27の結晶粒27aは表面26からバリア層27と配
線用導体t!28との間の境界面27aへ基板21に略
直交して延在する。第3図の構造の本質的な特徴は境界
面251から上方に成長した結晶粒25aがバリア層2
5の表面26において断ち切られ、表面26から結晶粒
27aが新たに、しかもその下のバリア層25の微構造
に無関係に成長することである。
換言すれば、粒界25bと粒界27bとは表面ないし境
界面26において不連続となっている。がかる粒界25
b、27bの不連続により、粒界25b及び27bに泊
ってバリア層25.27を横切って形成されるアルミニ
ウム及びシリコンの拡散路が効果的に遮断される。表面
26に界面層26′を形成しないと結晶粒27aはバリ
ア層25中の結晶粒25aの延長線上に成長してしまい
、拡散路が遮断できない。
バリア層25及び27の数は2つに限定されるものでは
なく、3層以上のバリア層も同様に使えるのは明らかで
ある。
支l亙】 次に第3図に示すような2層のバリア層を有する構成の
拡散障壁構造の性能を単一のバリア層のみを使った同様
な拡散障壁構造の性能と比較した実験を実験結果と共に
説明する。
一連の実験において、100を超える数のバリア4i4
造を試験した。各々の構造は半径600μ−のディスク
状をなし、第4図に示すように表面領域32が深さ約0
.2〜0.25μmの範囲でn4形にドープされたP形
基板31と、表面領域32上に電気的接触を向上させる
ため厚さ約400人にわたりMI積されたブータン層3
2′ と、約500人の厚さを有しブタン層り2′上に
反応性スパッタにより堆積されたTiNバリア層33と
、バリア層33の表面にオキシジェネーションにより形
成された界面34と、界面WI34上にバリア層33と
同様に反応性スパッタにより厚さ約500人にわたり堆
積された別のT i N層35と、バリア層35表面上
にオキシジェネーションにより形成された別の界面層3
6と、W面層36上に堆積されたアルミニウムシリコン
合金よりなる電極導体層37とよりなる。このアルミニ
ウムシリコン合金は半導体装Uで一般に使われているも
のである。
界面層34の第4°シジエネーシフンは第2図(D)と
同様な構造を約450℃に保持された反応管中に窒素ガ
スを流しながら約30分間保持することによりなされる
。反応管は完全にはシールせず、少量の酸素が管中の窒
素の正圧に抗して管内に侵入し得るようにする。ただし
このようにして管内に侵入する酸素の爾は極くわヂかで
ある。反応管内に侵入したSSの一部はバリア層33中
に取り込まれ、その結果、酸素に富んだ界面1134が
形成される。界面FfI34に含まれる酸素量は界面層
の色が窒化チタンに固有の色である金色から実質的に変
化していないことから掻く生殖であると推測される。こ
のため、界面層の厚さは決定できなかった。かかる極く
少量の酸素でも層33中の微構造が層33上に堆積され
る層35中の窒化ブタン結晶の粒成長に彰1するのを効
果的に阻止することができる。その結果、バリアWi3
3中の粒界とバリア層35中の粒界とは界面層34にお
いて遮断される。
バリア1135表面における界面層36の形成は界面層
34の場合と同極、第2図(E)に対応する構造を45
0℃で約30分間保持のall素を含む窒素気流中で7
ニールすることによりなされる。
かかる微量の酸基を含む雰囲気中における熱処理の際に
層33及び35中に導入された酸素は粒界に入るものと
予想される。層33及び35は従来の典型的な厚さであ
る1500人と比較すると5o。
への厚さしかないので、酸素が各層中に比較的深い位置
迄侵入し、シリコン及びアルミニウムの拡散路を効果的
に遮断すると考えられる。
このようにして形成された拡散障壁構造の評価をP形基
板31と基板表面のn+形領領域32の間に形成される
ダイオードに逆方向バイアスを加え、リーク電流を測定
することにより行った。
さらに、試験した試料を酸素を含まない純窒素気流中で
450℃、30分間アニールして実際の半導体製造過程
で拡散障壁構造に加えられる熱処理の影響をシミュレー
トした。次いでこのようにして得られた試料について同
じ条件下でリーク電流を測定した。
第5図(A)はアニール前の試料についてのリークff
i流測定結果を示す。この図より、測定されたリーク電
流は約1O−8A/c1!程度のせまい範囲に収束して
いるのがわかる。この状態では基板31中のダイオード
のpn接合部にアロイスパイクは生じていない。
第5図(B)はアニール後の試料についてのり−ク1!
流測定結果を示す。第5図(B)より明らかなように、
測定データはアニール前のものと比べて実質的に変化し
ていない。リーク電流はアニール後においても10’A
/CIi稈度に留っている。
これは基板中に7ニール後においてもアロイスパイクが
生じていないことを意味する。
本発明による2層構成のバリア1133.35を有する
拡散障壁の結果を一層構成の従来の拡散障壁構造のもの
と比較するため、同じり600μmの半径の同様な構造
の試料を対照標準として作成した。この対照標準試料は
バリア133及び35のかわりに厚さが1000人の単
一のバリア層を使った点以外は第4図のものと同・−の
構造を有する。さらに、この構造で使用する単一のバリ
ア層の表面も前記本発明試料の場合と同・−条件下にお
いてオキシジェネーションを行った。
第5図1G)及び(D)はかかる対照標準試料について
本発明と同様なアニールを加える前及び加えた後でのリ
ーク電流測定結果を示す。明らかに、アニール前におい
ては約10’A/CIi稈度の値に収束していたリーク
電流はアニール後においては太き(ばらつき、その分布
ピークは約1O−5A/cd程度になる。かかる実質的
なリークN流のアニールに伴う増大はバリア層を厚くし
、しかもit−シジエネーションを加えたにもがかわら
ず顕著なアロイスパイクの形成があることを示す。
以上の実験により、本発明による拡散障壁構造では45
0℃、30分の7ニールでも基板中に形成されたダイオ
ードのリーク電流は増大しないのに対し、単一のバリア
層を有する構成の従来の拡散V5壁構造では実質的なリ
ーク電流の増加が見られることがわかった。これらの拡
散障壁構造はバリア層が111!か2層かの相異点を除
けば同一の寸法・構成を有しているため、観測された性
能差は確実に使用したバリア層の構成によるものと結論
できる。換言すれば、本発明による2層構成のバリア層
を有する拡散障壁構造は従来のものよりもはるかに優れ
た性能を有する。
さらに、界面層はオキシジェネーションによる酸素に富
んだ層に限定されるものではなく、界面層の下のバリア
メタル層中の微構造を界面層部分で消去でき界面層上に
前記微構造に無関係に新たにバリア結晶を成長できるも
のでありさえすればよく、例えばチタンの注入により形
成される窒化チタンのアモルファス層であってもよい。
また、界面層はバリア層の堆積時に温度を界面層に対応
して急激に変化させて形成してもよい。
この場合、界面層をはさんだ微構造はIImの急変によ
る結晶粒径のちがいにより不連続 になる。かかる過程で形成された界面層は単なる境界面
にすぎず、厚さをh゛さないため上下バリア層の間に理
想的な電気的接触が達成される。またこの過程は第1及
び第2のバリア層の堆積を単一の装置内で単に温度を変
化させるだけで行うことができる点で有利である。
また、先にも説明したように、各バリア層の厚さが薄く
なっているため粒界を通るバリアメタル層内部への酸素
の侵入が促進され、酸素による光束拡散の阻止効果も増
大する。また、本発明構造ではバリア層全体の厚さが薄
いためバリア層による電気抵抗の上昇を防止できる。ま
た電気抵抗は第4図実施例のようにチタン苫の金属層を
基板のバリア層の間に界在させることでも低減できる。
以上、本発明を実IMPAにより説明したが、本発明は
その主旨に従い秤々の変形が可能であり、本発明はこれ
らを排除するものではない。
〔弁明の効果〕
上述の如く、本発明の拡散g1壁構造及びその製造方法
によれば、第1のバリア層と第2のバリア層とで微構造
が不連続となっているため基板と電惨との間にバリア層
中の粒界に沿って形成される元素拡散路が第1のバリア
層と第2のバリア層の境界面で遮断され、その結果、比
較的薄いバリア層を使って、しかも比抵抗の増大を招く
ような量のMN導入を行うことなく、効果的に基板と電
極の反応を阻止することが可能になる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図(A)〜(F)は本発明による拡散障壁構造形成
過程の一実施例を丞す図、 第3図は本発明一実施例による拡散障壁構造を示す図、 第4図は本発明の他の実施例による拡散障壁構造を示す
図、 第5図(A)、(B)は本発明による拡散障壁構造の性
能評価実験結果を丞す図、 第5図(C)、<D)は従来の拡散障壁構造の性能評価
実験結果を示す図、 第6図1)〜(D)は従来の拡散障壁構造形成過程を示
す図、 第7図は従来の拡散障壁構造及びこれに伴う問題点を示
す図である。 図において、 1.21は基板、 2.4.25.27.33.35はバリア層、3.26
は境界面、 5.37は電極、 22は絶縁層、 23は素子形成領域、 24はコンタクトホール、 25a、27a、は結晶粒、 25b、27bは粒界、 26’ 、34.36は界面層、 31はP形基板、 32はn+形領領域 32′はコンタクト層、 37は電極 を示す。 本イ色 8月 tt>A 理 官え日月 図第 図 第 図(fの−) 第 図(その二) &号さ8月−笑7i!李11にJろ1ρじ青【牌壁朧y
駈、をj六す良)第3図 1さ6月のイ!171突方軽イ’i’)t=xる↓乞1
支障壁構ぷtどホta第4図 りと天の狐“歌T学4王講ユ形へ′面NオニΣ示す図第
 6 57 令ξ、米の肱!障壁構度人ひ′fれに(f’つ問題魚話
す図第 ダ

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置基板(1)と接続用配線電極(5)と
    の間の反応を阻止する拡散障壁構造において、 該基板上に形成され、基板及び電極の構成成分元素の拡
    散を阻止する第1のバリア層(2)と、該第1のバリア
    層表面に形成され、第1のバリア層の微構造を変化させ
    てなる境界面(3)と、該第1のバリア層と同じ材料よ
    りなり、第1のバリア層上に該境界面と電極とで挟まれ
    るように形成され、前記第1のバリア層の微構造と異な
    った微構造を有し、該成分元素の拡散を阻止する第2の
    バリア層(4)とよりなることを特徴とする構造。
  2. (2)半導体装置基板(1)と接続用配線電極(5)と
    の間の反応を阻止する拡散障壁構造を形成する方法にお
    いて、 該基板上にバリア材料を堆積して第1のバリア層(2)
    を形成し、 該第1のバリア層表面(3)の微構造を変化させて該第
    1のバリア層中の微構造を該表面より消去し、 該第1のバリア層表面に前記バリア材料を堆積して第2
    のバリア層(4)を形成し、 該第2のバリア層上に該配線電極を堆積する工程よりな
    ることを特徴とする方法。
JP1097793A 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法 Expired - Fee Related JP2541657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1097793A JP2541657B2 (ja) 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-97762 1988-04-20
JP9776288 1988-04-20
JP1097793A JP2541657B2 (ja) 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0228374A true JPH0228374A (ja) 1990-01-30
JP2541657B2 JP2541657B2 (ja) 1996-10-09

Family

ID=26438912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1097793A Expired - Fee Related JP2541657B2 (ja) 1988-04-20 1989-04-18 拡散障壁構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP2541657B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260446A (ja) * 1993-03-05 1994-09-16 Sony Corp 配線構造の製造方法
JP2017168687A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147434A (en) * 1980-04-18 1981-11-16 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPS58157139A (ja) * 1982-03-12 1983-09-19 Fujitsu Ltd 窒化モリブデン膜の気相成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147434A (en) * 1980-04-18 1981-11-16 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPS58157139A (ja) * 1982-03-12 1983-09-19 Fujitsu Ltd 窒化モリブデン膜の気相成長方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260446A (ja) * 1993-03-05 1994-09-16 Sony Corp 配線構造の製造方法
JP2017168687A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2541657B2 (ja) 1996-10-09

Similar Documents

Publication Publication Date Title
KR920007783B1 (ko) 반도체장치의 확산장벽구조 및 그의 형성방법
US8722487B2 (en) Semiconductor device with an electrode including an aluminum-silicon film
KR900002442A (ko) 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법
JPS58212163A (ja) 集積回路およびその製造方法
JPS6050920A (ja) 半導体装置の製造方法
JPH0228374A (ja) 拡散障壁構造及びその製造方法
JPS61133646A (ja) 半導体装置の製造方法
US3431636A (en) Method of making diffused semiconductor devices
JPS61248470A (ja) ▲iii▼―▲v▼族半導体デバイス
JP3460639B2 (ja) 炭化珪素半導体装置及びその製造方法
JPS5982768A (ja) 半導体装置の製造方法
JPH02246159A (ja) 半導体装置の配線構造及びその形成方法
US3771028A (en) High gain, low saturation transistor
KR100207524B1 (ko) 반도체장치의 제조방법
JP2754653B2 (ja) アルミニウム配線形成方法
JPH01298717A (ja) 半導体装置の製造方法
JPS5976423A (ja) 半導体装置の製造方法
JPH01276624A (ja) 半導体装置の製造方法
JPH0242719A (ja) 半導体装置の製造方法
JPS5893344A (ja) 半導体装置及びその製造方法
JPH0210827A (ja) 半導体装置の製造方法
KR850001097B1 (ko) 고주파 반도체 소자의 제조방법
JPS6184831A (ja) 半導体装置の製造方法
JPH04250619A (ja) 半導体装置の製造方法
JPS59195821A (ja) 半導体への不純物拡散方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees