JPH04250619A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04250619A
JPH04250619A JP796991A JP796991A JPH04250619A JP H04250619 A JPH04250619 A JP H04250619A JP 796991 A JP796991 A JP 796991A JP 796991 A JP796991 A JP 796991A JP H04250619 A JPH04250619 A JP H04250619A
Authority
JP
Japan
Prior art keywords
film
melting point
high melting
point metal
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP796991A
Other languages
English (en)
Other versions
JP3017810B2 (ja
Inventor
Hajime Morishige
森   重 哉
Tomoji Watanabe
渡 辺 友 治
Katsuya Okumura
奥 村 勝 弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3007969A priority Critical patent/JP3017810B2/ja
Publication of JPH04250619A publication Critical patent/JPH04250619A/ja
Application granted granted Critical
Publication of JP3017810B2 publication Critical patent/JP3017810B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に配線層の形成方法に関する。
【0002】
【従来の技術】近年高集積化に伴い、ソースやドレイン
等の不純物拡散層を半導体基板表面に形成する場合、0
.2μm以下というように極めて浅いものが要求される
に至っている。しかし拡散層が浅いと、電極配線を純ア
ルミニウム(以下、Alと称する)等で形成した場合、
プロセス中に高温にさらされてAlと半導体基板のシリ
コン(以下、Siと称する)とが相互拡散する。これに
より、Alのスパイクが拡散層を突き抜けて、pn接合
部が破壊される。
【0003】そこでこのような破壊を防止するため、予
めAlに固溶限界以上のSiを混入させておくことが行
われている。しかしこの場合には、Al中に含まれた過
剰なSiがコンタクトホールの微細な底部に析出し、蓋
をすることがある。しかも、Alがドープされた抵抗の
高いp型結晶であるため、コンタクト抵抗が増大すると
いう問題もある。特にこの問題は、n型拡散層では致命
的な問題となる。
【0004】また、高集積化に伴い配線層の幅が狭くな
り、エレクトロマイグレーション(以下、E.M.と称
する)やストレスマイグレーション(以下、S.M.と
称する)によって、Al配線層が断線する問題が顕著に
なっている。銅(Cu)等の金属を微量添加し、E.M
.やS.M.の発生を抑さえることが行われているが、
十分な抑制効果は得られない。
【0005】そこで、Al配線層と半導体基板表面とが
コンタクトする部分にバリア層を設け、AlとSiとの
相互拡散や反応を抑えることが行われている。バリア層
の材料には、高融点金属、又は高融点金属や貴金属を用
いたシリサイド、窒化膜等が用いられている。ところが
、これらの材料から成るバリア層を形成した場合であっ
ても、Alとバリア層との反応、あるいはバリア層とシ
リコンとの反応を十分に抑制することはできない。この
ため、バリア層の表面を酸化させてバリア性を高めるこ
とが行われている。しかし、酸化の進み具合を制御する
ことは難しく、安定したバリア層を形成するのは困難で
ある。
【0006】また酸化工程を経ると、ボンディング特性
が悪化する問題もある。電極にワイヤボンディングが行
われると、電極下のバリア層とさらにその下の絶縁層と
がワイヤによって引張られる。バリア層の表面が酸化さ
れている場合には、酸化によってもバリア層に引張り応
力が働くため、絶縁層との間で剥離が生じる場合がある
【0007】
【発明が解決しようとする課題】このように従来の製造
方法には、拡散層と配線層とのコンタクト抵抗が増大し
たり、E.M.やS.M.等の発生を十分に抑制するこ
とができず、信頼性の高い微細な配線層を形成できない
という問題があった。
【0008】本発明は上記事情に鑑みてなされたもので
あり、浅い拡散層を形成した場合にも配線層との間で低
いコンタクト抵抗が得られ、さらに微細な配線層を信頼
性高く形成することができる半導体装置の製造方法を提
供することを目的とする。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面部分に拡散層が形成された半導体基板上
に絶縁膜を形成する第1の工程と、絶縁膜のうち拡散層
の上部を除去し、コンタクトホールを開孔する第2の工
程と、半導体基板を真空装置に搬入し、絶縁膜上とコン
タクトホールで露出している拡散層上とに高融点金属を
堆積させて高融点金属膜を形成する第3の工程と、半導
体基板を真空装置に入れた状態で連続して、高融点金属
が窒化された第1の高融点金属窒化膜を形成し、同時に
、加熱を行うことによって高融点金属膜のうち第1の高
融点金属窒化膜との界面の部分を窒化させ、高融点金属
膜のうち拡散層との界面の部分をシリサイド化させる第
4の工程と、第1の高融点金属窒化膜上に、高融点金属
が窒化された第2の高融点金属窒化膜を形成する第5の
工程と、第2の高融点金属窒化膜上に配線層を形成する
第6の工程とを備えたことを特徴としている。
【0010】ここで、第4の工程によって、高融点金属
膜のうち少なくともコンタクトホールの側壁部分は全て
窒化されることが好ましい。
【0011】また第4の工程により、高融点金属膜の少
なくともコンタクトホールの底面部分のうち、拡散層と
の界面の部分は全てシリサイド化され、第1の高融点金
属窒化膜との界面の部分は全て窒化されることが好まし
い。
【0012】第4の工程において、高融点金属膜のうち
第1の高融点金属窒化膜との界面の部分が窒化していく
速度は、高融点金属膜のうち拡散層との界面の部分がシ
リサイド化していく速度よりも速いか、あるいは同時で
ある方がよい。
【0013】高融点金属として、例えばチタン,モリブ
デン,タングステン,コバルト,ニッケル,バナジウム
,ハフニウムを用いることができる。
【0014】高融点金属膜は、その圧縮応力が0〜5×
109 (dyn/cm2 )の範囲内にあるように形
成されることが好ましい。
【0015】
【作用】高融点金属膜のうち拡散層との界面の部分はシ
リサイド化されるため、高融点金属窒化膜に対して酸化
処理を行わなくともバリア性が高く、配線層に含まれる
金属材料と半導体基板中のシリコンとの交互拡散が抑制
され、拡散層のpn接合部が破壊される事態が回避され
る。また高融点金属膜の拡散層上の部分がシリサイド化
されることにより、コンタクト抵抗が低下される。また
配線層の下部に、高融点金属窒化膜や高融点金属膜、シ
リサイド膜から成るバリアメタル層が敷かれた状態にな
るため、E.M.やS.M.の発生が抑制され、配線寿
命が長くなる。
【0016】ここで高融点金属膜のうち、少なくともコ
ンタクトホールの側壁部分が全て窒化されることにより
、バリア性が高められる。また高融点金属膜の少なくと
もコンタクトホールの底面部分のうち、拡散層との界面
の部分が全てシリサイド化され、第1の高融点金属窒化
膜との界面の部分は全て窒化されることにより、配線層
の金属材料と半導体基板中のシリコンとの相互拡散が確
実に防止される。
【0017】また、高融点金属膜のうち第1の高融点金
属窒化膜との界面の部分が窒化していく速度が、高融点
金属膜のうち拡散層との界面の部分がシリサイド化して
いく速度よりも速いか、あるいは同時であることにより
、シリサイド膜が厚くなり過ぎて半導体基板中のシリコ
ンが吸い出されることが防止される。
【0018】高融点金属として、例えばチタン,モリブ
デン,タングステン,コバルト,ニッケル,バナジウム
,ハフニウムを用いることができる。
【0019】そして高融点金属膜は、その圧縮応力が0
〜5×109 (dyn/cm2 )の範囲内にあるよ
うに形成されることによって、パッドにワイヤボンディ
ングを行った場合にもパッド下部の酸化膜が剥離するこ
とが防止され、ボンディング特性が向上する。
【0020】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1に、本実施例による半導体装置の製
造方法を工程別に示す。図1(a)に示されたように、
p型半導体基板1の表面にリンイオン(P+ )やヒ素
イオン(As+ )等の不純物イオンが注入されて、n
型の拡散層2が形成されている。そして半導体基板1の
表面全体が酸化されて、シリコン酸化膜が形成される。 このシリコン酸化膜に対し、写真蝕刻法が用いられて拡
散層2の上部が選択的に除去され、コンタクトホール1
0が設けられたシリコン酸化膜3が形成される。
【0021】半導体基板1が、通常のスパッタ装置に搬
入される。シリコン酸化膜3の表面全体にスパッタリン
グが行われ、チタン(Ti)が100〜500オングス
トロームの厚さに堆積されて、図1(b)に示されるよ
うなチタン膜4が形成される。
【0022】次に、このスパッタ装置に半導体基板1が
入ったままの状態で、即ち大気中にさらすことなく連続
して反応性スパッタリングが行われる。このスパッタリ
ングは、アルゴン(Ar)と窒素(N2 )の雰囲気中
で行われ、チタン膜4上にチタンナイトライド膜5が5
0〜200オングストロームの膜厚で形成される(図1
(c))。この場合に、堆積速度は1分間当り0.5〜
2オングストロームというように遅く設定され、堆積と
同時に半導体基板1が摂氏400〜800度に加熱され
る。これにより、チタン膜4のうちチタンナイトライド
膜5と接触している表面部分が窒化されて窒化膜6に変
化し、同時に拡散層2に接触している部分がシリサイド
化されてシリサイド膜7に変化する。ここで、拡散層2
の上面とコンタクトホール10の側壁部分にはチタン膜
5が残らずに、シリサイド化あるいは窒化される必要が
あるが、図示されていないフィールド酸化膜上には残っ
ていてもよい。チタン膜4が窒化される速度は、シリサ
イド化される速度よりも速いか、又は同時である必要が
ある。これは、シリサイド化が速いとシリサイド膜7の
膜厚が厚くなり過ぎて、半導体基板1中のシリコンが吸
い出されてしまうためである。またチタンナイトライド
膜5は、チタンとの反応で体積収縮が起こり、結果的に
引張り応力を有するようになる。
【0023】さらに連続して反応性スパッタリングが行
われ、チタンナイトライド膜5を形成したときよりも速
い体積速度(毎分5〜20オングストローム)でチタン
ナイトライド膜8が500〜2000オングストローム
の膜厚で形成される。この場合に、このチタンナイトラ
イド膜8は、約5×109 (dyn/cm2 )の圧
縮応力を持つようにスパッタ条件が設定される。このよ
うにすることで、チタンナイトライド膜5の引張り応力
と、チタンナイトライド膜8の圧縮応力とが相殺され、
チタンナイトライド膜5及び8に残留する圧縮応力は0
〜5×109 (dyn/cm2 )に低下する。
【0024】その後、チタンナイトライド膜8の表面全
体にアルミニウム,シリコン,銅(Al−Si−Cu)
合金がスパッタリングにより堆積され、厚さ8000オ
ングストロームの配線膜が形成される。この配線膜と、
チタンナイトライド膜8及び5,窒化膜6,チタン膜4
に対し通常の写真蝕刻法が用いられ、図1(e)に示さ
れるような配線膜9,チタンナイトライド膜8a及び5
a,窒化膜6a,チタン膜4aが形成され、所望のパタ
ーンの配線層が得られる。
【0025】このように本実施例では、配線層が(Al
−Si−Cu)合金から成る配線膜9,チタンナイトラ
イド膜8a及び5a,窒化膜6a,チタン膜4aの積層
構造で構成されている。そして、拡散層2の表面上には
チタン膜4は残っておらずシリサイド化されている。こ
のため、チタンナイトライド膜5aの酸化処理を行わな
くとも、配線膜9に含まれるAlと半導体基板1中のシ
リコンとの相互拡散が抑制され、Alのスパイクが拡散
層2を突き抜けてpn接合部を破壊する事態が回避され
る。
【0026】さらに、拡散層2上にはシリサイド膜7が
形成されるため、拡散層2と配線層との間のコンタクト
抵抗が低下されている。またAl合金配線膜9の下部に
、チタンナイトライド膜8a及び5a,窒化膜6a,チ
タン膜4aから成るバリアメタル層が敷かれていること
によって、E.M.又はS.M.の発生が抑制され、断
線に至るまでの寿命が従来の場合よりも2倍以上に伸び
て、高信頼性が得られる。またチタンナイトライド膜8
aとチタンナイトライド膜5aとの間で引張応力が緩和
されているため、パッドの下部に形成される酸化膜との
間で剥離が生じるのが防止され、ボンディング特性も向
上する。
【0027】上述した実施例は一例であり、本発明を限
定するものではない。例えば、実施例では配線膜9がA
l−Si−Cu合金から成っているが、Al−Si 合
金や純粋なAlで形成してもよい。特に、純粋なAlで
配線膜を形成した場合には、配線抵抗を低減させること
ができる。また実施例では高融点金属としてチタンを用
いているが、モリブデン(Mo )やタングステン(W
)、コバルト(Co )、ニッケル(Ni )、バナジ
ウム(V)、ハフニウム(Hf )、タンタル(Ta 
)等の他の高融点金属を用いることもできる。実施例の
拡散層2はn型であるが、p型の拡散層を形成する場合
にも同様に本発明を適用することができる。
【0028】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、高融点金属膜のうち拡散層との界
面の部分がシリサイド化されるため、高融点金属窒化膜
に対して酸化処理を行わなくともバリア性が高く、また
配線層に含まれる金属材料と半導体基板中のシリコンと
の交互拡散が抑制されて、拡散層のpn接合部が破壊さ
れる事態が回避される。また配線層の下部に、高融点金
属窒化膜や高融点金属膜、シリサイド膜から成るバリア
メタル層が敷かれた状態になるため、E.M.やS.M
.の発生が抑制されて配線寿命が長くなり、高信頼性が
得られる。さらに、高融点金属膜の拡散層上の部分がシ
リサイド化されることによって、コンタクト抵抗が低下
される。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の製造方法
を工程別に示した素子断面図。
【符号の説明】
1  半導体基板 2  拡散層 3  シリコン酸化膜 4  チタン膜 5  チタンナイトライド膜 6  窒化膜 7  シリサイド膜 8  チタンナイトライド膜 9  配線膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】表面部分に拡散層が形成された半導体基板
    上に絶縁膜を形成する第1の工程と、前記絶縁膜のうち
    前記拡散層の上部を除去し、コンタクトホールを開孔す
    る第2の工程と、前記半導体基板を真空装置に搬入し、
    前記絶縁膜上と、前記コンタクトホールで露出している
    前記拡散層上とに高融点金属を堆積させて高融点金属膜
    を形成する第3の工程と、前記半導体基板を前記真空装
    置に入れた状態で連続して、前記高融点金属が窒化され
    た第1の高融点金属窒化膜を形成し、同時に、加熱を行
    うことによって前記高融点金属膜のうち前記第1の高融
    点金属窒化膜との界面の部分を窒化させ、前記高融点金
    属膜のうち前記拡散層との界面の部分をシリサイド化さ
    せる第4の工程と、前記第1の高融点金属窒化膜上に、
    前記高融点金属が窒化された第2の高融点金属窒化膜を
    形成する第5の工程と、前記第2の高融点金属窒化膜上
    に配線層を形成する第6の工程とを備えたことを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】前記第4の工程により、前記高融点金属膜
    のうち少なくとも前記コンタクトホールの側壁部分は全
    て窒化されることを特徴とする請求項1記載の半導体装
    置の製造方法。
  3. 【請求項3】前記第4の工程により、前記高融点金属膜
    の少なくとも前記コンタクトホールの底面部分のうち、
    前記拡散層との界面の部分は全てシリサイド化され、前
    記第1の高融点金属窒化膜との界面の部分は全て窒化さ
    れることを特徴とする請求項1記載の半導体装置の製造
    方法。
  4. 【請求項4】前記第4の工程において、前記高融点金属
    膜のうち前記第1の高融点金属窒化膜との界面の部分が
    窒化していく速度は、前記高融点金属膜のうち前記拡散
    層との界面の部分がシリサイド化していく速度よりも速
    いか、あるいは同時であることを特徴とする請求項1な
    いし3記載の半導体装置の製造方法。
  5. 【請求項5】前記高融点金属は、チタン,モリブデン,
    タングステン,コバルト,ニッケル,バナジウム,ハフ
    ニウムのいずれかであることを特徴とする請求項1ない
    し4記載の半導体装置の製造方法。
  6. 【請求項6】前記高融点金属膜は、その圧縮応力が0か
    ら5×109 (dyn/cm2 )の範囲内にあるよ
    うに形成されることを特徴とする請求項1ないし5記載
    の半導体装置の製造方法。
JP3007969A 1991-01-25 1991-01-25 半導体装置の製造方法 Expired - Fee Related JP3017810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3007969A JP3017810B2 (ja) 1991-01-25 1991-01-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3007969A JP3017810B2 (ja) 1991-01-25 1991-01-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04250619A true JPH04250619A (ja) 1992-09-07
JP3017810B2 JP3017810B2 (ja) 2000-03-13

Family

ID=11680296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3007969A Expired - Fee Related JP3017810B2 (ja) 1991-01-25 1991-01-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3017810B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260446A (ja) * 1993-03-05 1994-09-16 Sony Corp 配線構造の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260446A (ja) * 1993-03-05 1994-09-16 Sony Corp 配線構造の製造方法

Also Published As

Publication number Publication date
JP3017810B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US6057223A (en) Passivated copper conductive layers for microelectronic applications
JP2985692B2 (ja) 半導体装置の配線構造及びその製造方法
JPH0653163A (ja) 集積回路障壁構造体とその製法
US5567647A (en) Method for fabricating a gate electrode structure of compound semiconductor device
KR100331906B1 (ko) 반도체 장치의 제조 방법
JP3224787B2 (ja) 金属−シリコン接触バリア被膜用の平坦な界面を有する接点及びその生成方法
JPS61133646A (ja) 半導体装置の製造方法
JPS63172463A (ja) 半導体装置
JPH0296374A (ja) 半導体装置およびその製造方法
JPH04250619A (ja) 半導体装置の製造方法
JP2542617B2 (ja) 半導体装置の製造方法
JP2560626B2 (ja) 半導体装置の製造方法
JPH06204218A (ja) 半導体装置の製造方法
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JPH02235372A (ja) 半導体装置とその製造方法
JPS63244861A (ja) 半導体装置とその製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JPH01166556A (ja) n型GaAsオーム性電極およびその形成方法
JPH03153024A (ja) 半導体装置及びその製造方法
JP3451634B2 (ja) 金属材料堆積方法
KR100217544B1 (ko) 단계적 피복성이 우수한 배선 형성법
JP2964185B2 (ja) 半導体装置の形成方法
JP3034348B2 (ja) 半導体素子及び製造方法
JPH05251384A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees