KR100217544B1 - 단계적 피복성이 우수한 배선 형성법 - Google Patents
단계적 피복성이 우수한 배선 형성법 Download PDFInfo
- Publication number
- KR100217544B1 KR100217544B1 KR1019950040522A KR19950040522A KR100217544B1 KR 100217544 B1 KR100217544 B1 KR 100217544B1 KR 1019950040522 A KR1019950040522 A KR 1019950040522A KR 19950040522 A KR19950040522 A KR 19950040522A KR 100217544 B1 KR100217544 B1 KR 100217544B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- wiring
- film
- tion
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000002184 metal Substances 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 title claims description 10
- 230000008569 process Effects 0.000 title abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 229910010282 TiON Inorganic materials 0.000 claims abstract description 66
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 59
- 238000004544 sputter deposition Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 106
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims 12
- 239000004020 conductor Substances 0.000 claims 11
- 229910052757 nitrogen Inorganic materials 0.000 claims 7
- 229910052719 titanium Inorganic materials 0.000 claims 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 241001067453 Therion Species 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 229910018594 Si-Cu Inorganic materials 0.000 abstract description 6
- 229910008465 Si—Cu Inorganic materials 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000012530 fluid Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 241000271897 Viperidae Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
접촉영역을 가진 반도체 기판의 표면을 커버하는 절연막이 형성된 후, 접촉구멍은 상기 접촉영역에 대응하는 위치에서 절연막내에 형성된다. 접촉구멍 및 절연막을 커버하는 Ti막 및 TiON 막이 순서대로 스퍼터링에 의해 피착된 후, Al-Si-Cu 등의 Al 합금의 배선층은 상기 TiON 막위에 직접 형성된다. 다음에, 350 내지 450의 온도범위에서 저압대기에서 리플로우 처리가 행해짐으로써 배선층을 유동화시켜 접촉구멍을 메운다.
배선층의 하부층으로서 TiON막을 이용함으로써, 배선층의 리플로우 성능 및 단계적 피복성 기능을 향상시킬 수 있다. 이후, 배선층은 배선 패턴을 형성하도록 패턴화된다.
Description
제1도 내지 제4도는 본 발명의 실시예에 따른 배선형성법의 접촉구멍형성과정, TiON/Ti 적층막 형성과정, Al합금피착/어닐링 과정, 배선패턴화과정을 각각 도시한 기판의 단면도.
제5도 및 제6도는 TiON 막상에 Al합금층을 직접 형성한 배선구조에 리플로우 처리를 행하지 않은 경우와 리플로우 처리를 행한 경우의 배선적층의 단면을 각각 도시한 주사형 전자 현미경(SEM) 사진의 모사도.
제7도 및 제8도는 TiON막 및 Al합금층 사이에 Ti막을 가진 배선구조에 리플로우 처리를 행하지 않은 경우와 리플로우 처리를 행한 경우의 배선적층의 단면을 각각 도시한 SEM사진의 모사도.
제9도는 종래의 리플로우 처리를 도시한 기판의 단면도.
제10도는 종래의 가열 스퍼터링 처리를 도시한 기판의 단면도.
제11도는 리플로우 처리동안에 기판온도에 대한 에칭후의 배선층의 수율(yield) 관계를 도시한 그래프.
제12도는 어닐링 온도에 대한 어닐링후의 배선층의 수율관계를 도시한 그래프.
제13도는 여러 조건하에서 제조된 제품의 수율을 도시한 표이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : n형 영역
12 : 절연막 12a : 접촉구멍
14 : Ti막 16 : TiON 막
18 : Al 합금층 20 : 배선층
21 : 반사방지용 적층
본 발명은 배선형성 방법에 관한 것으로서, 특히 LSI 등의 반도체 장치를 제조하는 데에 적합한 배선형성 방법에 관한 것이다.
배선재료층을 유동화시켜 미세한 접촉구멍을 메움으로써 단계적 피복성을 향상시킨 종래 수단으로서 리플로우 처리가 공지되어 있다(예를 들면 일본 특허공개공보 No. 4-65831 참고).
이하, 리플로우 처리를 설명한다. 제9도에 도시한 바와 같이, 산화 실리콘 등의 절연막(2)은 예를 들면 Si로 이루어진 기판(1)의 불순물 도핑영역(4)의 표면을 커버하도록 형성되어 있다. 접촉구멍(2a)은 절연막(2)내에 형성되어, 불순물 도핑영역(4)의 표면을 노출시키고 있다. 이후, Al합금층(3)은 200이하의 기판온도에서의 스퍼터링에 의해 기판(1) 상에 형성된다. Al합금층(3)은 약 550의 온도에서 용융되게 열처리되어 접촉구멍(2a)을 메우게 된다.
이 방법에서는 배리어 막이 형성되어 있지 않으므로 Al이 열처리동안에 기판(1)내로 확산될 수 있으며, 이로 인해 Al 스파이크를 발생시켜 접합누설의 결함을 초래할 수 있다.
단계적 피복성을 개선시키는 또 다른 방법으로서, 고온 바이어스 스퍼터링 방법 및 고온 스퍼터링 방법 등의 고온 스퍼터링 방법이 공지되어 있다(예를 들면, 일본 특허공개공보 No. 4-264719 및 No. 5-36627을 참고).
이하, 고온 바이어스 스퍼터링 방법을 설명한다. 제10도에 도시한 바와 같이, 산화 실리콘과 같은 절연막(2)은 예를 들면 Si로 이루어진 기판(1)의 불순물 도핑영역(4)의 표면을 커버하도록 형성되어 있다. 접촉구멍(2a)은 불순물 도핑영역(4)의 표면을 노출시키도록 절연막(2)내에 형성되어 있다. Ti막(5), TiON막(6), Ti막(7)은 기판(1)상에 순차적으로 형성되어 있다. 이후, 기판(1)은 히트 블럭에 의해 약 500까지 가열되고, RF 바이어스를 히트 블럭에 인가한 상태로 Al합금을 스퍼터링시켜 Al합금층(3)을 형성한다. 이때, Al합금층(3)은 유동화되어 접촉구멍(2a)을 메운다. 하부 Ti막(5)은 접촉저항을 감소시키기 위한 막이며, 중간 TiON 막(6)은 Al이 Si기판(1)내로 확산되는 것을 방지하는 배리어 막이며, 상부 Ti막(7)은 하지층에 대한 Al 합금층(3)의 습윤성을 향상시키기 위한 막이다.
고온 스퍼터 방법은 RF 바이어스가 인가되지 않은 점을 제외하고는 고온 바이퍼스 스퍼터 방법과 같다. 예를 들면, 약 500까지 가열된 기판 상에 Al합금을 스퍼터링함으로써 Al합금층(3)을 형성한다. 이 경우, 산화되기 어려운 TiN막을 상부 Ti막 대신에 이용하면 습윤성은 더욱 향상된다.
이러한 방법에서는 스퍼터링 동안의 온도상태, 바이어스 상태 등을 조절해야 하며, 스퍼터링 이전에 3개의 막(5, 6, 7)을 형성하여야 하므로, 공정이 복잡한 문제점이 있었다.
본 발명의 목적은 리플로우 처리를 이용해서 쉽게 단계적 피복성을 향상시킬 수 있는 배선 형성 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 접촉영역을 가진 기판의 표면을 커버하도록 절연막을 형성하는 단계; 상기 접촉영역에 대응하는 위치에서 상기 절연막내에 접촉구멍을 형성하는 단계; Ti막 및 TiON막을 이 순서대로 피착시켜 상기 접촉구멍 및 절연막을 커버하는 단계; 상기 TiON 막위에 직접 Al 또는 Al합금의 배선층을 피착시키는 단계; 상기 배선층을 피착한 후, 상기 배선층을 가열하여 이 배선층이 상기 접촉구멍 내로 흐르도록 리플로시키는 단계; 및 상기 배선층을 리플로우시킨 후, 상기 Ti막, 상기 TiON막, 상기 배선층의 적층을 패턴화하여 배선패턴을 형성하는 단계를 포함하는 배선형성 방법이 제공된다.
본 발명에 의하면, Al 또는 Al합금층과 직접 접촉하는 하부 배치막으로서 TiON막을 이용하였기 때문에 Al 또는 Al합금층의 리플로우 성능이 향상되고, 양호한 임베딩(embedding) 성능을 얻을 수 있다.
일본 특허공개공보 No.4-264719 및 No. 5-36627에는 TiON 막위에 Ti막, TiN막등의 습윤성이 우수한 막을 형성함으로써 고온 바이어스 스퍼터링 방법 또는 고온 스퍼터링 방법에 의해 리플로우된 Al합금층의 임베딩 성능이 개선될 수 있다고 기술되어 있다. 그런데, 본 발명자에 의한 연구에 따르면 TiON 막 위에 습윤성이 우수한 막을 형성하지 않는 쪽이 오히려 더 양호한 리플로우 처리에 의한 임베딩 성능을 얻을 수 있음을 알 수 있었다. 이외에도, Ti막 또는 TiN막을 형성하지 않아도 되므로 처리과정은 단순화될 수 있다.
이하, 도면을 참고하여 본 발명을 설명한다.
제1도 내지 제4도는 본 발명의 일실시예에 따른 배선형성 방법을 도시한 것이다. 이하, 제1도 내지 제4도에 대응하는 과정 (1)~(4)을 순서대로 설명한다.
(1) 예를 들면 n형 영역(11)은 p형 Si로 이루어진 반도체 기판(10)의 표면내에 형성된다. 이후, 산화 실리콘 등의 절연막(12)을 화학 기상 증착(CVD)에 의해 기판 상에 형성한다. n형 영역(11)을 노출시키는 접촉구멍(12a)은 공지의 사진석판술 및 건식에칭에 의해 절연막(12)내에 형성된다. 단차 완화 관점에서 볼때에, 접촉구멍(12a)은 외부(상부)쪽으로 감에 따라 그 개방 직경이 증가되도록 형성하는 것이 바람직하다. 예를 들면, 접촉구멍(12a)은 등방성 습식에칭 및 이방성 건식에칭을 조합하여 그 상부 영역이 테이퍼 부분을 가지도록 형성될 수 있다.
(2) 다음에, Ti막(14)은 스퍼터링에 의해 기판 상에 피착됨으로써 접촉구멍(12a) 및 절연막(12)을 커버한다. Ti막(14)은 접촉저항을 감소시키는 작용을 하며, 예를 들면 10의 두데로 피착된다. 스퍼터링 조건은 RF 파워를 1kW, 스퍼터링 가스로서 Ar, 가스압력을 5mTorr, 피착속도는 100/min, 기판온도는 200로 할 수 있다. 다음에, 반응성 스퍼터링에 의해 Ti막(14)을 커버하도록 TiON막(16)을 피착한다. TiON막(16)은 TiN막보다 우수한 배리어 막이며, 예를 들면 100의 두께로 피착된다. TiON막(16)을 형성하는 스퍼터 조건은 예를 들면 RF 파워를 5Kw, 가스조성은 Ar(40)-N2(50)-O2(10), 가스압력은 5mTorr, 각의 피착속도는 100/min, 기판온도는 200로 할 수 있다.
TiON 막(16)을 형성하는 또 다른 방법에 의하면, 반응성 스퍼터링에 의해 TiN막을 형성하고, O2를 포함하는 분위기에서 어닐링함으로써 TiN막을 TiON막(16)으로 변환시킨다.
(3) 다음에, Al-Cu 또는 Al-Si-Cu 등의 Al 합금은 200이하의 기판 온도에서 스퍼터링에 의해 피착됨으로써 TiON막(16)을 커버하는 Al합금층(18)을 형성하므로, TiON막(16)에 직접 접촉하게 된다. Al합금층(18)의 두께는 예를 들면 500로 할 수 있다. 이후, 저압 분위기에서 어닐링 과정이 행해짐으로써 Al합금층(18)을 유동화시키거나 리플로우시키므로, 상기 합금층은 접촉구멍(12a)내에 흘러들어 상기 접촉구멍(12a)에서 단계적 피복성을 회복시킨다(리플로우 처리). 이후, 본 발명에서 이러한 리플로우 처리를 피착후의 리플로우라고 칭한다. 예를 들면, 어닐링 처리는 급속 열 어닐링(RTA)이고, 440의 기판온도에서 120초 동안 행해진다. 그러므로, 제3도에 도시한 바와 같이 Al합금층(18)의 단면은 오히려 접촉구멍(12a)의 개구된 단차에 일치하며, 접촉구멍에 병목부가 없게 된다.
(4) 이후, Ti막(14), TiON막(16), Al합금층(18)의 적층은 공지의 사진석판술 및 건식에칭에 의해 패턴화됨으로써 배선층(20)을 형성한다. 이 배선층(20)은 Ti막(14A), TiON막(16A), Al합금층(18A)의 적층이며, 접촉구멍(12a)을 통해 기판(10)의 n형 영역(11)에 접속된다. 배선을 n형 영역에 형성하는 것에 대해 설명하였으나, 마찬가지 방식으로 p형 영역에도 형성할 수 있다. 더 높은 위치에서의 배선, 예를 들면 기판 상에 형성된 다결정실리콘 전극(배선)에 대한 배선 역시 마찬가지 방식으로 형성될 수 있다.
Al합금층(18)의 하지충으로 사용되는 막으로서 TiON막 또는 TiN막 중 어느쪽이 단계적 피복성을 더욱 향상시키는지를 체크하기 위해 실험이 행해졌다. 단계적 피복성을 평가하는 데에 있어서, 샘플을 접촉구멍의 중심을 따라 자르는 것이 어렵기 때문에 정량적으로 피복율을 구하는 것이 곤란하다. 이러한 이유로 하여, 단계적 피복성이 양호한지 여부는 일반적으로 SEM에 의한 샘플의 단면사진을 관찰하여 판단한다. 본 실험에서도 이 방법을 이용하였다.
제5도 내지 제8도는 실험에 사용된 샘플의 단면의 SEM 사진의 모사도이다. 샘플들은 다음과 같은 방법으로 준비되었다. 산화 실리콘의 절연막(12)이 Si기판(10)의 표면상에 형성된 후, 접촉구멍(12a)은 제1도에 설명한 것과 유사하게 절연막(12)내에 형성되었다. 2가지 형태의 배리어 막들을 이들 기판(10)상에 형성하였다. 제5도 및 제6도에 도시한 배리어 적층(17)은 Ti막 및 TiON막의 순서대로 기판 상에 피착된 TiON/Ti 적층이다.
Ti막 및 TiON막의 두에는 각각 20및 100이다. 제7도 및 제8도에 도시한 배리어 적층(19)은 적층(17)과 같은 TiON/Ti 적층의 표면상에 또 다른 Ti막이 적층된 Ti/TiON/Ti 적층이다. TiON막 위의 상부 Ti막의 두께는 20이다. TiON 막의 두께는 80-150범위로 설정될 수 있다.
배리어 적층위에는 Al-Si-Cu의 Al합금층(18)을 형성하였다. Al합금층(18)의 두께는 400이었다.
이 구조는 430의 기판온도에서 120초 동안 리플로우 처리되었다. 리플로우 처리 이후에, 반사방지용 적층(21)을 스퍼터링에 의해 Al합금층(18) 상에 형성하였다. 반사방지용 적층(21)은 Ti막 상에 피착된 TiN막을 가진 TiN/Ti적층이다. Ti막 및 TiN막의 두께는 각각 7, 40이다. 이들 샘플들과 비교하기 위해, 리플로우 처리되지 않은 샘플들을 준비하였다.
제5도 및 제6도에 도시한 샘플들은 Al합금층(18)과 TiON막(적층(17)의 최상층)사이에 Ti막을 가지고 있지 않다. 즉, Al합금층(18)은 TiON막에 직접 접촉되어 있다. 제5도의 샘플은 리플로우 처리를 하지 않은 때의 상태이고, 제6도의 샘플은 Al합금 형성 이후에 리플로우 처리를 한 때의 상태이다. 제5도와 제6도의 비교로부터, 리플로우 처리는 단계적 피복성을 상당히 향상시키는 것을 알 수 있다. 제6도의 샘플은 본 발명의 일실시예에 해당한다.
제7도 및 제8도의 샘플은 Al합금층(18)과 TiON 막(적층(19)의 중간층)사이에 Ti막을 가지고 있다. 제7도의 샘플은 리플로우 처리를 하지 않은 때의 상태이고, 제8도의 샘플은 Al합금 형성 후에 리플로우 처리를 한 때의 상태이다. 제7도와 제8도간의 비교에서는 리플로우 처리가 단계적 피복성을 별로 개선시키지 못했음을 알 수 있다. 또한, 제6도와 제8도의 비교로부터 제6도의 단계적 피복성이 훨씬 뛰어남을 알 수 있다.
제7도 및 제8도에 도시한 샘플 이외에도, TiON막 위에 Ti막 대신에 TiN막을 가진 TiN/TiON/Ti의 배리어 적층(19)을 가진 다른 샘플들을 준비하여 유사한 실험을 하였다. 실험에서, 리플로우 처리에 의한 단계적 피복성의 향상은 제8도에서보다 다소 양호하나 제6도에서보다는 뒤떨어짐을 알 수 있었다.
TiON막 위에, Ti막 및 TiN막 등의 습윤성이 우수한 막이 형성되어 있지 않은 경우에 리플로우 성능이 향상되는 원인은 분명하지 않지만, 다음과 같은 까닭으로 여겨진다. 리플로우 처리에서 결정입자가 성장하여 매립된다고 하는 모델을 제안한다. 경험적으로, 비교적 높은 온도에서 Ti막 상에 Al-Si-Cu층이 피착되는 때에도 결정입자는 크게 성장되지 않는다. 이는 Ti가 Al-Si-Cu 합금 내로 용융됨으로써 결정입자의 성장을 방해하기 때문이라고 생각할 수 있다. 마찬가지로, 리플로우 처리동안 Ti가 결정입자의 성장을 막고 있는 것으로 생각된다.
350미만의 기판 온도에서, Al 또는 Al 합금은 리플로우되기가 어렵다. 그러므로, 리플로우 처리동안에 기판 온도를 350이상으로 설정하는 것이 바람직하다. 리플로우 처리동안의 바람직한 기판 온도는 다음과 같은 방법으로 결정되었다.
리플로우 처리에서의 기판온도는 350 내지 450구간의 온도인 것이 바람직하다. Al합금은 350미만의 온도에서는 리플로우되지 않으며, 장치의 수율은 450보다 높은 온도에서 감소되기 때문이다.
이하, 상기 리플로우/스퍼터 방법에 의해 형성된 Al합금층의 전기적 성질을 설명한다.
[1. 배선재료층 형성조건]
접촉구멍은 층간절연막내에 형성되어 있고, Ti층 및 TiON층의 배리어 금속 적층은 DC 마그네트론 RIE 스퍼터링에 의해 피착됨으로써 상기 접촉구멍을 커버링한다. Ti층 및 TiON층을 형성하는 조건은 다음과 같다.
Ti 두께 : 20
스퍼터 가스 : Ar
압력 : 5mTorr
RF파워 : 1kW
기판온도 : 200
TiON 두께 : 100
스퍼터 가스 : Ar(냉각용)+Na+O2
압력 : 6mTorr
RF파워 : 5kW
기판 온도 : 200
TiON막에서의 Ti/N/O의 몰비는 바람직하게는 5 : 0.5~1.5 : 4.5~3.5이며, 더욱 바람직하게는 5 : 1.0~1.2 : 4.0~3.8이다. 산소 함유량의 바람직한 상한값, 즉 4.5는 Ti가 산화물(TiO, TiO2등)로 변화하지 않도록 결정된 값이다. 산소 함유량의 더욱 바람직한 상한값, 즉 4.0은 H2어닐링 후의 제품의 수율으로부터 결정된다.
제13도의 표는 H2어닐링 후에 얻은 제품의 비율을 도시한 것이다. 제1열은 스퍼터링 분위기내의 O2함유량을 표시한 것이고, 제2 및 제3열은 TiON막 및 Ti막(TiON 막의 하지층)의 두께를 표시한 것이다.
배리어 금속층이 형성된 후, 500두께의 Al합금층이 그 위에 피착된다. Al합금층이 피착된 후, 온도를 상승시켜 Al합금을 리플로우시킨다(리플로우 온도 : 435 내지 465).
[2. 수율 체크]
장치의 수율은 상기 방식으로 형성된 배선을 가진 각 장치 내에서 전기적 단락이 발생하는 가에 대해 체크되었다. 제11도는 리플로우 처리에서 435 내지 465의 기판온도의 함수로서 장치 수율을 도시한 그래프이다. Al 배선이 에칭에 의해 패턴화된 때에 수율을 체크하였으며, 에칭에서 오버-에칭율을 80, 90, 100로 변화시켰다. 오버-에칭율은 기판상의 개방공간에서의 불필요한 배선물질을 제거한 후에 여분으로 에칭하는 데에 필요한 시간 대 개방공간에서의 불필요한 배선물질을 제거하는 데에 필요한 시간과의 비율이다.
1) 오버-에칭율 = 80
오버-에칭율 80에서, 수율은 450이하의 기판온도에서 100가 되지 않으나 크게 낮아지지 않는다. 그런데, 450보다 높은 온도에서, 수율은 온도가 상승함에 따라 감소한다. 465의 기판온도에서, 수율은 약 15이다.
2) 오버-에칭율 = 90
오버-에칭율 90에서, 일반적으로 수율은 450이하의 기판온도에서 100로 일정하거나 또는 100부근이다. 그런데, 450보다 높은 기판온도에서 수율은 온도가 상승함에 따라 감소한다. 465의 기판온도에서, 수율은 약 24이다.
3) 오버-에칭율 = 100
오버-에칭율 100에서, 기판온도 450이하의 조건하에서는 어떤 장치도 전기적으로 단락되지 않는다. 450보다 더 높은 기판온도에서, 수율은 기판온도가 상승함에 따라 크게 감소한다. 465의 기판온도에서, 수율은 약 40이다.
수율은 1) 내지 3)의 어떤 오버-에칭계수에서도 450보다 높은 기판온도에서 크게 감소한다. 그러므로, 리플로우 처리시 기판온도를 350 내지 450의 구간에서 선택하는 것이 바람직하다.
이러한 450이상의 기판온도에서의 수율저하 현상은 다음 이유에 기인하는 것으로 볼 수 있다.
기판온도가 450를 넘게 상승함에 따라 Al합금층에 함유된 실리콘 또는 구리(예를 들면, Al-Si-Cu, Al-Si)는 처리동안에 석출되는 경향이 있다. 실리콘 또는 구리는 절연막에서도 석출되어 패턴화 이후에도 상기 막 위에 잔존하므로, 이러한 실리콘 또는 구리가 전기적 단락을 야기하는 것으로 간주된다. 만약, 450이하의 기판온도에서 피착후 리플로우 방법에 의해 배선이 형성되면, 상기 전기적 단락 문제는 발생되지 않는다.
게다가, 450이하의 기판온도에서 피착후 리플로우 방법에 의해 형성된 Al합금층을 이용한 배선에 대해서는 다음의 잇점이 예상된다. a) 350 내지 450의 온도범위에서, Al합금은 절연막에 일치하여 형성된다. 즉, 접촉구멍의 테이퍼 영역 및 절연막의 평탄한 영역에 일치하여 형성된다. 더욱 높은 온도(예를 들면, 500)에서 형성된 Al합금층은 테이퍼 부분에서 얇아지기 쉬우므로, 350 내지 450의 기판온도범위에서 형성된 Al합금층은 더 높은 기판온도에서 형성된 Al합금층에 비해 더욱 균일한 두께의 배선을 얻기 쉬어, 테이퍼 부분에서의 단선을 방지하는 것이 가능하다. b) 350 내지 450범위의 기판온도에서 형성된 균일한 두께의 Al합금층은 그 표면에서 접촉구멍에 대해 함몰부를 가진다. 이 함몰부는 패턴화때의 위치정렬용 표시로 이용될 수 있다. 더욱 높은 온도(예를 들면, 500)에서 형성된 Al합금층의 경우, Al합금은 완전히 유동화되어 버리기 때문에 함몰부 형성이 어렵게 된다. 함몰부가 형성되어 있어도 그 깊이가 너무 얕아서 위치 정렬용 표시로 이용할 수가 없다.
또한, 배리어 충으로서 TiN층 및 TiON층을 이용한 장치를 비교한다.
제12도의 그래프에 도시한 바와 같이, 여러 온도에서 어닐링 처리를 행함으로써, 배리어 금속이 TiON 또는 TiN인 다수의 체인 접속된 배선을 구비한 장치의 수율에 대한 온도 의존성을 체크하였다.
다음과 같은 방식으로 샘플을 형성하였다. 5000개의 n형 영역들이 형성되어 있는 p형 반도체 기판 상에 절연막을 형성하였다. 각각의 n형 영역 상에 한 쌍의 접촉구멍을 형성하였다. 상기 접촉구멍을 통해 기판상의 n형 영역의 인접쌍들간에 배선을 접속하였다. 각각의 배선은 하지층부터 Ti층(20), Al합금층과 접촉되어 있는 TiON 또는 TiN 배리어 금속층(각각 100), 350 내지 450의 기판온도범위에서 상기 기술한 피착후 리플로우 방법에 의해 형성된 Al합금층(500), 및 반사방지막(40의 TiN)의 적층이다. 상기 샘플들에 대해 450 내지 525의 어닐링 온도 범위에서 어닐링을 행하였다.
TiON이 배리어 금속으로 사용되면, 접촉부에서의 내열성을 나타내는 접합 누설 전류에 대한 수율은 100이고, 어닐링 온도를 변경하여도 수율은 감소하지 않는다.
TiN이 배리어 금속으로서 사용되면, 수율은 475까지의 어닐링 온도에서는 100이지만, 온도가 475를 넘게 상승됨에 따라 수율은 크게 감소한다.
따라서, 350 내지 450의 기판온도범위에서 피착후 리플로우 방법에 의해 Al합금층을 형성하는 경우, TiON을 배리어 금속으로 사용하면 배선의 내열성은 더욱 폭넓은 어닐링 온도범위에서 일정하게 된다. 그러므로, 장치형성과정에서 온도범위의 설정에 여유를 가질 수 있다. 배선층위에서 층간 절연막을 리플로우시키는 처리 및 수소를 이용한 어닐링 처리등에서, 온도 또는 기타 요소를 용이하게 제어할 수 있다.
상기 실시예에서, Al합금층(18) 대신에 Al층이 사용될 수도 있다.
바람직한 실시예를 예로 들어 본 발명을 설명하였으나, 본 발명은 이에만 제한되는 것은 아니며, 청구범위의 내용 및 개념을 이탈하지 않는 한도 내에서 여러 변형 및 수정이 가능함은 물론이다.
Claims (23)
- 배선형성 방볍에 있어서, 접촉영역을 가진 기판의 표면을 커버하도록 절연막을 형성하는 단계; 상기 접촉영역에 대응하는 위치에서 상기 절연막내에 접촉구멍을 형성하는 단계; Ti막 및 TiON막을 이 순서대로 피착시켜 상기 접촉구멍 및 절연막을 커버하는 단계; 상기 TiON 막위에 직접 Al 또는 Al합금의 배선층을 피착시키는 단계; 상기 배선층을 피착한 후, 상기 배선층을 가열하여 이 배선층이 상기 접촉구멍 내로 흐르도록 리플로시키는 단계; 및 상기 배선층을 리플로우시킨 후, 상기 Ti막, 상기 RiON막, 상기 배선층의 적층을 패턴화하여 배선패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 배선형성 방법.
- 제1항에 있어서, 상기 가열 및 리플로우 단계는 350 내지 450범위에서 행해지는 것을 특징으로 하는 배선형성 방법.
- 제2항에 있어서, 상기 피착단계는 스퍼터링에 의해 행해지는 것을 특징으로 하는 배선형성 방법.
- 제3항에 있어서, 상기 피착단계에서는 질소 및 산소를 함유하는 분위기에서 반응성 스퍼터링에 의해 상기 TiON막을 피착시키는 것을 특징으로 하는 배선형성 방법.
- 제3항에 있어서, 상기 피착단계는 반응성 스퍼터링에 의해 상기 TiN막을 피착시키는 단계, 산소를 함유하는 분위기에서 상기 TiN막을 어닐링하여 TiON 막을 형성하는 단계를 포함하는 것을 특징으로 하는 배선형성 방법.
- 제1항에 있어서, 상기 배선층은 Si 및 Cu 중에서 적어도 하나를 함유하는 Al합금으로 이루어진 것을 특징으로 하는 배선형성 방법.
- 도체 배선 제조방법에 있어서, a) 접촉영역을 가진 기판을 제공하는 단계; b) 상기 접촉영역까지 통하는 접촉구멍을 가진 절연층을 상기 기판상에 형성하는 단계; c) TiON 표면층을 가진 배리어 금속층을 상기 기판 상에 형성하는 단계; d) Al 또는 Al 합금층을 200이하의 기판온도에서 상기 TiON 표면층위에 직접 형성하는 단계, 상기 배리어 급속층 및 상기 Al 혹은 Al합금층 모두 배선층으로서 작용하며; e) 상기 d)단계 후, 상기 배선층을 가열하여 상기 Al 또는 Al합금층을 용융시키는 단계를 포함하는 것을 특징으로 하는 도체 배선 제조방법.
- 제7항에 있어서, 상기 e)단계에서, 상기 배선층을 350 내지 450의 기판온도까지 가열시키는 것을 특징으로 하는 도체 배선 제조방법.
- 제7항에 있어서, 상기 배리어 금속층은 TiON층 및 Ti층의 적층으로 이루어진 것을 특징으로 하는 도체 배선 제조방법.
- 제7항에 있어서, 상기 TiON 표면층을 구성하는 Ti, O 및 N의 몰비는 5 : 0.5 내지 1.5 : 4.5 내지 3.5인 것을 특징으로 하는 도체 배선 제조방법.
- 제10항에 있어서, 상기 TiON 표면층을 구성하는 Ti, O 및 N의 몰비는 5 : 1.0 내지 1.2 : 4.0 내지 3.8인 것을 특징으로 하는 도체 배선 제조방법.
- 제7항에 있어서, 상기 Al 또는 Al합금층의 두께는 약 500인 것을 특징으로 하는 도체 배선 제조방법.
- 제7항에 있어서, 상기 TiON 표면층의 두께는 80-150범위인 것을 특징으로 하는 도체 배선 제조방법.
- 제7항에 있어서, 상기 TiON 표면층은 Ar, N2및 O2의 분위기에서 형성되는 것을 특징으로 하는 도체 배선 제조방법.
- 적층 배선 제조방법에 있어서, a) 기판을 제공흐하는 단계; b) 구멍을 가진 절연층을 상기 기판 상에 형성하는 단계; c) TiON 표면층을 가진 제1도체층을 상기 구멍에 형성하는 단계; d) 제2도체층을 상기 TiON 표면층위에 직접 형성하는 단계, 상기 제1 및 제2도체층은 모두 배선층으로 작용하며; e) 상기 d)단계후, 상기 배선층의 온도를 상승시켜 상기 제2도체층을 용융시키는 단계를 포함하는 것을 특징으로 하는 적층 배선 제조방법.
- 제15항에 있어서, 상기 제2도체층은 Al 또는 Al합금으로 이루어진 일군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 적층 배선 제조방법.
- 제15항에 있어서, 상기 e)단계에서, 상기 배선층을 350 내지 450의 기판온도까지 가열시키는 것을 특징으로 하는 적층 배선 제조방법.
- 제15항에 있어서, 상기 제1도체층은 TiON층 및 Ti층의 적층으로 이루어진 것을 특징으로 하는 적층 배선 제조방법.
- 제15항에 있어서, 상기 TiON 표면층을 구성하는 Ti, O 및 N의 몰비는 5 : 0.5 내지 1.5 : 4.5 내지 3.5인 것을 특징으로 하는 적층 배선 제조방법.
- 제19항에 있어서, 상기 TiON 표면층을 구성하는 Ti, O 및 N의 몰비는 5 : 1.0 내지 1.2 : 4.0 내지 3.8인 것을 특징으로 하는 적층 배선 제조방법.
- 제15항에 있어서, 상기 제1도체층의 두께는 약 500인 것을 특징으로 하는 적층 배선 제조방법.
- 제15항에 있어서, 상기 TiON 표면층의 두께는 80-150의 범위인 것을 특징으로 하는 적층 배선 제조방법.
- 제15항에 있어서, 상기 TiON 표면층은 Ar, N2및 O2의 분위기에서 형성되는 것을 특칭으로 하는 적층 배선 제조방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP94-300301 | 1994-11-09 | ||
JP30030194 | 1994-11-09 | ||
JP7266455A JPH08191106A (ja) | 1994-11-09 | 1995-09-20 | 配線形成法 |
JP95-266455 | 1995-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960019529A KR960019529A (ko) | 1996-06-17 |
KR100217544B1 true KR100217544B1 (ko) | 1999-09-01 |
Family
ID=26547458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950040522A KR100217544B1 (ko) | 1994-11-09 | 1995-11-09 | 단계적 피복성이 우수한 배선 형성법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH08191106A (ko) |
KR (1) | KR100217544B1 (ko) |
-
1995
- 1995-09-20 JP JP7266455A patent/JPH08191106A/ja active Pending
- 1995-11-09 KR KR1019950040522A patent/KR100217544B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960019529A (ko) | 1996-06-17 |
JPH08191106A (ja) | 1996-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0421735B1 (en) | Method of Manufacturing a Semiconductor Device | |
US4937652A (en) | Semiconductor device and method of manufacturing the same | |
KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
US6518177B1 (en) | Method of manufacturing a semiconductor device | |
US6028359A (en) | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture therefor | |
EP0388565B1 (en) | Refractory metal silicide cap for protecting multi-layer polycide structure | |
EP0866498B1 (en) | Method of manufacturing a semiconductor device having aluminum contacts or vias | |
KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
JPH07312354A (ja) | 改善したコンタクトバリアを有する集積回路 | |
EP0542262B1 (en) | Method for forming a metal conductor in semiconductor device | |
US5395795A (en) | Method for fabricating a semiconductor device | |
KR100217544B1 (ko) | 단계적 피복성이 우수한 배선 형성법 | |
JPH07130854A (ja) | 配線構造体及びその形成方法 | |
JP2560626B2 (ja) | 半導体装置の製造方法 | |
US5686323A (en) | Method of manufacturing a semiconductor device having an out diffusion preventing film | |
US5994213A (en) | Aluminum plug process | |
JP3337758B2 (ja) | 半導体装置の製造方法 | |
JPH04196122A (ja) | 半導体装置の製造方法 | |
JP3778155B2 (ja) | 配線形成法 | |
EP0818821B1 (en) | Method of forming an Al/Ti layered interconnection | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
KR100222124B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JPH0677162A (ja) | 半導体装置とその製法 | |
JPH03276763A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090525 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |