KR100222124B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100222124B1
KR100222124B1 KR1019960024499A KR19960024499A KR100222124B1 KR 100222124 B1 KR100222124 B1 KR 100222124B1 KR 1019960024499 A KR1019960024499 A KR 1019960024499A KR 19960024499 A KR19960024499 A KR 19960024499A KR 100222124 B1 KR100222124 B1 KR 100222124B1
Authority
KR
South Korea
Prior art keywords
film
annealing
forming
protective metal
metal film
Prior art date
Application number
KR1019960024499A
Other languages
English (en)
Other versions
KR980005540A (ko
Inventor
권성수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024499A priority Critical patent/KR100222124B1/ko
Publication of KR980005540A publication Critical patent/KR980005540A/ko
Application granted granted Critical
Publication of KR100222124B1 publication Critical patent/KR100222124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 있어서, 2단계의 어닐링 공정을 통하여 낮은 콘택저항과 우수한 보호 금속막 특성을 갖는 금속 배선 형성방법에 관한 것으로, 소정의 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계; 접합 영역 표면의 일부분이 노출되도록 절연막의 예정된 영역에서 콘택홀을 형성하는 단계; 결과물 상부에 보호 금속막을 증착하는 단계; 보호 금속막에 대하여 콘택저항을 감소시키기 위한 급속 열처리 공정의 제 1 어닐링을 실시하는 단계; 보호 금속막에 대한 특성을 향상시키기 위한 노방식 열처리 공정의 제 2 어닐링을 실시하는 단계; 및, 결과물 상부에 금속층을 증착한 후 패턴화하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성방법
제1도 및 제2도는 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면.
제2도는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 접합 영역
13 : 절연막 14 : Ti막
15 : TiN막 16 : TiSi2막
17 : 금속층
[발명의 분야]
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 금속 배선 형성방법에 관한 것이다.
[종래기술]
최근 반도체 소자의 집적도가 증가함에 따라 배선 설계가 자유롭고 용이하며, 배선 저항 및 전류 용량 등의 설정을 여유있게 할 수 있는 금속 배선기술에 관한 연구가 활발히 진행되고 있다.
제1도는 일반적인 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면이다.
제1도에 도시된 바와 같이, 소정의 접합 영역(2)이 구비된 반도체 기판(1) 상부에 절연막(3)을 형성한다. 그런 다음, 포토리소그라피의 일련 공정 및 식각 공정을 통하여, 접합 영역(2)과 전기적 결합을 위한 콘택홀(도시되지 않음)을 형성한다. 그 후, 결과물 상부에 보호 금속막으로서 Ti막(4) 및 TiN막(5)을 연속적으로 증착한다. 이어서, 증착된 보호 금속막에 대한 어닐링 공정을 급속 열처리 공정(Rapid Thermal Process ; 이하, RTP라 칭함)으로 600 내지 800의 온도에서 10 내지 30초 동안 실시하여, 접합 영역(2) 표면의 콘택 영역에 TiSi2막(6)를 형성함으로써 콘택 저항이 감소되는 보호 금속막을 형성한다.
그런 다음, 전체 구조물 상부에 금속층(7)을 증착한 후, 패턴화함으로써 금속 배선을 형성하게 된다.
그러나, 상술된 금속 배선 형성방법에 있어서, 보호 금속막의 특성이 제대로 유지되기 위해서는 TiN막(5)의 그레인 바운더리(grain boundary)에 O2가 채워져야 하는데, 상술된 보호 금속막에 대한 어닐링 공정으로는 O2가 채워지지 못한다. 따라서, 보호 금속막의 특성이 열화되어 접합 누설 전류가 증가하는 단점이 있게 된다.
한편, 제2도에서는 상술된 어닐링 공정시의 문제점을 감안한 종래의 반도체 소자의 금속 배선 형성방법을 나타내는데, 상술된 제1도의 공정에서와 동일한 방식으로 콘택홀이 형성된 결과물 상부에 Ti막(4) 및 TiN막(5)의 보호 금속막을 연속적으로 증착한 후, 보호 금속막에 대한 어닐링 공정을 실시한다.
이때, 어닐링 공정은 노(furance) 어닐링 방식에 의하여, 400 내지 450의 온도에서 약 30분 동안 진행한다. 이어서, 결과물 상부에 금속층(7)을 증착한 후, 패턴화함으로써 금속 배선을 형성하게 된다.
그러나, 상술된 방식으로 어닐링을 진행함으로써 보호 금속막의 특성이 우수해지는 반면, 제2도에 도시된 바와 같이, 콘택 영역(A)에 Ti막(4)의 TiSi막은 형성되지 않게 됨에 따라, Ti막으로 인한 콘택 저항이 크게 증가하는 단점이 있게 된다.
[발명이 이루고자 하는 기술적 과제]
상술된 종래의 금속 배선의 형성시 보호 금속막에 대한 어닐링 공정의 진행에 있어서는 어닐링 방식에 따라, 콘택 저항이 증가되거나 또는 보호 금속막의 특성이 저하되는 문제가 있게 된다.
즉, 보호 금속막의 우수한 특성을 얻기 위하여 노로 400 내지 450의 온도로 약 30분 동안 어닐링 하거나, RTP로 600 내지 800의 온도로 10 내지 30초 동안 어닐링을 실시하게 된다. 이때, 보호 금속막의 어닐링을 노로하면 0.6㎛ 크기의 예컨대 p+ 콘택 저항은 200 내지 300/□ 로서 RTP에 의해서 어닐링 한 경우의 100/□ 이하의 p+ 콘택저항 보다 2 내지 3 배의 큰 저항값을 갖게 되는 단점이 있다. 반면, RTP에 의해 어닐링된 보호 금속막은 콘택저항은 낮으나, 보호 금속막의 특성이 노로 어닐링한 경우보다 취약하기 때문에 접합 누설 전류가 크게 증가하여 소자의 특성이 저하되는 단점이 있게 된다.
이에 본 발명은 상술된 문제점을 감안하여 창출된 것으로서, 보호 금속막의 특성이 우수함과 더불어, 낮은 콘택 저항을 갖는 반도체 소자의 금속 배선 형성방법을 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상술된 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성방법은 소정의 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계; 상기 접합 영역 표면의 일부분이 노출되도록 상기 절연막의 예정된 영역에서 콘택홀을 형성하는 단계; 상기 결과물 상부에 보호 금속막을 증착하는 단계; 상기 보호 금속막에 대하여 콘택저항을 감소시키기 위한 급속 열처리 공정의 제 1 어닐링을 실시하는 단계; 상기 보호 금속막에 대한 특성을 향상시키기 위한 노방식 열처리 공정의 제 2 어닐링을 실시하는 단계; 및, 상기 결과물 상부에 금속층을 증착한 후 패턴화하는 단계를 포함하는 것을 특징으로 한다.
상기된 구성으로 된 본 발명에 의하면, 금속 열처리 공정 및 노 방식이 병합된 2 단계의 어닐링 공정을 통하여 각각의 어닐링에 따른 단점이 보완됨에 따라, 낮은 콘택저항과 우수한 보호 금속막 특성을 갖는 금속 배선을 형성할 수 있게 된다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
제3도는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면으로, 도면부호 11은 반도체 기판이고, 12는 접합 영역, 13은 절연막, 14는 Ti막, 16은 TiSi2막, 17은 금속층이다.
제3도에 도시된 바와 같이, 소정의 접합 영역(12)이 구비된 반도체 기판(11) 상부에 절연막(13)을 형성한다. 그런 다음 접합 영역(12)가 전기적 결합을 위한 콘택홀을 형성하기 위하여, 포토리소그라피의 공정으로 패턴화된 레지스트막(도시되지 않음)을 절연막(13) 상부의 예정된 영역에 형성한다. 그 후, 접합 영역(12)의 표면이 일부 노출되도록 절연막(13)을 식각함으로써, 콘택홀(도시되지 않음)을 형성한다.
이어서, 결과물 상부에 보호 금속막으로서 Ti막(14) 및 TiN막(15)을 연속적으로 증착한 후, 2단계의 어닐링 공정을 진행한다. 즉, 제 1 단계에서는 RTP로 600 내지 800의 온도로 10 내지 30초 동안 어닐링을 진행하여, 접합 영역(2)과의 콘택 영역에 TiSi2막(16)이 형성되게 하여 콘택 저항을 낮춘다. 이때, 어닐링 분위기는 N2가스만을 이용하도록 한다. 이는, 만약 어닐링 분위기에 O2가스가 존재하게 되면, 콘택 영역에 TiO 등의 산화물이 생성되어 콘택저항이 증가하게 되는 문제가 발생하기 되기 때문이다. 그런 다음 제 2 단계의 어닐링 고정을 진행하게 되는데, 제 2 단계에서는 노에서 400 내지 450의 온도로 약 30분 동안 어닐링을 진행하여, TiN막(15)의 그레인 바운더리에 O2가 채워지게 한다. 이로써 2단계의 어닐링 고정을 마친 다음, 결과물 상부에 금속층(17)을 증착한 후 패턴함으로써, 금속 배선을 형성하게 된다.
[발명의 효과]
상술된 실시예에 의하면, RTP 방식 및 노 방식이 병합된 2 단계의 어닐링 공정을 통하여 각각의 어닐링에 따른 단점이 보완됨에 따라, 낮은 콘택저항과 우수한 보호 금속막 특성을 갖는 금속 배선을 형성할 수 있게 된다. 따라서, 소자의 신뢰성을 향상시킬 수 있게 된다.
또한 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상 설명한 바와 같이, 낮은 콘택저항과 우수한 보호 금속막 특성을 갖는 금속 배선 형성방법을 실현할 수 있게 된다.

Claims (4)

  1. 소정의 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계; 상기 접합 영역 표면의 일부분이 노출되도록 상기 절연막의 예정된 영역에서 콘택홀을 형성하는 단계; 상기 결과물 상부에 보호 금속막을 증착하는 단계; 상기 보호 금속막에 대하여 콘택저항을 감소시키기 위한 급속 열처리 공정의 제 1 어닐링을 실시하는 단계; 상기 보호 금속막에 대한 특성을 향상시키기 위한 노방식 열처리 공정의 제 2 어닐링을 실시하는 단계; 및, 상기 결과물 상부에 금속층을 증착한 후 패턴화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 급속 열처리 공정은 600 내지 800의 온도로 10 내지 30초 동안 가열하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 상기 급속 열처리 공정은 단지 N2가스만이 존재하는 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항에 있어서, 상기 노방식의 열처리 공정은 400 내지 450의 온도로 약 30분 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019960024499A 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법 KR100222124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024499A KR100222124B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024499A KR100222124B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005540A KR980005540A (ko) 1998-03-30
KR100222124B1 true KR100222124B1 (ko) 1999-10-01

Family

ID=19463890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024499A KR100222124B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100222124B1 (ko)

Also Published As

Publication number Publication date
KR980005540A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US4398335A (en) Multilayer metal silicide interconnections for integrated circuits
US5466638A (en) Method of manufacturing a metal interconnect with high resistance to electromigration
JPS6173370A (ja) 半導体装置及びその製造方法
US5913146A (en) Semiconductor device having aluminum contacts or vias and method of manufacture therefor
JPS63127551A (ja) 半導体装置の製造方法
JPS61142739A (ja) 半導体装置の製造方法
JPS6213819B2 (ko)
KR0179827B1 (ko) 반도체 소자의 배선 형성방법
KR100222124B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH0283978A (ja) 半導体装置
JPH0258259A (ja) 半導体装置の製造方法
JP3325714B2 (ja) 半導体装置及び半導体装置の製造方法
JPH05121727A (ja) 半導体装置及びその製造方法
US5686323A (en) Method of manufacturing a semiconductor device having an out diffusion preventing film
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JPH02170424A (ja) 半導体装置の製造方法
JPH11274303A (ja) 集積回路の合金製相互接続構造を形成する方法
KR100303796B1 (ko) 반도체장치의금속배선형성방법
JP3178867B2 (ja) 半導体素子の製造方法
KR100415095B1 (ko) 반도체소자의제조방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
JP3372109B2 (ja) 半導体装置
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
JPH02210833A (ja) 半導体装置の製造方法
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee