KR980005540A - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR980005540A
KR980005540A KR1019960024499A KR19960024499A KR980005540A KR 980005540 A KR980005540 A KR 980005540A KR 1019960024499 A KR1019960024499 A KR 1019960024499A KR 19960024499 A KR19960024499 A KR 19960024499A KR 980005540 A KR980005540 A KR 980005540A
Authority
KR
South Korea
Prior art keywords
metal film
protective metal
annealing process
depositing
forming
Prior art date
Application number
KR1019960024499A
Other languages
English (en)
Other versions
KR100222124B1 (ko
Inventor
권성수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024499A priority Critical patent/KR100222124B1/ko
Publication of KR980005540A publication Critical patent/KR980005540A/ko
Application granted granted Critical
Publication of KR100222124B1 publication Critical patent/KR100222124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 있어서, 2단계의 어닐링 공정을 통하여 낮은 콘택저항과 우수한 보호 금속막 특징을 갖는 금속 배선 형성방법에 관한 것으로, 소정의 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계; 접합 영역 표면의 일부분이 노출되도록 절연막의 예정된 영역에서 콘택홀을 형성하는 단계; 결과물 상부에 보호 금속막을 증착하는 단계; 보호 금속막에 대하여 콘택저항을 감소시키기 위한 급속 열처리 공정의 제1어닐링을 실시하는 단계; 보호 금속막에 대한 특성을 향상시키기 위한 노방식 열처리 공정의 제2어닐링을 실시하는 단계; 및, 결과물 상부에 금속층을 증착한 후 패턴화하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 도면.

Claims (4)

  1. 소정의 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계; 상기 접합 영역 표면의 일부분이 노출되도록 상기 절연막의 예정된 영역에서 콘택홀을 형성하는 단계; 상기 결과물 상부에 보호 금속막을 증착하는 단계; 상기 보호 금속막에 대하여 콘택저항을 감소시키기 위한 급속 열처리 공정의 제1어닐링을 실시하는 단계; 상기 보호 금속막에 대한 특성을 향상시키기 위한 노방식 열처리 공정의 제2어닐링을 실시하는 단계; 및, 상기 결과물 상부에 금속층을 증착한 후 패턴화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 급속 열처리 공정은 600 내지 800°C의 온도로 10 내지 30초 동안 가열하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 상기 급속 열처리 공정은 N2가스 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항에 있어서, 상기 노방식의 열처리 공정은 400 내지 450°C의 온도로 25 내지 35분 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024499A 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법 KR100222124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024499A KR100222124B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024499A KR100222124B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005540A true KR980005540A (ko) 1998-03-30
KR100222124B1 KR100222124B1 (ko) 1999-10-01

Family

ID=19463890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024499A KR100222124B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100222124B1 (ko)

Also Published As

Publication number Publication date
KR100222124B1 (ko) 1999-10-01

Similar Documents

Publication Publication Date Title
EP0354717A3 (en) Semi-conductor device and method of manufacturing such a device
KR930018657A (ko) 반도체 소자의 제조방법
KR960026671A (ko) 반도체장치의 제조방법
KR920017184A (ko) 반도체 장치의 제조방법
KR910013541A (ko) 반도체 장치의 제조방법
KR890012361A (ko) 반도체 소자 제조방법
KR980005540A (ko) 반도체 소자의 금속 배선 형성방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR970018065A (ko) 금속 배선의 제조 방법
KR950034526A (ko) 고부하저항 제조방법
KR890016634A (ko) 반도체장치의 제조방법
KR880002263A (ko) 반도체장치의 제조방법
KR960026263A (ko) 반도체 소자의 금속층 형성방법
KR980005545A (ko) 반도체 소자의 제조방법
KR970052921A (ko) 반도체 소자의 금속층 형성 방법
KR970053202A (ko) 반도체 소자의 금속 패드 형성방법
KR980005577A (ko) 반도체 소자의 금속층 형성방법
KR970018215A (ko) 반도체 장치의 제조 방법
KR950021077A (ko) 실리사이드 플러그 형성방법
KR970003612A (ko) 반도체소자의 트렌치 형성방법
KR930011111A (ko) 티타늄 실리사이드를 이용한 콘택제조방법
KR970063670A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR950025881A (ko) 반도체 장치 및 그 제조 방법
KR980005532A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee