JP2985692B2 - 半導体装置の配線構造及びその製造方法 - Google Patents
半導体装置の配線構造及びその製造方法Info
- Publication number
- JP2985692B2 JP2985692B2 JP6281043A JP28104394A JP2985692B2 JP 2985692 B2 JP2985692 B2 JP 2985692B2 JP 6281043 A JP6281043 A JP 6281043A JP 28104394 A JP28104394 A JP 28104394A JP 2985692 B2 JP2985692 B2 JP 2985692B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- via hole
- diffusion
- wiring
- wiring groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線構造及
び製造方法に関し、特に半導体装置のコンタクトホール
やスルーホール、及び配線の構造に関する。
び製造方法に関し、特に半導体装置のコンタクトホール
やスルーホール、及び配線の構造に関する。
【０００２】
【従来の技術】集積回路の高密度化に伴って、Ａｌ（ア
ルミニウム）を主成分として形成される金属配線の配線
幅はいまや１／４μｍ以下になりつつある。一方で、集
積回路を高速で動作させるためには配線抵抗の低減が必
須である。
ルミニウム）を主成分として形成される金属配線の配線
幅はいまや１／４μｍ以下になりつつある。一方で、集
積回路を高速で動作させるためには配線抵抗の低減が必
須である。
【０００３】そこで、配線幅が狭くなったことを相殺す
るように配線の高さが必然的に高くなり、配線形状の縦
横比（アスペクト比）が大きく１を越えるようになった
結果、配線形成プロセスが著しく困難になっている。
るように配線の高さが必然的に高くなり、配線形状の縦
横比（アスペクト比）が大きく１を越えるようになった
結果、配線形成プロセスが著しく困難になっている。
【０００４】また、コンタクトホールやビアホールの形
成においてはホールの微細化や高アスペクト比化につれ
て、従来のスパッタ法では電極金属の被覆性が悪く、配
線形成プロセスでは断線等の不都合が多発することとな
る。
成においてはホールの微細化や高アスペクト比化につれ
て、従来のスパッタ法では電極金属の被覆性が悪く、配
線形成プロセスでは断線等の不都合が多発することとな
る。
【０００５】さらに、配線断面積を増加して配線抵抗の
低減を図ることは困難な状況にあるにもかかわらず、集
積回路の高速動作のためには動作電流の増加も必要であ
り、配線における電流密度が増加の傾向にある。電流密
度の増加はエレクトロマイグレーションやストレスマイ
グレーションによる配線抵抗の増大を起こす大きな要因
となり、信頼性の劣化原因となる。以上のような種々の
状況から、Ａｌを主成分として形成される金属配線の信
頼性の劣化は深刻である。
低減を図ることは困難な状況にあるにもかかわらず、集
積回路の高速動作のためには動作電流の増加も必要であ
り、配線における電流密度が増加の傾向にある。電流密
度の増加はエレクトロマイグレーションやストレスマイ
グレーションによる配線抵抗の増大を起こす大きな要因
となり、信頼性の劣化原因となる。以上のような種々の
状況から、Ａｌを主成分として形成される金属配線の信
頼性の劣化は深刻である。
【０００６】特に、深刻な信頼性劣化が生じるコンタク
トホールやビアホール等の微細ホール内の場合には段差
部等への被覆性に優れたＷ（タングステン）の気相成長
法によって、まず全面にＷを堆積し、これをエッチバッ
クしてホール外の表面に堆積したＷを除去してからＡｌ
合金をスパッタし、その後に通常の露光技術とドライエ
ッチングとを用いて配線を形成する方法がとられてい
る。ところが、上記のようにＷを介してコンタクトホー
ルやビアホール等にＡｌ合金配線を形成すると、配線抵
抗の増大をもたらしてしまう。
トホールやビアホール等の微細ホール内の場合には段差
部等への被覆性に優れたＷ（タングステン）の気相成長
法によって、まず全面にＷを堆積し、これをエッチバッ
クしてホール外の表面に堆積したＷを除去してからＡｌ
合金をスパッタし、その後に通常の露光技術とドライエ
ッチングとを用いて配線を形成する方法がとられてい
る。ところが、上記のようにＷを介してコンタクトホー
ルやビアホール等にＡｌ合金配線を形成すると、配線抵
抗の増大をもたらしてしまう。
【０００７】上述した如く、集積回路の微細化と高速化
の要請に対して、もはやＡｌ合金での対応は困難になり
つつある。そこで、Ａｌよりは電気抵抗率の小さいＣｕ
（銅）が注目を浴び、Ｃｕを主成分とした金属材料によ
る配線技術の開発が盛んになってきている。電気抵抗率
以外にＣｕが注目されるもう一つの大きな理由はデバイ
ス動作中でのマイグレーションが起こりにくいことが期
待されているからである。
の要請に対して、もはやＡｌ合金での対応は困難になり
つつある。そこで、Ａｌよりは電気抵抗率の小さいＣｕ
（銅）が注目を浴び、Ｃｕを主成分とした金属材料によ
る配線技術の開発が盛んになってきている。電気抵抗率
以外にＣｕが注目されるもう一つの大きな理由はデバイ
ス動作中でのマイグレーションが起こりにくいことが期
待されているからである。
【０００８】しかしながら、Ｃｕ系材料ではＡｌ系材料
とは異なり、良好なドライエッチング技術が現在までの
ところ存在せず、微細加工が困難である。こうした理由
からＣｕ系材料での配線形成の試みはフォトリソグラフ
ィ技術を利用したドライエッチングによる微細加工が困
難であるため、溝配線の方法が多く試みられている。
とは異なり、良好なドライエッチング技術が現在までの
ところ存在せず、微細加工が困難である。こうした理由
からＣｕ系材料での配線形成の試みはフォトリソグラフ
ィ技術を利用したドライエッチングによる微細加工が困
難であるため、溝配線の方法が多く試みられている。
【０００９】例えば、予め配線用の溝を形成したウェハ
にＣｕ系材料を、溝の埋め込み性をある程度期待できる
気相成長法で成膜し、その後に研磨にて表面酸化膜上の
余分なＣｕを取り除く方法が提案されている。
にＣｕ系材料を、溝の埋め込み性をある程度期待できる
気相成長法で成膜し、その後に研磨にて表面酸化膜上の
余分なＣｕを取り除く方法が提案されている。
【００１０】また、配線用溝を埋め込む場合に、まずバ
リアメタルを全面にスパッタで成膜した後、Ｃｕ系材料
をやはりスパッタ法で形成し、その後で熱処理を施して
Ｃｕを半溶融状態にして溝に流し込み、溝外のＣｕ及び
バリアメタルを研磨によって取り除く方法等がある。
リアメタルを全面にスパッタで成膜した後、Ｃｕ系材料
をやはりスパッタ法で形成し、その後で熱処理を施して
Ｃｕを半溶融状態にして溝に流し込み、溝外のＣｕ及び
バリアメタルを研磨によって取り除く方法等がある。
【００１１】
【発明が解決しようとする課題】上述した従来の半導体
装置のコンタクトホールやスルーホール、及び配線の構
造では、Ａｌを主成分として形成される金属配線の信頼
性の劣化を防ぐためにＣｕ系材料による金属配線が試み
られている。
装置のコンタクトホールやスルーホール、及び配線の構
造では、Ａｌを主成分として形成される金属配線の信頼
性の劣化を防ぐためにＣｕ系材料による金属配線が試み
られている。
【００１２】このＣｕ系材料による金属配線を形成する
ための気相成長法による成膜は、一般にスパッタ法に比
べてコンタクトホールやビアホールでの成膜速度が表面
に比べて落ちることがなく、いわゆる埋め込み性に優れ
ている。しかしながら、気相成長法による成膜は得られ
る膜質がスパッタ法に較べて充分ではなく、その電気抵
抗率の場所的変動が大きい。また、気相成長法を採用し
ようとすると、新たに装置の導入等を図る必要もある。
ための気相成長法による成膜は、一般にスパッタ法に比
べてコンタクトホールやビアホールでの成膜速度が表面
に比べて落ちることがなく、いわゆる埋め込み性に優れ
ている。しかしながら、気相成長法による成膜は得られ
る膜質がスパッタ法に較べて充分ではなく、その電気抵
抗率の場所的変動が大きい。また、気相成長法を採用し
ようとすると、新たに装置の導入等を図る必要もある。
【００１３】このような点から基本的には埋め込み性が
期待できないが、バルクＣｕと比較して電気抵抗率に関
して遜色がなく、かつターゲット材料を変更するのみで
成膜条件の設定も容易なスパッタ法は優れた方法であ
り、このスパッタ法によるＣｕ配線技術の実現が工業的
には極めて重要である。このスパッタ法での唯一の難点
は選択性や埋め込み性が期待できないことである。
期待できないが、バルクＣｕと比較して電気抵抗率に関
して遜色がなく、かつターゲット材料を変更するのみで
成膜条件の設定も容易なスパッタ法は優れた方法であ
り、このスパッタ法によるＣｕ配線技術の実現が工業的
には極めて重要である。このスパッタ法での唯一の難点
は選択性や埋め込み性が期待できないことである。
【００１４】そこで、スパッタ法でＣｕ配線を形成した
場合には、その後の熱処理によってＣｕを半溶融状態に
して溝に流し込む方法がある。この方法ではＣｕの融点
が高いために半溶融状態にするのに高温を必要とするの
で、容易に実現することができない。
場合には、その後の熱処理によってＣｕを半溶融状態に
して溝に流し込む方法がある。この方法ではＣｕの融点
が高いために半溶融状態にするのに高温を必要とするの
で、容易に実現することができない。
【００１５】半導体製造プロセスにおける熱処理温度の
上限としてはプロセスの初期になされる熱酸化工程を過
ぎれば、イオン注入後の活性化熱処理の温度（〜８５０
℃）までと考えられ、Ｃｕのリフロー熱処理も８５０℃
以下で行うことがＣｕ配線技術ではどうしても必要にな
る。Ｃｕの融点に近い高温熱処理は配線形成段階での半
導体プロセスに適用することが難しく、かつ若干温度を
下げてリフローする場合には長時間の熱処理が必要とな
るので、生産性が低下してしまう。
上限としてはプロセスの初期になされる熱酸化工程を過
ぎれば、イオン注入後の活性化熱処理の温度（〜８５０
℃）までと考えられ、Ｃｕのリフロー熱処理も８５０℃
以下で行うことがＣｕ配線技術ではどうしても必要にな
る。Ｃｕの融点に近い高温熱処理は配線形成段階での半
導体プロセスに適用することが難しく、かつ若干温度を
下げてリフローする場合には長時間の熱処理が必要とな
るので、生産性が低下してしまう。
【００１６】そこで、本発明の目的は上記の問題点を解
消し、低温リフローによるＣｕ配線技術を実現すること
ができ、生産性を向上させることができる半導体装置の
配線構造及びその製造方法を提供することにある。
消し、低温リフローによるＣｕ配線技術を実現すること
ができ、生産性を向上させることができる半導体装置の
配線構造及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】本発明による半導体装置
の配線構造は、少なくともビアホール及びコンタクトホ
ールの一方と配線溝とを有する半導体装置の配線構造で
あって、前記ビアホール及び前記コンタクトホールの一
方の底部及び側壁と前記配線溝の底部及び側壁とに成膜
されかつＣｕとの共晶温度が８５０℃以下となるＳｉと
ＧｅとＭｇとＰとＳｂとのうちの一つと前記Ｃｕの拡散
防止用バリアメタルであるＴａとＮｂとＶとＷとのうち
の一つとの合金のうちのＷＳｉを除く合金からなる拡散
防止膜と、前記拡散防止膜上に成膜されかつ前記ビアホ
ール及び前記コンタクトホールの一方と前記配線溝とに
各々埋め込まれるＣｕ膜とを備えている。
の配線構造は、少なくともビアホール及びコンタクトホ
ールの一方と配線溝とを有する半導体装置の配線構造で
あって、前記ビアホール及び前記コンタクトホールの一
方の底部及び側壁と前記配線溝の底部及び側壁とに成膜
されかつＣｕとの共晶温度が８５０℃以下となるＳｉと
ＧｅとＭｇとＰとＳｂとのうちの一つと前記Ｃｕの拡散
防止用バリアメタルであるＴａとＮｂとＶとＷとのうち
の一つとの合金のうちのＷＳｉを除く合金からなる拡散
防止膜と、前記拡散防止膜上に成膜されかつ前記ビアホ
ール及び前記コンタクトホールの一方と前記配線溝とに
各々埋め込まれるＣｕ膜とを備えている。
【００１８】本発明による他の半導体装置の配線構造
は、少なくともビアホール及びコンタクトホールの一方
と配線溝とを有する半導体装置の配線構造であって、前
記ビアホール及び前記コンタクトホールの一方の底部及
び側壁と前記配線溝の底部及び側壁とに成膜されかつＣ
ｕの拡散防止用バリアメタルからなる拡散防止膜と、成
膜初期にＣｕとの共晶温度が８５０℃以下となる元素が
添加されたＣｕ膜を前記ビアホール及び前記コンタクト
ホールの一方と前記配線溝とに各々埋め込んで形成した
Ｃｕ膜とを備えている。
は、少なくともビアホール及びコンタクトホールの一方
と配線溝とを有する半導体装置の配線構造であって、前
記ビアホール及び前記コンタクトホールの一方の底部及
び側壁と前記配線溝の底部及び側壁とに成膜されかつＣ
ｕの拡散防止用バリアメタルからなる拡散防止膜と、成
膜初期にＣｕとの共晶温度が８５０℃以下となる元素が
添加されたＣｕ膜を前記ビアホール及び前記コンタクト
ホールの一方と前記配線溝とに各々埋め込んで形成した
Ｃｕ膜とを備えている。
【００１９】本発明による半導体装置の製造方法は、少
なくともビアホール及びコンタクトホールの一方と配線
溝とを有する半導体装置の製造方法であって、Ｃｕとの
共晶温度が８５０℃以下となるＳｉとＧｅとＭｇとＰと
Ｓｂとのうちの一つと前記Ｃｕの拡散防止用バリアメタ
ルであるＴａとＮｂとＶとＷとのうちの一つとの合金の
うちのＷＳｉを除く合金からなる拡散防止膜を前記ビア
ホール及び前記コンタクトホールの一方の底部及び側壁
と前記配線溝の底部及び側壁とに成膜する第１の工程
と、Ｃｕ膜を前記拡散防止膜上に成膜する第２の工程
と、前記ビアホール及び前記コンタクトホールの一方と
前記配線溝とに夫々前記Ｃｕ膜を埋め込む第３の工程と
からなっている。
なくともビアホール及びコンタクトホールの一方と配線
溝とを有する半導体装置の製造方法であって、Ｃｕとの
共晶温度が８５０℃以下となるＳｉとＧｅとＭｇとＰと
Ｓｂとのうちの一つと前記Ｃｕの拡散防止用バリアメタ
ルであるＴａとＮｂとＶとＷとのうちの一つとの合金の
うちのＷＳｉを除く合金からなる拡散防止膜を前記ビア
ホール及び前記コンタクトホールの一方の底部及び側壁
と前記配線溝の底部及び側壁とに成膜する第１の工程
と、Ｃｕ膜を前記拡散防止膜上に成膜する第２の工程
と、前記ビアホール及び前記コンタクトホールの一方と
前記配線溝とに夫々前記Ｃｕ膜を埋め込む第３の工程と
からなっている。
【００２０】
【作用】配線形成段階以降の半導体プロセスでの最高温
度としては上述したように８５０℃以下で行わなければ
ならない。これを実現する手段としてはＣｕに不純物を
添加し、Ｃｕの共晶温度を下げることが重要である。
度としては上述したように８５０℃以下で行わなければ
ならない。これを実現する手段としてはＣｕに不純物を
添加し、Ｃｕの共晶温度を下げることが重要である。
【００２１】共晶温度が８５０℃以下になれば、経験則
ではあるが、この共晶温度よりも２００度程度低い６５
０℃付近の温度でリフローすることが可能となる。合金
化による融点の低下は一般的に知られたことであるが、
同時に合金化には電気抵抗率の上昇が伴うことも良く知
られていることである。Ｃｕを使用する目的の一つはＡ
ｌに比べて電気抵抗率が低いことにあるので、Ｃｕの合
金化によって電気抵抗率が上昇しても、その電気抵抗率
が少なくともＡｌの電気抵抗率を越えてはならないこと
が条件となる。
ではあるが、この共晶温度よりも２００度程度低い６５
０℃付近の温度でリフローすることが可能となる。合金
化による融点の低下は一般的に知られたことであるが、
同時に合金化には電気抵抗率の上昇が伴うことも良く知
られていることである。Ｃｕを使用する目的の一つはＡ
ｌに比べて電気抵抗率が低いことにあるので、Ｃｕの合
金化によって電気抵抗率が上昇しても、その電気抵抗率
が少なくともＡｌの電気抵抗率を越えてはならないこと
が条件となる。
【００２２】Ｃｕに添加する元素であるＳｂ（アンチモ
ン）、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｍｇ
（マグネシウム）、Ｐ（リン）は微量の添加によって共
晶温度を低下するものであり、Ａｌの電気抵抗率を越え
ることなく、その融点を容易に８５０℃以下の共晶温度
まで下げることができる。
ン）、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｍｇ
（マグネシウム）、Ｐ（リン）は微量の添加によって共
晶温度を低下するものであり、Ａｌの電気抵抗率を越え
ることなく、その融点を容易に８５０℃以下の共晶温度
まで下げることができる。
【００２３】また、Ｃｕは半導体中やＳｉＯ2 中に侵入
すると、深い不純物準位を作り、素子特性に種々の悪影
響を与えたり、拡散が早く、素子の特性変動の原因とな
るため、リフロー熱処理等の熱処理工程によっても半導
体中やＳｉＯ2 に侵入するのを防止する必要がある。こ
の意味で、Ｃｕの下地金属となるバリアメタルの選択も
重要で、バリアメタルとしてはＴａ（タンタル）、Ｎｂ
（ニオブ）、Ｖ（バナジウム）、Ｗ（タングステン）に
おいて充分な有効性が確認されている。
すると、深い不純物準位を作り、素子特性に種々の悪影
響を与えたり、拡散が早く、素子の特性変動の原因とな
るため、リフロー熱処理等の熱処理工程によっても半導
体中やＳｉＯ2 に侵入するのを防止する必要がある。こ
の意味で、Ｃｕの下地金属となるバリアメタルの選択も
重要で、バリアメタルとしてはＴａ（タンタル）、Ｎｂ
（ニオブ）、Ｖ（バナジウム）、Ｗ（タングステン）に
おいて充分な有効性が確認されている。
【００２４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２５】図１（ａ）〜（ｃ）及び図２（ａ）〜
（ｃ）は本発明の一実施例による半導体装置の製造工程
の各工程を示す断面図である。これらの図においては、
ＭＯＳトランジスタのゲート１４とソース１２とドレイ
ン１３とがすでに形成され、層間絶縁物が配された状態
にあるＳｉウエハからの製造工程を示しており、これら
ソース１２及びドレイン１３の領域にコンタクトホール
２を形成して電極金属を埋め込むプロセスから説明す
る。
（ｃ）は本発明の一実施例による半導体装置の製造工程
の各工程を示す断面図である。これらの図においては、
ＭＯＳトランジスタのゲート１４とソース１２とドレイ
ン１３とがすでに形成され、層間絶縁物が配された状態
にあるＳｉウエハからの製造工程を示しており、これら
ソース１２及びドレイン１３の領域にコンタクトホール
２を形成して電極金属を埋め込むプロセスから説明す
る。
【００２６】まず、Ｓｉ基板１上に形成されたソース１
２及びドレイン１３の上の酸化膜２２にコンタクトホー
ル２を開孔し、ＴｉＮ膜を膜厚１００ｎｍスパッタ法で
形成し、その後にＷをＣＶＤ（化学気相成長）法によっ
て堆積してコンタクト２１を埋め込む。
２及びドレイン１３の上の酸化膜２２にコンタクトホー
ル２を開孔し、ＴｉＮ膜を膜厚１００ｎｍスパッタ法で
形成し、その後にＷをＣＶＤ（化学気相成長）法によっ
て堆積してコンタクト２１を埋め込む。
【００２７】このＷの堆積工程で酸化膜２２の上に堆積
したＷをエッチバックで除去することでタングステンコ
ンタクトができあがる。さらに、その上に層間絶縁物３
を堆積した後で、層間絶縁物３に順テーパ状の第１配線
溝４を形成する［図１（ａ）参照］。
したＷをエッチバックで除去することでタングステンコ
ンタクトができあがる。さらに、その上に層間絶縁物３
を堆積した後で、層間絶縁物３に順テーパ状の第１配線
溝４を形成する［図１（ａ）参照］。
【００２８】続いて、１０重量パーセントのＳｂを含ん
だＴａＳｂ合金５（ＴａＳｂｘ）を膜厚５０ｎｍ成膜
し、その上にＣｕ膜６を膜厚５００ｎｍ成膜する。次
に、真空を破らずに、４５０℃で３分間のリフローを行
い、第１配線溝４内にＣｕを埋め込む［図１（ｂ）参
照］。なお、実施例ではＴａＳｂ合金５及びＣｕ膜６
を、第１配線溝４内部での膜厚が減少しないようにコリ
メートスパッタ法で堆積している。
だＴａＳｂ合金５（ＴａＳｂｘ）を膜厚５０ｎｍ成膜
し、その上にＣｕ膜６を膜厚５００ｎｍ成膜する。次
に、真空を破らずに、４５０℃で３分間のリフローを行
い、第１配線溝４内にＣｕを埋め込む［図１（ｂ）参
照］。なお、実施例ではＴａＳｂ合金５及びＣｕ膜６
を、第１配線溝４内部での膜厚が減少しないようにコリ
メートスパッタ法で堆積している。
【００２９】ＴａＳｂ合金５の成膜用のスパッタターゲ
ットのＳｂ濃度は第１配線溝４の幅やＴａＳｂ合金５の
膜厚、及びリフロー熱処理温度に依存してその最適値が
変わるが、０．１重量パーセントでも充分低温でのリフ
ローを行うことができる。
ットのＳｂ濃度は第１配線溝４の幅やＴａＳｂ合金５の
膜厚、及びリフロー熱処理温度に依存してその最適値が
変わるが、０．１重量パーセントでも充分低温でのリフ
ローを行うことができる。
【００３０】また、電気抵抗率の点からはＳｂ濃度が低
いことが望ましいが、固溶限界の１１重量パーセントを
越えて１５重量パーセントのＳｂを含んだターゲットを
使用した場合に得られる配線の電気抵抗率はＡｌ系配線
の電気抵抗率よりも低いものが得られる。
いことが望ましいが、固溶限界の１１重量パーセントを
越えて１５重量パーセントのＳｂを含んだターゲットを
使用した場合に得られる配線の電気抵抗率はＡｌ系配線
の電気抵抗率よりも低いものが得られる。
【００３１】尚、この実施例においては１０重量パーセ
ントのターゲットを用いている。また、Ｃｕ膜６の成膜
にあたってＴａＳｂ合金５を成膜後、真空を破らずにＣ
ｕ膜６を形成することは、ＴａＳｂ合金５の表面が大気
に曝されないようにして行うことが後のリフローにおい
て有利となるためである。
ントのターゲットを用いている。また、Ｃｕ膜６の成膜
にあたってＴａＳｂ合金５を成膜後、真空を破らずにＣ
ｕ膜６を形成することは、ＴａＳｂ合金５の表面が大気
に曝されないようにして行うことが後のリフローにおい
て有利となるためである。
【００３２】図１（ｃ）は上記のリフロー熱処理後に、
Ｃｕ膜６が第１配線溝４を埋めた状態を示している。こ
の場合、熱処理を４５０℃で３分間行うことによって、
Ｃｕで第１配線溝４を埋めることができる。
Ｃｕ膜６が第１配線溝４を埋めた状態を示している。こ
の場合、熱処理を４５０℃で３分間行うことによって、
Ｃｕで第１配線溝４を埋めることができる。
【００３３】ＳｂはＣｕ中での固溶限界が１１重量パー
セントであるが、この状態での共晶温度はＣｕの融点１
０８３℃に対して６４４℃まで低下するもので、４５０
℃という低温でも容易にリフローが生じるものと解釈で
きる。ただし、ＳｂがＣｕ膜６中に均一に混入する必要
は必ずしもなく、リフローはＣｕ膜６及びＴａＳｂ合金
５がなす界面近傍のＣｕ膜６中のＳｂ濃度が上昇するこ
とで生じることが実験的に示唆されるところである。
セントであるが、この状態での共晶温度はＣｕの融点１
０８３℃に対して６４４℃まで低下するもので、４５０
℃という低温でも容易にリフローが生じるものと解釈で
きる。ただし、ＳｂがＣｕ膜６中に均一に混入する必要
は必ずしもなく、リフローはＣｕ膜６及びＴａＳｂ合金
５がなす界面近傍のＣｕ膜６中のＳｂ濃度が上昇するこ
とで生じることが実験的に示唆されるところである。
【００３４】このため、上記のように０．１重量パーセ
ントから１５重量パーセントの広い組成Ｓｂを含んだＴ
ａＳｂ合金のターゲットを用いてＴａＳｂ合金５をスパ
ッタしたバリアメタル上においても、Ｃｕ膜６を低温で
容易にリフローすることができる。
ントから１５重量パーセントの広い組成Ｓｂを含んだＴ
ａＳｂ合金のターゲットを用いてＴａＳｂ合金５をスパ
ッタしたバリアメタル上においても、Ｃｕ膜６を低温で
容易にリフローすることができる。
【００３５】第１配線溝４へのＣｕ膜６のリフローが終
わった後、第１配線溝４以外の層間絶縁物３上の領域に
残余したＣｕ及びＴａＳｂ合金を化学機械研磨によって
除去することで、第１溝配線が形成される［図２（ａ）
参照］。
わった後、第１配線溝４以外の層間絶縁物３上の領域に
残余したＣｕ及びＴａＳｂ合金を化学機械研磨によって
除去することで、第１溝配線が形成される［図２（ａ）
参照］。
【００３６】図２（ｂ）及び図２（ｃ）は上記の第１溝
配線の上に第２溝配線を形成する工程を示したもので、
上述した第１溝配線の形成とまったく同じ工程で形成す
ることができる。
配線の上に第２溝配線を形成する工程を示したもので、
上述した第１溝配線の形成とまったく同じ工程で形成す
ることができる。
【００３７】すなわち、第１溝配線の上に層間絶縁物３
を堆積してからビアホール７及び第２配線溝８を開孔
し、ＴａＳｂ合金５１とＣｕ膜６１とをスパッタで形成
する。その後に、リフロー熱処理及び化学機械研磨を施
して第２溝配線を形成する。
を堆積してからビアホール７及び第２配線溝８を開孔
し、ＴａＳｂ合金５１とＣｕ膜６１とをスパッタで形成
する。その後に、リフロー熱処理及び化学機械研磨を施
して第２溝配線を形成する。
【００３８】ただし、第１溝配線においてはコンタクト
ホール２に予めＷを埋め込んだが、第２溝配線において
はビアホール７及び第２配線溝８に直接ＴａＳｂ合金５
１を介してＣｕ膜６１を埋め込んでいる。
ホール２に予めＷを埋め込んだが、第２溝配線において
はビアホール７及び第２配線溝８に直接ＴａＳｂ合金５
１を介してＣｕ膜６１を埋め込んでいる。
【００３９】この第２溝配線の形成におけるビアホール
７と第２配線溝８とを同時に埋め込む方法は、アスペク
ト比が比較的小さい場合にプロセスの簡便性の点から優
れた方法である。
７と第２配線溝８とを同時に埋め込む方法は、アスペク
ト比が比較的小さい場合にプロセスの簡便性の点から優
れた方法である。
【００４０】しかしながら、配線溝やビアホールのアス
ペクト比が大きくなった場合には第１溝配線のときと同
様に、プラグをＷ等で埋め込んだ後に層間絶縁物３を形
成してから第２配線溝８を開孔し、その第２配線溝８内
にＴａＳｂ合金５１を介してＣｕ膜６１をリフローする
方法で対応することができる。尚、上記の工程を繰り返
し実行することでどのような多層配線にも対応すること
ができる。
ペクト比が大きくなった場合には第１溝配線のときと同
様に、プラグをＷ等で埋め込んだ後に層間絶縁物３を形
成してから第２配線溝８を開孔し、その第２配線溝８内
にＴａＳｂ合金５１を介してＣｕ膜６１をリフローする
方法で対応することができる。尚、上記の工程を繰り返
し実行することでどのような多層配線にも対応すること
ができる。
【００４１】図３（ａ）〜（ｃ）は本発明の他の実施例
による半導体装置の製造工程の各工程を示す断面図であ
る。これらの図においては、図２（ａ）に示す第１溝配
線の形成後に第２溝配線を形成する工程を示している。
による半導体装置の製造工程の各工程を示す断面図であ
る。これらの図においては、図２（ａ）に示す第１溝配
線の形成後に第２溝配線を形成する工程を示している。
【００４２】まず、第１溝配線上に形成された層間絶縁
物３にビアホール７を開孔し、その内部にＴｉＮ膜９を
形成し、その後にＷ膜１０を堆積してビアホール７を埋
め込む［図３（ａ）参照］。
物３にビアホール７を開孔し、その内部にＴｉＮ膜９を
形成し、その後にＷ膜１０を堆積してビアホール７を埋
め込む［図３（ａ）参照］。
【００４３】このＷ膜１０の堆積工程で層間絶縁物３の
上に堆積したＷをエッチバックで除去してから、その上
に層間絶縁物３を堆積した後で、層間絶縁物３に順テー
パ状の第２配線溝８を形成する［図３（ｂ）参照］。
上に堆積したＷをエッチバックで除去してから、その上
に層間絶縁物３を堆積した後で、層間絶縁物３に順テー
パ状の第２配線溝８を形成する［図３（ｂ）参照］。
【００４４】続いて、本発明の一実施例と同様にして、
ＴａＳｂ合金５を成膜し、その上にＣｕ膜６を成膜す
る。次に、真空を破らずに、４５０℃で３分間のリフロ
ーを行い、第２配線溝８内にＣｕを埋め込む。
ＴａＳｂ合金５を成膜し、その上にＣｕ膜６を成膜す
る。次に、真空を破らずに、４５０℃で３分間のリフロ
ーを行い、第２配線溝８内にＣｕを埋め込む。
【００４５】第２配線溝８へのＣｕ膜６のリフローが終
わった後、第２配線溝８以外の層間絶縁物３上の領域に
残余したＣｕ及びＴａＳｂ合金を化学機械研磨によって
除去することで、第２溝配線が形成される［図３（ｃ）
参照］。
わった後、第２配線溝８以外の層間絶縁物３上の領域に
残余したＣｕ及びＴａＳｂ合金を化学機械研磨によって
除去することで、第２溝配線が形成される［図３（ｃ）
参照］。
【００４６】上述したように、Ｃｕの融点を合金化によ
って低下させることで、８５０℃以下の熱処理でリフロ
ーが可能となる。本発明の一実施例及び他の実施例では
Ｃｕの下地金属にＴａＳｂ合金という形態でＳｂを加え
ておき、熱処理時にＣｕ中にＳｂを混入させることでＣ
ｕの融点を降下させ、リフロー熱処理温度を低くしてい
る。
って低下させることで、８５０℃以下の熱処理でリフロ
ーが可能となる。本発明の一実施例及び他の実施例では
Ｃｕの下地金属にＴａＳｂ合金という形態でＳｂを加え
ておき、熱処理時にＣｕ中にＳｂを混入させることでＣ
ｕの融点を降下させ、リフロー熱処理温度を低くしてい
る。
【００４７】つまり、本発明の一実施例及び他の実施例
ではＣｕのリフロー温度をさげるために、Ｃｕのバリア
メタルであるＴａに予めＳｂを混入させたが、バリアメ
タルにはＴａのみをスパッタ成膜し、その後にＣｕにＳ
ｂを混入させたＣｕＳｂ合金をターゲットとして成膜し
ても同じ結果を得ることができる。
ではＣｕのリフロー温度をさげるために、Ｃｕのバリア
メタルであるＴａに予めＳｂを混入させたが、バリアメ
タルにはＴａのみをスパッタ成膜し、その後にＣｕにＳ
ｂを混入させたＣｕＳｂ合金をターゲットとして成膜し
ても同じ結果を得ることができる。
【００４８】また、Ｃｕスパッタ時の少なくとも初期に
Ｓｂを添加しても、あるいはＣｕスパッタ時の少なくと
も初期にＣｕとＳｂとを交互にスパッタしても、低温リ
フローは可能である。これらの方法の場合にはリフロー
温度に基板を過熱した状態でスパッタを行うことで、成
膜しながらリフロー埋め込みを行うこともできる。
Ｓｂを添加しても、あるいはＣｕスパッタ時の少なくと
も初期にＣｕとＳｂとを交互にスパッタしても、低温リ
フローは可能である。これらの方法の場合にはリフロー
温度に基板を過熱した状態でスパッタを行うことで、成
膜しながらリフロー埋め込みを行うこともできる。
【００４９】また、リフロー温度の低下はＣｕやバリア
メタルの成膜方法及びＳｂのそれらへの導入方法に影響
されるものではないため、上述した方法以外にも様々な
方法があり、これに限定されない。
メタルの成膜方法及びＳｂのそれらへの導入方法に影響
されるものではないため、上述した方法以外にも様々な
方法があり、これに限定されない。
【００５０】さらに、Ｃｕの融点低下に寄与する元素と
して、もっぱらＳｂを例にとって述べたが、Ｓｂの代わ
りにＳｉ、Ｇｅ、Ｍｇ、Ｐを用いてもＣｕのリフロー温
度を低下させることができる。これらの元素がＣｕのリ
フローに有効な理由は、８５０℃以下のリフロー温度を
可能とするために必要なこれらの元素の添加量が１５重
量パーセント以下と少量であり、これによって形成され
たＣｕ配線の電気抵抗率の合金散乱による上昇も僅か
で、Ａｌの電気抵抗率を越えない点にある。
して、もっぱらＳｂを例にとって述べたが、Ｓｂの代わ
りにＳｉ、Ｇｅ、Ｍｇ、Ｐを用いてもＣｕのリフロー温
度を低下させることができる。これらの元素がＣｕのリ
フローに有効な理由は、８５０℃以下のリフロー温度を
可能とするために必要なこれらの元素の添加量が１５重
量パーセント以下と少量であり、これによって形成され
たＣｕ配線の電気抵抗率の合金散乱による上昇も僅か
で、Ａｌの電気抵抗率を越えない点にある。
【００５１】尚、本発明の一実施例及び他の実施例では
半導体中やＳｉＯ2 中に配線材料であるＣｕが侵入する
のを防止する役目を果たすバリアメタルとして、もっぱ
らＴａを例にとって述べたが、Ｔａの代わりにＮｂ、
Ｖ、Ｗ等を用いても半導体中やＳｉＯ2 中に配線材料で
あるＣｕが侵入するのを防止することができる。
半導体中やＳｉＯ2 中に配線材料であるＣｕが侵入する
のを防止する役目を果たすバリアメタルとして、もっぱ
らＴａを例にとって述べたが、Ｔａの代わりにＮｂ、
Ｖ、Ｗ等を用いても半導体中やＳｉＯ2 中に配線材料で
あるＣｕが侵入するのを防止することができる。
【００５２】このように、Ｃｕとの共晶温度が８５０℃
以下となる元素Ｓｂを含むＴａＳｂ合金５，５１をコン
タクトホール２やビアホール７、及び第１配線溝４や第
２配線溝８の底部及び側壁に成膜してからその上にＣｕ
膜６，６１を成膜し、その後にリフロー熱処理を施して
コンタクトホール２やビアホール７、及び第１配線溝４
や第２配線溝８に夫々Ｃｕを埋め込むことによって、電
気抵抗率が低く、場所的変動のないスパッタ法で形成し
たＣｕを低温でしかも短時間でリフローすることが可能
となる。
以下となる元素Ｓｂを含むＴａＳｂ合金５，５１をコン
タクトホール２やビアホール７、及び第１配線溝４や第
２配線溝８の底部及び側壁に成膜してからその上にＣｕ
膜６，６１を成膜し、その後にリフロー熱処理を施して
コンタクトホール２やビアホール７、及び第１配線溝４
や第２配線溝８に夫々Ｃｕを埋め込むことによって、電
気抵抗率が低く、場所的変動のないスパッタ法で形成し
たＣｕを低温でしかも短時間でリフローすることが可能
となる。
【００５３】この技術を用いることで、幅０．３μｍ以
下、深さ０．５μｍ以上の溝配線にもＣｕを容易に埋め
込むことができる。この場合、従来のＡｌ系配線に比べ
て電気抵抗率を低くおさえることができ、半導体集積回
路の高速動作にも対応することができる。
下、深さ０．５μｍ以上の溝配線にもＣｕを容易に埋め
込むことができる。この場合、従来のＡｌ系配線に比べ
て電気抵抗率を低くおさえることができ、半導体集積回
路の高速動作にも対応することができる。
【００５４】上記の点のみならず、この技術を用いるこ
とで、Ａｌ系配線で問題となるストレスマイグレーショ
ンやエレクトロマイグレーションといったいわゆる配線
における種々の劣化問題も回避することができ、素子の
信頼性を格段に向上させることができる。
とで、Ａｌ系配線で問題となるストレスマイグレーショ
ンやエレクトロマイグレーションといったいわゆる配線
における種々の劣化問題も回避することができ、素子の
信頼性を格段に向上させることができる。
【００５５】さらに、スパッタ法を採用することができ
る利点はバリアメタル、あるいはリフロー可能とするた
めの添加元素やＣｕのターゲットを用意すれば、同一の
スパッタ装置内で形成することができる。よって、装置
への投資効率を高くし、工数を削減することができ、コ
スト低減に大きく寄与することでき、生産性を向上させ
ることができる。
る利点はバリアメタル、あるいはリフロー可能とするた
めの添加元素やＣｕのターゲットを用意すれば、同一の
スパッタ装置内で形成することができる。よって、装置
への投資効率を高くし、工数を削減することができ、コ
スト低減に大きく寄与することでき、生産性を向上させ
ることができる。
【００５６】尚、請求項の記載に関して本発明はさらに
次の態様をとりうる。
次の態様をとりうる。
【００５７】（１）少なくともビアホール及びコンタク
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜を前記ビアホール及び前記コンタクトホールの
一方の底部及び側壁と前記配線溝の底部及び側壁とに成
膜する第１の工程と、前記Ｃｕとの共晶温度が８５０℃
以下となる元素と前記Ｃｕとの合金膜を前記拡散防止膜
上に成膜する第２の工程と、前記ビアホール及び前記コ
ンタクトホールの一方と前記配線溝とに夫々前記合金膜
を埋め込む第３の工程とからなることを特徴とする半導
体装置の製造方法。
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜を前記ビアホール及び前記コンタクトホールの
一方の底部及び側壁と前記配線溝の底部及び側壁とに成
膜する第１の工程と、前記Ｃｕとの共晶温度が８５０℃
以下となる元素と前記Ｃｕとの合金膜を前記拡散防止膜
上に成膜する第２の工程と、前記ビアホール及び前記コ
ンタクトホールの一方と前記配線溝とに夫々前記合金膜
を埋め込む第３の工程とからなることを特徴とする半導
体装置の製造方法。
【００５８】（２）少なくともビアホール及びコンタク
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜をスパッタ法及び化学気相成長法のうち一方で
前記ビアホール及び前記コンタクトホールの一方の底部
及び側壁と前記配線溝の底部及び側壁とに成膜する第１
の工程と、前記Ｃｕとの共晶温度が８５０℃以下となる
元素と前記Ｃｕとの合金膜を前記拡散防止膜上に成膜す
る第２の工程と、前記ビアホール及び前記コンタクトホ
ールの一方と前記配線溝とに夫々前記合金膜を埋め込む
第３の工程とからなることを特徴とする半導体装置の製
造方法。
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜をスパッタ法及び化学気相成長法のうち一方で
前記ビアホール及び前記コンタクトホールの一方の底部
及び側壁と前記配線溝の底部及び側壁とに成膜する第１
の工程と、前記Ｃｕとの共晶温度が８５０℃以下となる
元素と前記Ｃｕとの合金膜を前記拡散防止膜上に成膜す
る第２の工程と、前記ビアホール及び前記コンタクトホ
ールの一方と前記配線溝とに夫々前記合金膜を埋め込む
第３の工程とからなることを特徴とする半導体装置の製
造方法。
【００５９】（３）少なくともビアホール及びコンタク
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜を前記ビアホール及び前記コンタクトホールの
一方の底部及び側壁と前記配線溝の底部及び側壁とに成
膜する第１の工程と、前記Ｃｕとの共晶温度が８５０℃
以下となる元素と前記Ｃｕとの合金膜を前記拡散防止膜
上に室温でスパッタ成膜する第２の工程と、前記ビアホ
ール及び前記コンタクトホールの一方と前記配線溝とに
夫々前記合金膜を埋め込む第３の工程とからなることを
特徴とする半導体装置の製造方法。
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜を前記ビアホール及び前記コンタクトホールの
一方の底部及び側壁と前記配線溝の底部及び側壁とに成
膜する第１の工程と、前記Ｃｕとの共晶温度が８５０℃
以下となる元素と前記Ｃｕとの合金膜を前記拡散防止膜
上に室温でスパッタ成膜する第２の工程と、前記ビアホ
ール及び前記コンタクトホールの一方と前記配線溝とに
夫々前記合金膜を埋め込む第３の工程とからなることを
特徴とする半導体装置の製造方法。
【００６０】（４）少なくともビアホール及びコンタク
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜をスパッタ法及び化学気相成長法のうち一方で
前記ビアホール及び前記コンタクトホールの一方の底部
及び側壁と前記配線溝の底部及び側壁とに成膜する第１
の工程と、前記Ｃｕとの共晶温度が８５０℃以下となる
元素と前記Ｃｕとの合金膜を前記拡散防止膜上に室温で
スパッタ成膜する第２の工程と、前記ビアホール及び前
記コンタクトホールの一方と前記配線溝とに夫々前記合
金膜を埋め込む第３の工程とからなることを特徴とする
半導体装置の製造方法。
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜をスパッタ法及び化学気相成長法のうち一方で
前記ビアホール及び前記コンタクトホールの一方の底部
及び側壁と前記配線溝の底部及び側壁とに成膜する第１
の工程と、前記Ｃｕとの共晶温度が８５０℃以下となる
元素と前記Ｃｕとの合金膜を前記拡散防止膜上に室温で
スパッタ成膜する第２の工程と、前記ビアホール及び前
記コンタクトホールの一方と前記配線溝とに夫々前記合
金膜を埋め込む第３の工程とからなることを特徴とする
半導体装置の製造方法。
【００６１】（５）少なくともビアホール及びコンタク
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜を前記ビアホール及び前記コンタクトホールの
一方の底部及び側壁と前記配線溝の底部及び側壁とに成
膜する第１の工程と、前記Ｃｕとの共晶温度が８５０℃
以下となる元素と前記Ｃｕとの合金膜を前記拡散防止膜
上に室温でスパッタ成膜する第２の工程と、前記スパッ
タ成膜されたＣｕ膜を５００℃以下の高温にさらしてＣ
ｕを前記ビアホール及び前記コンタクトホールの一方と
前記配線溝とに夫々埋め込む第３の工程とからなること
を特徴とする半導体装置の製造方法。
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜を前記ビアホール及び前記コンタクトホールの
一方の底部及び側壁と前記配線溝の底部及び側壁とに成
膜する第１の工程と、前記Ｃｕとの共晶温度が８５０℃
以下となる元素と前記Ｃｕとの合金膜を前記拡散防止膜
上に室温でスパッタ成膜する第２の工程と、前記スパッ
タ成膜されたＣｕ膜を５００℃以下の高温にさらしてＣ
ｕを前記ビアホール及び前記コンタクトホールの一方と
前記配線溝とに夫々埋め込む第３の工程とからなること
を特徴とする半導体装置の製造方法。
【００６２】（６）少なくともビアホール及びコンタク
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜をスパッタ法及び化学気相成長法のうち一方で
前記ビアホール及び前記コンタクトホールの一方の底部
及び側壁と前記配線溝の底部及び側壁とに成膜する第１
の工程と、前記Ｃｕとの共晶温度が８５０℃以下となる
元素と前記Ｃｕとの合金膜を前記拡散防止膜上に室温で
スパッタ成膜する第２の工程と、前記スパッタ成膜され
たＣｕ膜を５００℃以下の高温にさらしてＣｕを前記ビ
アホール及び前記コンタクトホールの一方と前記配線溝
とに夫々埋め込む第３の工程とからなることを特徴とす
る半導体装置の製造方法。
トホールの一方と配線溝とを有する半導体装置の製造方
法であって、Ｃｕの拡散防止用バリアメタルからなる拡
散防止膜をスパッタ法及び化学気相成長法のうち一方で
前記ビアホール及び前記コンタクトホールの一方の底部
及び側壁と前記配線溝の底部及び側壁とに成膜する第１
の工程と、前記Ｃｕとの共晶温度が８５０℃以下となる
元素と前記Ｃｕとの合金膜を前記拡散防止膜上に室温で
スパッタ成膜する第２の工程と、前記スパッタ成膜され
たＣｕ膜を５００℃以下の高温にさらしてＣｕを前記ビ
アホール及び前記コンタクトホールの一方と前記配線溝
とに夫々埋め込む第３の工程とからなることを特徴とす
る半導体装置の製造方法。
【００６３】
【発明の効果】以上説明したように本発明の半導体装置
の配線構造によれば、ビアホール及びコンタクトホール
の一方の底部及び側壁と配線溝の底部及び側壁とに成膜
されかつＣｕとの共晶温度が８５０℃以下となる元素と
Ｃｕの拡散防止用バリアメタルとの合金でＣｕの拡散防
止膜を形成し、この拡散防止膜上にＣｕ膜を成膜してか
らリフローすることでビアホール及びコンタクトホール
の一方と配線溝とに各々Ｃｕを埋め込むことによって、
低温リフローによるＣｕ配線技術を実現することがで
き、生産性を向上させることができるという効果があ
る。
の配線構造によれば、ビアホール及びコンタクトホール
の一方の底部及び側壁と配線溝の底部及び側壁とに成膜
されかつＣｕとの共晶温度が８５０℃以下となる元素と
Ｃｕの拡散防止用バリアメタルとの合金でＣｕの拡散防
止膜を形成し、この拡散防止膜上にＣｕ膜を成膜してか
らリフローすることでビアホール及びコンタクトホール
の一方と配線溝とに各々Ｃｕを埋め込むことによって、
低温リフローによるＣｕ配線技術を実現することがで
き、生産性を向上させることができるという効果があ
る。
【００６４】また、本発明の半導体装置の製造方法によ
れば、Ｃｕとの共晶温度が８５０℃以下となる元素とＣ
ｕの拡散防止用バリアメタルとの合金からなる拡散防止
膜をビアホール及びコンタクトホールの一方の底部及び
側壁と配線溝の底部及び側壁とに成膜してからその上に
Ｃｕ膜を成膜し、その後にリフロー熱処理を施してビア
ホール及びコンタクトホールの一方と配線溝とに夫々Ｃ
ｕを埋め込むことによって、低温リフローによるＣｕ配
線技術を実現することができ、生産性を向上させること
ができるという効果がある。
れば、Ｃｕとの共晶温度が８５０℃以下となる元素とＣ
ｕの拡散防止用バリアメタルとの合金からなる拡散防止
膜をビアホール及びコンタクトホールの一方の底部及び
側壁と配線溝の底部及び側壁とに成膜してからその上に
Ｃｕ膜を成膜し、その後にリフロー熱処理を施してビア
ホール及びコンタクトホールの一方と配線溝とに夫々Ｃ
ｕを埋め込むことによって、低温リフローによるＣｕ配
線技術を実現することができ、生産性を向上させること
ができるという効果がある。
【図１】（ａ）〜（ｃ）は本発明の一実施例による半導
体装置の製造工程の各工程を示す断面図である。
体装置の製造工程の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施例による半導
体装置の製造工程の各工程を示す断面図である。
体装置の製造工程の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の他の実施例による半
導体装置の製造工程の各工程を示す断面図である。
導体装置の製造工程の各工程を示す断面図である。
１ Ｓｉ基板 ２ コンタクトホール ３ 層間絶縁膜 ４ 第１配線溝 ５，５１ ＴａＳｂ合金 ６，６１ Ｃｕ膜 ７ ビアホール ８ 第２配線溝 ９ ＴｉＮ膜 １０ Ｗ膜
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (17)
- 【請求項１】 少なくともビアホール及びコンタクトホ
ールの一方と配線溝とを有する半導体装置の配線構造で
あって、前記ビアホール及び前記コンタクトホールの一
方の底部及び側壁と前記配線溝の底部及び側壁とに成膜
されかつＣｕとの共晶温度が８５０℃以下となるＳｉと
ＧｅとＭｇとＰとＳｂとのうちの一つとＣｕの拡散防止
用バリアメタルであるＴａとＮｂとＶとＷとのうちの一
つとの合金のうちのＷＳｉを除く合金からなる拡散防止
膜と、前記ビアホール及び前記コンタクトホールの一方
と前記配線溝とに各々埋め込んだＣｕ膜とを有すること
を特徴とする半導体装置の配線構造。 - 【請求項２】 少なくともビアホール及びコンタクトホ
ールの一方と配線溝とを有する半導体装置の配線構造で
あって、前記ビアホール及び前記コンタクトホールの一
方の底部及び側壁と前記配線溝の底部及び側壁とに成膜
されかつＣｕの拡散防止用バリアメタルからなる拡散防
止膜と、成膜初期にＣｕとの共晶温度が８５０℃以下と
なる元素が添加されたＣｕ膜を前記ビアホール及び前記
コンタクトホールの一方と前記配線溝とに各々埋め込ん
で形成したＣｕ膜とを有することを特徴とする半導体装
置の配線構造。 - 【請求項３】 前記拡散防止用バリアメタルはＴａとＮ
ｂとＶとＷとのうちの一つからなり、前記Ｃｕとの共晶
温度が８５０℃以下となる元素はＳｉとＧｅとＭｇとＰ
とＳｂとのうちの一つからなることを特徴とする請求項
２記載の半導体装置の配線構造。 - 【請求項４】 少なくともビアホール及びコンタクトホ
ールの一方と配線溝とを有する半導体装置の製造方法で
あって、Ｃｕとの共晶温度が８５０℃以下となるＳｉと
ＧｅとＭｇとＰとＳｂとのうちの一つとＣｕの拡散防止
用バリアメタルであるＴａとＮｂとＶとＷとのうちの一
つとの合金のうちのＷＳｉを除く合金からなる拡散防止
膜を前記ビアホール及び前記コンタクトホールの一方の
底部及び側壁と前記配線溝の底部及び側壁とに成膜する
第１の工程と、Ｃｕ膜を前記拡散防止膜上に成膜する第
２の工程と、前記ビアホール及び前記コンタクトホール
の一方と前記配線溝とに夫々前記Ｃｕ膜を埋め込む第３
の工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項５】 前記第１の工程は、前記拡散防止膜をス
パッタ法及び化学気相成長法のうち一方で前記ビアホー
ル及び前記コンタクトホールの一方の底部及び側壁と前
記配線溝の底部及び側壁とに成膜するようにしたことを
特徴とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記第２の工程は、前記Ｃｕ膜を前記拡
散防止膜上に室温でスパッタ成膜するようにしたことを
特徴とする請求項４または請求項５記載の半導体装置の
製造方法。 - 【請求項７】 前記第３の工程は、前記スパッタ成膜さ
れたＣｕ膜を５００℃以下の高温にさらしてＣｕを前記
ビアホール及び前記コンタクトホールの一方と前記配線
溝とに夫々埋め込むようにしたことを特徴とする請求項
６記載の半導体装置の製造方法。 - 【請求項８】 少なくともビアホール及びコンタクトホ
ールの一方と配線溝とを有する半導体装置の製造方法で
あって、Ｃｕの拡散防止用バリアメタルからなる拡散防
止膜を前記ビアホール及び前記コンタクトホールの一方
の底部及び側壁と前記配線溝の底部及び側壁とに成膜す
る第１の工程と、Ｃｕ膜を前記拡散防止膜上に成膜する
第２の工程と、前記ビアホール及び前記コンタクトホー
ルの一方と前記配線溝とに夫々前記Ｃｕ膜を埋め込む第
３の工程とからなり、 前記第２の工程は、前記Ｃｕを成膜する初期に前記Ｃｕ
との共晶温度が８５０℃以下となる元素を添加して成膜
したことを特徴とする半導体装置の製造方法。 - 【請求項９】 少なくともビアホール及びコンタクトホ
ールの一方と配線溝とを有する半導体装置の配線構造で
あって、前記ビアホール及び前記コンタクトホールの一
方に埋設したコンタクトの表面を含む前記配線溝の底部
及び側壁に成膜されかつＣｕとの共晶温度が８５０℃以
下となるＳｉとＧｅとＭｇとＰとＳｂとのうちの一つと
Ｃｕの拡散防止用バリアメタルであるＴａとＮｂとＶと
Ｗとのうちの一つとの合金のうちのＷＳｉを除く合金か
らなる拡散防止膜と、前記ビアホール及び前記コンタク
トホールの一方と前記配線溝とに各々埋め込んだＣｕ膜
とを有することを特徴とする半導体装置の配線構造。 - 【請求項１０】 少なくともビアホール及びコンタクト
ホールの一方と配線溝とを有する半導体装置の配線構造
であって、前記ビアホール及び前記コンタクトホールの
一方に埋設したコンタクトの表面を含む前記配線溝の底
部及び側壁に成膜されかつＣｕの拡散防止用バリアメタ
ルからなる拡散防止膜と、成膜初期にＣｕとの共晶温度
が８５０℃以下となる元素が添加されたＣｕ膜を前記ビ
アホール及び前記コンタクトホールの一方と前記配線溝
とに各々埋め込んで形成したＣｕ膜とを有することを特
徴とする半導体装置の配線構造。 - 【請求項１１】 前記拡散防止用バリアメタルはＴａと
ＮｂとＶとＷとのうちの一つからなり、前記Ｃｕとの共
晶温度が８５０℃以下となる元素はＳｉとＧｅとＭｇと
ＰとＳｂとのうちの一つからなることを特徴とする請求
項１０記載の半導体装置の配線構造。 - 【請求項１２】 少なくともビアホール及びコンタクト
ホールの一方と配線溝とを有する半導体装置の製造方法
であって、Ｃｕとの共晶温度が８５０℃以下となるＳｉ
とＧｅとＭｇとＰとＳｂとのうちの一つとＣｕの拡散防
止用バリアメタルであるＴａとＮｂとＶとＷとのうちの
一つとの合金のうちのＷＳｉを除く合金からなる拡散防
止膜を前記ビアホール及び前記コンタクトホールの一方
に埋設したコンタクトの表面を含む前記配線溝の底部及
び側壁に成膜する第１の工程と、Ｃｕ膜を前記拡散防止
膜上に成膜する第２の工程と、前記ビアホール及び前記
コンタクトホールの一方と前記配線溝とに夫々前記Ｃｕ
膜を埋め込む第３の工程とからなることを特徴とする半
導体装置の製造方法。 - 【請求項１３】 前記第１の工程は、前記拡散防止膜を
スパッタ法及び化学気相成長法のうち一方で前記ビアホ
ール及び前記コンタクトホールの一方に埋設したコンタ
クトの表面を含む前記配線溝の底部及び側壁に成膜する
ようにしたことを特徴とする請求項１２記載の半導体装
置の製造方法。 - 【請求項１４】 前記第２の工程は、前記Ｃｕ膜を前記
拡散防止膜上に室温でスパッタ成膜するようにしたこと
を特徴とする請求項１２または請求項１３記載の半導体
装置の製造方法。 - 【請求項１５】 前記第３の工程は、前記スパッタ成膜
されたＣｕ膜を５００℃以下の高温にさらしてＣｕを前
記ビアホール及び前記コンタクトホールの一方と前記配
線溝とに夫々埋め込むようにしたことを特徴とする請求
項１４記載の半導体装置の製造方法。 - 【請求項１６】 少なくともビアホール及びコンタクト
ホールの一方と配線溝とを有する半導体装置の製造方法
であって、Ｃｕの拡散防止用バリアメタルからなる拡散
防止膜を前記ビアホール及び前記コンタクトホールの一
方に埋設したコンタクトの表面を含む前記配線溝の底部
及び側壁に成膜する第１の工程と、Ｃｕ膜を前記拡散防
止膜上に成膜する第２の工程と、前記ビアホール及び前
記コンタクトホールの一方と前記配線溝とに夫々前記Ｃ
ｕ膜を埋め込む第３の工程とからなり、 前記第２の工程は、前記Ｃｕを成膜する初期に前記Ｃｕ
との共晶温度が８５０℃以下となる元素を添加して成膜
したことを特徴とする半導体装置の製造方法。 - 【請求項１７】 前記拡散防止用バリアメタルはＴａと
ＮｂとＶとＷとのうちの一つからなり、前記Ｃｕとの共
晶温度が８５０℃以下となる元素はＳｉとＧｅとＭｇと
ＰとＳｂとのうちの一つからなることを特徴とする請求
項８または請求項１６記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281043A JP2985692B2 (ja) | 1994-11-16 | 1994-11-16 | 半導体装置の配線構造及びその製造方法 |
| KR1019950041700A KR0180330B1 (ko) | 1994-11-16 | 1995-11-16 | 반도체장치의 배선구조 및 그 제조방법 |
| US08/558,524 US5686760A (en) | 1994-11-16 | 1995-11-16 | Eutectic Cu-alloy wiring structure in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281043A JP2985692B2 (ja) | 1994-11-16 | 1994-11-16 | 半導体装置の配線構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148560A JPH08148560A (ja) | 1996-06-07 |
| JP2985692B2 true JP2985692B2 (ja) | 1999-12-06 |
Family
ID=17633508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6281043A Expired - Fee Related JP2985692B2 (ja) | 1994-11-16 | 1994-11-16 | 半導体装置の配線構造及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5686760A (ja) |
| JP (1) | JP2985692B2 (ja) |
| KR (1) | KR0180330B1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6238533B1 (en) * | 1995-08-07 | 2001-05-29 | Applied Materials, Inc. | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| US5990507A (en) * | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
| US5907768A (en) * | 1996-08-16 | 1999-05-25 | Kobe Steel Usa Inc. | Methods for fabricating microelectronic structures including semiconductor islands |
| US5872415A (en) * | 1996-08-16 | 1999-02-16 | Kobe Steel Usa Inc. | Microelectronic structures including semiconductor islands |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| US5933753A (en) * | 1996-12-16 | 1999-08-03 | International Business Machines Corporation | Open-bottomed via liner structure and method for fabricating same |
| KR100414746B1 (ko) * | 1996-12-31 | 2004-03-31 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
| US6037248A (en) * | 1997-06-13 | 2000-03-14 | Micron Technology, Inc. | Method of fabricating integrated circuit wiring with low RC time delay |
| JP3463979B2 (ja) * | 1997-07-08 | 2003-11-05 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3641111B2 (ja) * | 1997-08-28 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6731007B1 (en) | 1997-08-29 | 2004-05-04 | Hitachi, Ltd. | Semiconductor integrated circuit device with vertically stacked conductor interconnections |
| US6121126A (en) | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
| US6844600B2 (en) | 1998-09-03 | 2005-01-18 | Micron Technology, Inc. | ESD/EOS protection structure for integrated circuit devices |
| JP4074014B2 (ja) * | 1998-10-27 | 2008-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6075264A (en) * | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| US6261947B1 (en) * | 1999-02-18 | 2001-07-17 | Micron Technology, Inc. | Formation of electrical contacts to conductive elements in the fabrication of semiconductor integrated circuits |
| US6087726A (en) | 1999-03-01 | 2000-07-11 | Lsi Logic Corporation | Metal interconnect stack for integrated circuit structure |
| US6157081A (en) * | 1999-03-10 | 2000-12-05 | Advanced Micro Devices, Inc. | High-reliability damascene interconnect formation for semiconductor fabrication |
| US20020000665A1 (en) | 1999-04-05 | 2002-01-03 | Alexander L. Barr | Semiconductor device conductive bump and interconnect barrier |
| US6147404A (en) * | 1999-05-24 | 2000-11-14 | Advanced Micro Devices, Inc. | Dual barrier and conductor deposition in a dual damascene process for semiconductors |
| US6339258B1 (en) | 1999-07-02 | 2002-01-15 | International Business Machines Corporation | Low resistivity tantalum |
| JP2002064190A (ja) | 2000-08-18 | 2002-02-28 | Mitsubishi Electric Corp | 半導体装置 |
| US20040245636A1 (en) * | 2003-06-06 | 2004-12-09 | International Business Machines Corporation | Full removal of dual damascene metal level |
| US7105445B2 (en) * | 2005-01-14 | 2006-09-12 | International Business Machines Corporation | Interconnect structures with encasing cap and methods of making thereof |
| TWI427682B (zh) * | 2006-07-04 | 2014-02-21 | Semiconductor Energy Lab | 顯示裝置的製造方法 |
| US20090079080A1 (en) * | 2007-09-24 | 2009-03-26 | Infineon Technologies Ag | Semiconductor Device with Multi-Layer Metallization |
| US9177917B2 (en) | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
| JP2013105753A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| US9136166B2 (en) * | 2013-03-08 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and methods of making same |
| US8802560B1 (en) * | 2013-03-14 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an semiconductor interconnect structure |
| JP6690509B2 (ja) * | 2016-11-22 | 2020-04-28 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843453A (en) * | 1985-05-10 | 1989-06-27 | Texas Instruments Incorporated | Metal contacts and interconnections for VLSI devices |
| JPH0291970A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 配線用アルミニウム薄膜導体 |
| JP2736370B2 (ja) * | 1990-05-10 | 1998-04-02 | 日本電気株式会社 | 半導体装置とその製造方法 |
| JP3003422B2 (ja) * | 1992-10-01 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-11-16 JP JP6281043A patent/JP2985692B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-16 US US08/558,524 patent/US5686760A/en not_active Expired - Fee Related
- 1995-11-16 KR KR1019950041700A patent/KR0180330B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0180330B1 (ko) | 1999-04-15 |
| JPH08148560A (ja) | 1996-06-07 |
| US5686760A (en) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2985692B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| US5552341A (en) | Semiconductor device and method for manufacturing the same | |
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| US5644166A (en) | Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts | |
| US5654232A (en) | Wetting layer sidewalls to promote copper reflow into grooves | |
| US6143645A (en) | Reduced temperature contact/via filling | |
| US6599828B1 (en) | Copper reflow process | |
| US20070145591A1 (en) | Semiconductor device and manufacturing method therof | |
| US20040238963A1 (en) | Semiconductor device having structure for connecting interconnect lines | |
| JP2522879B2 (ja) | 半導体デバイスの製造方法 | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| KR100367734B1 (ko) | 반도체 소자의 배선형성 방법 | |
| US5843837A (en) | Method of contact hole burying | |
| US6818991B1 (en) | Copper-alloy interconnection layer | |
| JPS61133646A (ja) | 半導体装置の製造方法 | |
| JP4886165B2 (ja) | デポジション処理によって、相互接続領域を選択的に合金にする方法 | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| JP3488586B2 (ja) | 半導体装置の製造方法 | |
| JP3357700B2 (ja) | 半導体装置の製造方法 | |
| JP4173393B2 (ja) | 半導体装置の製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| US6597042B1 (en) | Contact with germanium layer | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| US20030006504A1 (en) | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same | |
| JPH07135250A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |