JP2522879B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2522879B2
JP2522879B2 JP4062416A JP6241692A JP2522879B2 JP 2522879 B2 JP2522879 B2 JP 2522879B2 JP 4062416 A JP4062416 A JP 4062416A JP 6241692 A JP6241692 A JP 6241692A JP 2522879 B2 JP2522879 B2 JP 2522879B2
Authority
JP
Japan
Prior art keywords
active layer
deposited
semiconductor device
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4062416A
Other languages
English (en)
Other versions
JPH0590204A (ja
Inventor
デ ブルイン レーンデルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0590204A publication Critical patent/JPH0590204A/ja
Application granted granted Critical
Publication of JP2522879B2 publication Critical patent/JP2522879B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主表面に絶縁層を含む
表面構体を有し、該絶縁層を経てこの絶縁層の下側領域
の露出表面個所を画成する絶縁材料の側壁を規定する開
口を形成した半導体本体を準備する工程と、前記露出表
面個所及び前記開口の側壁上に活性層を設ける工程と、
該活性層の上に導電材料を堆積して、前記開口内にて前
記下側領域と電気的に接触する導電領域を形成する工程
とを具えている半導体デバイスの製造方法に関するもの
である。
【０００２】
【従来の技術】斯種の半導体デバイスの製造方法につい
ては米国特許第４８２２７５３号明細書に開示されてい
る。これに記載されている方法では、絶縁層に開口を形
成してシリコンデバイス領域のケイ化物表面個所を露出
させ、絶縁層の上にチタン窒化物層をブランケット堆積
することにより活性層を設けている。次いでスピン−オ
ン−ガラスの如きレベリング、又は平坦面化剤を表面全
体に塗布して開口を充填させる。次いでレベリング剤を
異方性エッチング処理して開口内のレベリング剤だけを
残存させる。次いでレベリング剤をマスクとして用いて
活性層又は核形成層をエッチング処理して活性層の露出
個所を除去する。残存するレベリング剤を除去した後
に、窒化チタン活性層の表面を、選択堆積するタングス
テン用の核形成表面として、開口により露出した下側領
域と電気的に接触する導電材料領域、又はプラグを形成
する。
【０００３】
【発明が解決しようとする課題】前記米国特許第４８２
２７５３号に記載されている方法では、レベリング剤を
エッチングマスクとして作用させて、絶縁層の表面にお
ける活性層の部分を除去し得るようにしている。しか
し、開口の側壁は残存するレベリング剤を除去した後に
活性層で覆われたままである。従って、導電材料用の核
形成部位は電気的に接触させるべき表面個所だけでな
く、開口の側壁にも形成されるため、導電材料は側壁と
表面個所の双方の部分に堆積され、これら両部分から
「成長」することになる。このように導電材料が側壁か
ら成長すると、導電領域又はプラグにすき間、或いは空
所が形成されることになり、これは下側領域への電気的
接点の品質を損ねることになる。
【０００４】本発明の目的は、電気的接触をさせるべき
表面個所だけに、その露出表面個所の性質に左右されな
い活性層を設けることのできる半導体デバイスの製造方
法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、主表面に絶縁
層を含む表面構体を有し、該絶縁層を経てこの絶縁層の
下側領域の露出表面個所を画成する絶縁材料の側壁を規
定する開口を形成した半導体本体を準備する工程と、前
記露出表面個所及び前記開口の側壁上に活性層を設ける
工程と、該活性層の上に導電材料を堆積して、前記開口
内にて前記下側領域と電気的に接触する導電領域を形成
する工程とを具えている半導体デバイスの製造方法にお
いて、前記開口の側壁上に堆積される活性層材料の組成
が前記露出表面個所の上に堆積される活性層材料の組成
とは異なるように、前記活性層を少なくとも２つの元素
から成る材料を単一工程で堆積することにより設け、且
つ前記導電材料を堆積する前に、前記堆積した活性層を
選択的にエッチングして、前記開口の側壁から活性層材
料を除去することを特徴とする。
【０００６】従って、本発明による方法では、開口の側
壁における活性層部分を下側領域の表面個所における活
性層部分に対して選択的にエッチングして、側壁部分の
活性層のみを除去し得るように活性層を設ける。活性層
は下側領域の表面個所にしか残存しないため、導電材料
はこの残存する活性層の上に順次堆積し、この導電材料
は表面個所から上方に「成長」することになる。開口の
側壁には導電材料が殆ど、又は全く堆積しなくなり、導
電材料の横方向成長が抑制されるため、導電領域内にす
き間が形成される可能性がなくなるか、又は少なくとも
低減する。
【０００７】本発明による方法は接触させるべき表面個
所の特性にも左右されるものでない。特に、本発明によ
る方法は表面個所を当てにしないで、その表面個所の上
にだけ活性層を選択的に堆積することができる。むし
ろ、活性層を表面個所及び開口の側壁に設けて、その側
壁から活性層を選択的に除去する方が良い。このように
すれば、表面個所を例えば金属、ケイ化物又はシリコン
表面とすることができ、特にその表面個所を半導体デバ
イス領域への電気的な接触を可能にするための接点個所
又は接点孔とする場合に、開口が接触させるべき領域に
隣接している絶縁領域の上に（例えば、誤整列のため
に）延在している場合でも導電領域を形成することがで
きる。
【０００８】活性層は絶縁層の上、露出表面個所及び開
口の側壁上に設けてから、絶縁層の頂部表面から活性層
を除去する。絶縁層の頂部表面上の活性層部分は、感光
性レジスト又は他のマスク層を必要としない研磨処理に
よって除去することができる。これはレジスト又は他の
マスクを必要とせずに絶縁層の頂部表面部分の活性層を
除去する簡単な方法である。マスク、例えば感光性レジ
ストマスクを用いて頂部表面部分の活性層を除去し得る
ことは勿論である。
【０００９】本発明の好適例では、活性層をスパッタリ
ングにより設けられるチタン−タングステンの合金とす
る。本発明者は、チタン−タングステン合金をスパッタ
リングによって堆積すると、スパッタリング方向に対し
てほぼ垂直の方向にある表面個所に堆積される合金の組
成が、ほぼスパッタリング方向にある側壁に堆積される
合金の組成とは相違し，特に開口側壁に堆積されるチタ
ン−タングステン合金部分のチタン含有量が表面個所に
堆積される合金部分のそれよりも比較的多くなると云う
ことを確めた。
【００１０】このような組成の相違はチタン及びタング
ステンの原子の質量が異なるからであると思われる。従
って、比較的軽量のチタン原子は比較的重いタングステ
ン原子よりもスパッタリングプラズマ内の原子との衝突
による散乱の影響をかなり受けることになる。このため
にタングステン原子は基板方向に直接スパッタされるよ
うになるが、チタン原子は散乱する。従って、スパッタ
リング方向に対して垂直の方向にある表面上に堆積され
る合金はタングステン含有量が増えるのに対し、ほぼス
パッタリング方向にある表面上に堆積される合金はチタ
ンの含有量が増えることになる。
【００１１】側壁における合金の組成と表面個所におけ
る合金の組成とが異なるために、側壁部における合金の
特性と表面個所の合金の特性とが互いに異なるので、側
壁部の合金部分を表面個所の合金部分に対して選択的に
エッチングすることができる。チタンを多量に含有して
いる部分は熱燐酸又は稀釈弗化水素酸を用いて除去する
ことができる。
【００１２】本発明による方法を用いることにより、ア
ルミニウムの使用を可能とし、且つこれに付随するエレ
クトロマイグレーションの問題を回避することができ
る。その理由は、導電材料を無電解堆積法により堆積す
ることができ、しかも導電材料を例えば金、銅又はニッ
ケルとすることができるからである。導電材料は選択化
学蒸着法を用いて活性層の上に堆積することもできる。
従って、例えばタングステンを活性層の上に選択的に堆
積することができる。活性層は次のメタライゼーション
により露出表面個所が汚染されないようにするための障
壁としての働きもする。このことは、メタライゼーショ
ンが銅を含有する場合に特に重要なことである。
【００１３】
【実施例】以下図面を参照して本発明を実施例につき説
明するが、各図は概略的に示したものであり、実寸図示
したものでなく、特に各層の厚さ方向の寸法は明瞭化の
ために相対的に拡大して示してある。又、図面全体を通
して同じか、又は同様な部分を示すものには同一か、又
は同様な参照部番を付してある。
【００１４】図面、特に図１〜図５を参照するに、ここ
には半導体デバイス100 （図６）を製造する方法を示し
てあり、その方法は絶縁層11を含む表面構体10を主表面
２に有している半導体本体１（図６）を設け、絶縁層11
の下側における領域14（図６）の露出表面個所14a を画
成するために絶縁材料の側壁13を規定する開口12を形成
し、露出表面個所14a 及び開口１２の側壁13上に活性層
15を設け、この活性層15の上に導電材料を堆積して、開
口12内で、下側の領域14と電気的に接触する導電領域16
を形成する各工程を具えている。
【００１５】本発明による方法によれば、活性層15を設
けるのに、側壁13における活性層材料15a の特性が露出
表面個所14a 上の活性層材料15b の特性とは異なるよう
にし、導電材料を堆積する前に活性層を選択的にエッチ
ングして開口12の側壁13から活性層材料15a を除去す
る。従って活性層15は、開口12の側壁13における活性層
部分15a を下側領域の表面個所14a 上の活性層部分15b
に対して選択的にエッチングして、側壁部分の活性層15
a を除去し得るようにして形成される。下側領域の表面
個所14a 上の活性層部分15b しか残らないため、導電材
料の堆積は活性層部分15bで起り、表面個所14a から上
へ向かって導電材料が、「成長」するようになる。開口
12の側壁13には導電材料が殆ど、又は全く堆積しなくな
るため、導電材料の横向きの成長が抑制され、従って導
電領域内に空所が形成される可能性がなくなるか、又は
少なくともその可能性は低減する。
【００１６】又、上述した方法は接触させる表面個所14
a の特性には左右されない。特に上記方法は表面個所14
a の特性を当てにすることなく、この表面個所14a の上
にだけ活性層15を選択的に堆積することができる。しか
し、むしろ活性層15を表面個所14a 及び開口12の側壁13
上に形成してから、側壁13上の活性層を選択的に除去す
る方が良い。このようにすれば、表面個所14a を例えば
金属、ケイ化物又はシリコン表面領域とすることがで
き、さらにこの表面個所を特に半導体デバイス領域に対
する接点領域又は接点孔とする場合に、開口が（例えば
誤整列のために）接触させる領域に隣接する絶縁領域の
上に延在していても導電領域を形成することができる。
【００１７】特に図１には半導体本体の表面構体10を示
してある。この表面構体10は絶縁層11を具えており、表
面構体の残りの部分20の表面20a 上に設ける斯かる絶縁
層11は、例えば、化学蒸着によって堆積されるシリコン
酸化物層、ＴＥＯＳ（テトラエチルオルトシリケート）
層、又はシリコン窒化物層の如き他のいずれかの好適な
絶縁材料とすることができる。図６及び図７を参照して
後に詳細に説明するように、表面構体10の残りの部分20
には導電接触させるドープ領域14を形成するための半導
体本体１（図６）の表面領域を形成するか、又は半導体
本体１に形成するメタライゼーションレベルの領域140
（図７）を形成することがでる。導電接触させる領域14
の特性は重要でなく、従ってこの領域14を図１〜図５に
特別には図示してないが、その表面個所14a だけは図示
してある。
【００１８】開口12を慣例の写真平板及びエッチング技
法を用いて絶縁層11に形成して、表面個所14a を露出さ
せる。次いで、表面構体10を支承している半導体本体を
慣例のスパッタリング装置、例えば日本の沖電気社製の
スパッタリング装置内に入れて、図１に矢印Ａで示すよ
うに表面構体10に活性材料をスパッタして図２に示す活
性層15を形成する。本例では、この活性層15を、チタン
−タングステン合金製のターゲットからその材料をスパ
ッタリングすることによりチタン−タングステン合金製
とする。この状態における活性層15は図２に示すよう
に、絶縁層11の頂部表面11a 、側壁13及び表面個所14a
を覆う全面層である。
【００１９】次いで化学機械的な研磨処理を用いて、絶
縁層11の頂部表面11a の上にある活性層15の部分15c を
除去する。研磨処理は、例えば欧州特許第２２３９２０
号に記載されているような市販の研磨機にアルミナスラ
リーの如き研磨スラリーを用いて行なうことができる。
研磨処理は所定時間継続させることができ、この時間は
実験的に決めることができる。しかし、シリコン窒化物
層の如き研磨停止層を絶縁層11の頂部に設けて（欧州特
許第２２３９０２号参照）研磨終了点を一層良好に制御
することもできる。絶縁層11をシリコン窒化物で形成す
れば、これは例えば銅原子の拡散を防ぐ手助けもするた
め、メタライゼーション用に銅が用いられる個所の半導
体本体の汚染を抑制するのに役立つ。研磨工程が終了し
て、絶縁層11の頂部表面11a 上の活性層15の部分15c を
除去した後に得られる構造を図３に示してある。
【００２０】図３に示すように、活性層15は研磨工程の
終了後には開口12の側壁13並びに表面個所14a の上にだ
け残存する。当業者に認識されているように、活性層15
の表面は後に堆積する導電材料がその表面に優先的に付
着するような表面となる。従って、活性層15は導電材料
を成長させるための核形成部位となる。活性層15の部分
15a が開口12の側壁13に残っている場合には、側壁部分
15a 及び活性層15の表面個所の部分15b の双方の上に導
電材料が「成長」又は堆積されるようになる。特に超大
規模集積（ＶＬＳＩ）回路の場合のように、開口12の幅
が相対的に狭い場合には、この開口の側壁13に堆積され
る導電材料が互いに接触したり、又は結合して、表面個
所14a にそれ以上は導電材料が堆積されないようになる
ため、開口12内に堆積される導電材料中にすき間又は空
所が形成されることになる。このようなすき間又は空所
は下側領域14への電気的接点の品質を損ねることにな
る。斯様な問題をなくすか、又は少なくとも低減させる
ために、側壁13における活性層15の部分15a は除去すべ
きである。
【００２１】本発明者は、チタン−タングステン合金を
スパッタリングによって堆積すると、スパッタリング方
向に対し横断する方向、即ち図示のスパッタリング方向
Ａに対し垂直の方向にある表面個所14a に堆積されるチ
タン−タングステン合金部分15b の組成が、ほぼスパッ
タリング方向Ａにある開口12の側壁13に堆積される合金
部分15a の組成とは異なり、特に開口の側壁13に堆積さ
れるチタン−タングステン合金部分15a のチタン含有量
が比較的多くなると云うことを確めた。
【００２２】このような組成の相違はチタン及びタング
ステンの原子の質量が異なるからであると思われる。従
って、比較的軽いチタン原子は比較的重いタングステン
原子よりもスパッタリングプラズマ内のガス原子との衝
突による散乱の影響をかなり受けることになる。そこ
で、タングステン原子は基板方向に直接スパッタされる
ようになるが、チタン原子は散乱する。従って、スパッ
タリング方向に対して垂直の方向にある表面上に堆積さ
れる合金はタングステン含有量が増えるが、ほぼスパッ
タリング方向にある表面上に堆積される合金はチタンの
含有量が増えることになる。
【００２３】側壁13における合金部分15a の組成と表面
個所14a における合金部分15b の組成とが異なるため
に、合金部分15a と15b の特性が互いに異なるので、合
金部分15a を合金部分15b に対して選択的にエッチング
することができる。チタン含有量の多い部分15a を熱燐
酸又は稀釈弗化水素酸を用いて除去して図４に示す構造
とすることができる。従って、比較的簡単な選択エッチ
ング技法を用いて表面個所14a の活性層部分15b だけを
残存させることにより、後に活性層部分15b に優先的に
付着又は堆積する導電材料が表面個所14a に堆積し、開
口12を満たすまで上方に「成長」する。開口12の側壁13
には導電材料が優先的には殆ど又は全く堆積されないの
で、堆積される導電材料中にすき間又は空所が形成され
る可能性が低減する。
【００２４】さらに、本発明による選択エッチング工程
を用いることにより、活性層15の側壁部分15a をマスク
を使用する必要なく除去することができる。又、選択エ
ッチングは側壁13及び表面個所14a 上に堆積される合金
材料の異なる組成によって決定されるため、エッチング
工程の終了時点が自動的に決まり、しかもこれが比較的
正確であるので、活性層15のエッチング程度が不足した
り、過剰であったりする問題もなくなるか、又は少なく
とも低減する。
【００２５】次いで本例では慣例の無電解堆積技法によ
り導電材料を堆積して、導電領域16を形成する。表面個
所14a にだけ活性層15b があるために、導電領域を形成
するのに選択堆積技法を用いることができる。これによ
り、プラズマエッチングの如き通常利用し得る方法によ
っては容易にエッチングすることができない銅の如き導
電材料を使用することができる。従って、アルミニウム
の使用及びそれに付随するエレクトロマイグレーション
の問題をなくすことができる。
【００２６】選択堆積技法は無電解メッキ技法とするこ
とができる。導電材料は、例えば銅とすることができ、
この場合には1989年に米国のサンタクララにて開催され
たVMIC会議の会報の第258 頁及びその他の個所にピー・
エル・パイ・(P. L. Pai) 及びシー・エッチ・ティング
（C. H. Ting）により発表された「将来の相互接続物質
としての銅」（" Copper as the future interconnecti
on material ")なる表題の論文に記載されている種類の
無電解メッキ液を用いることができる。同様な無電解技
法を用いることにより銅の代わりに、例えば金又はニッ
ケルのような他の材料を堆積することもできる。無電解
ニッケル堆積用のメッキ液の例は、1989年２月に The J
ournal of the Electrochemical society (J. Electroc
hem. Soc.) Vol. 136, No. 2, 第456 〜461 頁にC. H.
Ting及びM. Paunonic により発表された「集積回路製造
用の選択無電解金属堆積」(" Selective Electroless M
etal Deposition for integrated circuit")なる表題の
論文に記載されている。しかし、ニッケルよりも銅の方
が固有抵抗値が低いから、銅を用いるのが好適である。
一般に、無電解メッキ液は金属の有機塩、硝酸塩又は硫
酸塩の水溶液とし、且つこの水溶液から活性層部分15b
に金属を沈澱させるために、堆積すべき金属を成す合金
のイオン化電位は活性層材料のイオン化電位よりも小さ
くすべきである。
【００２７】導電材料は選択化学蒸着技法を用いて活性
層15上に堆積することもできる。例えば、タングステン
をチタン- タングステン活性層15の上に選択的に堆積す
ることができる。活性層部分15b は、導電材料に対する
核形成部位を提供すること以外に、領域14と導電材料領
域16との間の障壁層としての働きもし、領域14が導電材
料により汚染されないようにするか、又はそのようなこ
とを少なくとも抑制し、このことは導電材料として銅を
用いる場合には特に重要である。
【００２８】上述した方法は半導体デバイスの任意適当
な領域に接点を形成するのに用いることができる。その
領域は、例えば半導体デバイスのソース又はドレイン領
域或いはメタライゼーションレベルの低い部分の如き領
域とすることができる。
【００２９】図６は本発明による方法を用いて接点孔内
に導電材料を堆積して半導体デバイスの領域への電気的
な結線をした半導体デバイス１の一部分を示している。
図６に示す例の半導体デバイスは単結晶のシリコン半導
体本体30を具えており、この本体の一方の主表面２に隣
接して一導電形、本例ではｐ導電形のドープ領域31を有
しており、この領域31内に反対導電形、本例ではｎ導電
形の高ドープデバイス領域14を同じく一方の主表面２に
隣接して形成する。図６には２つのデバイス領域しか示
してないが、半導体本体30の内部には斯様なデバイス領
域を多数形成し得ることは明らかである。本例では、デ
バイス領域14を一方の主表面２上に形成した絶縁ゲート
構体34と関連付けて、絶縁ゲート電界効果トランジスタ
（ＩＧＦＥＴ）を形成する。上述したｎ導電形とするデ
バイス領域14はｎ−チャネルＩＧＦＥＴを形成する。し
かし、当業者には明らかなように、半導体本体にはｐ−
チャネルＩＧＦＥＴも設けて、ＣＭＯＳ集積回路を形成
するようにすることができ、この場合にはｎ導電形のウ
ェル内に形成したｐ導電形のデバイス領域によりｐ−チ
ャネルＩＧＦＥＴを形成し、且つこれに関連する絶縁ゲ
ートを形成することは勿論である。
【００３０】上述したデバイスは、慣例のシリコン局所
酸化（ＬＯＣＯＳ）法によりフィールド酸化物パターン
（図６に示す絶縁領域35の一部）を画成した後に、表面
２の上にゲート酸化物層を成長させ、次いでこのゲート
酸化物層の上にドープ多結晶シリコン層を形成すること
により慣例の方法にて絶縁ゲート構体34を形成するよう
にして半導体本体１内に形成する。ドープ多結晶シリコ
ン層を例えばシリコン酸化物及び／又はシリコン窒化物
の絶縁領域36a によって局所的に覆う。慣例の写真平板
及びエッチング法によるパターニング後に、絶縁ゲート
構体34及びフィールド酸化物パターン35をマスクとして
用いる自己整列法にてデバイス領域14の低ドープ拡張領
域14bを形成する。次いで慣例の化学蒸着法によりシリ
コン酸化物又はシリコン窒化物層を堆積し、これを適当
な既知の異方性エッチング工程を用いてエッチング処理
して、図６に示すように絶縁ゲート34の側壁に絶縁スペ
ーサ領域36b を形成する。この絶縁スペーサ領域36は絶
縁キャッピング領域36a と共に絶縁ゲート34を封入し
て、絶縁ゲート34とデバイス領域14との間の後の金属化
による不所望な短絡をなくすようにする。図示してはな
いが、デバイスの他の絶縁ゲートには必ずしも全てにキ
ャッピング領域36a を設ける必要はない。デバイス領域
14のさらに高ドープの領域14c は絶縁ゲート34、スペー
サ領域36b 及びフィールド酸化物絶縁領域35をマスクと
して用いて慣例の自己整列法にて形成する。デバイス領
域14に対するオーム接触を改善するために、既知の方法
にてデバイス領域14の表面に、例えばチタン又はコバル
ト層を堆積し、且つ加熱することによりチタン又はコバ
ルトケイ化物の如きケイ化物領域37を形成する。これに
より本例における表面構体の一部分20を完成する。
【００３１】次いで絶縁層11を本例では慣例のＣＶＤ法
により堆積されるシリコン酸化物層として形成する。こ
れにより表面構体を仕上げる。開口又は接点孔12（図６
には２つしか示してない）を慣例の方法にて形成した後
に、図１〜図５につき前述した方法を用いて、各デバイ
ス領域14に接触する導電領域16（２つを図示）を形成す
る。次いでメタライゼーションレベル（図６には図示せ
ず）を慣例の方法にて形成することができる。
【００３２】図７は表面構体10a の部分20′がメタライ
ゼーションレベルを具え、且つ下側領域140 がそのメタ
ライゼーションレベルの一部を成す状態を示している。
図７に示す例では、メタライゼーションレベルの一部を
成す２つの領域140 を示してある。これらの領域140 は
半導体デバイス領域14に接触する図５に示した領域16と
同様な導電領域とするか、又は次のメタライゼーション
レベルの一部とすることができる。メタライゼーション
レベルの領域140 は絶縁材料141 によって画成され、こ
の領域140 は、それを覆う絶縁層11′と共に表面構体10
a を形成する。絶縁層11′は、例えば化学蒸着（ＣＶ
Ｄ）法により堆積される二酸化シリコン層とするか、Ｔ
ＥＯＳ法又はシリコン窒化物層とすることができる。領
域140 を半導体デバイス領域に直接接触させる場合、こ
の半導体デバイスの下側構体は図６に示したものと同じ
ような構成とすることができるが、本発明はＣＭＯＳデ
バイス以外の半導体デバイス、例えばバイポーラ又はBi
CMOSデバイスにも適用することができる。
【００３３】側壁13′によって画成される開口12′を絶
縁層11′に慣例の手段により形成し、且つ活性層部分1
5′b 及び導電領域16′を図１〜図５につき前述した方
法にて形成して、２つの領域140 間を電気的に相互接続
する。本例では活性層部分15′b を部分20′のどこにも
接触させる必要がなく、この活性層部分15′b は２つの
領域140 間の絶縁層141 の上に延在させることができる
ことは明らかである。上述した工程は他のメタライゼー
ションレベルに対して繰返すことができる。
【００３４】導電材料領域16, 16′用の核形成層を形成
するのに活性層部分15b, 15 ′b を使用することは、導
電材料の選択堆積が表面個所14a, 140a の特性に左右さ
れないことを意味し、従って図６及び図７に示すように
開口12, 12′を隣接する絶縁領域の上にオーバラップさ
せても、後に堆積する導電材料が殆ど悪影響を受けるこ
となく導電領域16, 16′を形成することができる。従っ
て、本発明による方法は誤整列には比較的寛容であり、
例えばＶＬＳＩデバイスに要求される半導体デバイス内
への能動デバイスの比較的密なパッキングが容易とな
る。
【００３５】上述した例では、活性層15をスパッタリン
グ法により堆積されるチタン−タングステンにより形成
したが、この活性層15は他の好適な堆積法を用いて他の
適当な合金により形成することもでき、この場合には合
金の一方の成分が他方の成分よりも軽く、従って堆積チ
ャンバ内に存在するガス又は他の原子により散乱し易く
して、堆積材料の組成が、その材料が堆積される表面が
堆積すべき材料の供給方向にあるのか、その方向に対し
て垂直の方向にあるのかに応じて変化するようにする。
この場合、一方の成分の含有量が比較的多くなる側壁部
に堆積される材料を、他方の成分の含有量が比較的多く
なる露出表面個所14a に堆積される材料に対して選択的
にエッチングし得るようにすべきことは勿論である。
又、合金に追加の成分を含めることができることも勿論
である。
【００３６】上述した説明ではシリコン半導体デバイス
につき述べたが、本発明による方法は他の半導体デバイ
ス、例えばヒ化ガリウム半導体デバイスの如きIII-V 族
の半導体デバイスにも勿論適用し得ることは明らかであ
る。本発明は上述した例のみに限定されるものでなく、
さらに幾多の変更を加え得ること勿論である。
【図面の簡単な説明】
【図１】本発明による方法を説明するための一製造段に
おける半導体本体の一部分を示す断面図である。
【図２】本発明による方法を説明するための次の製造段
における半導体本体の一部分を示す断面図である。
【図３】本発明による方法を説明するためのさらに次の
製造段における半導体本体の一部分を示す断面図であ
る。
【図４】本発明による方法を説明するためのさらに次の
製造段における半導体本体の一部分を示す断面図であ
る。
【図５】本発明による方法を説明するためのさらに次の
製造段における半導体本体の一部分を示す断面図であ
る。
【図６】接点孔を本発明による方法により充填させた半
導体デバイスの一部分を示す断面図である。
【図７】メタライゼーションレベル間を本発明による方
法により相互接続した他の半導体デバイスの一部分を示
す断面図である。
【符号の説明】
10 表面構体 11 絶縁層 12 開口 13 開口の側壁 14a 露出表面個所 15 活性層 16 導電領域

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 主表面に絶縁層を含む表面構体を有し、
    該絶縁層を経てこの絶縁層の下側領域の露出表面個所を
    画成する絶縁材料の側壁を規定する開口を形成した半導
    体本体を準備する工程と、前記露出表面個所及び前記開
    口の側壁上に活性層を設ける工程と、該活性層の上に導
    電材料を堆積して、前記開口内にて前記下側領域と電気
    的に接触する導電領域を形成する工程とを具えている半
    導体デバイスの製造方法において、前記開口の側壁上に
    堆積される活性層材料の組成が前記露出表面個所の上に
    堆積される活性層材料の組成とは異なるように、前記活
    性層を少なくとも２つの元素から成る材料を単一工程で
    堆積することにより設け、且つ前記導電材料を堆積する
    前に、前記堆積した活性層を選択的にエッチングして、
    前記開口の側壁から活性層材料を除去することを特徴と
    する半導体デバイスの製造方法。
  2. 【請求項２】 前記絶縁層の上にも活性層を堆積し、且
    つ絶縁層の頂部表面から活性層を除去することにより前
    記露出表面個所及び前記開口の側壁上に活性層を設ける
    ことを特徴とする請求項１に記載の半導体デバイスの製
    造方法。
  3. 【請求項３】 研磨処理により前記絶縁層の頂部表面か
    ら活性層を除去することを特徴とする請求項２に記載の
    半導体デバイスの製造方法。
  4. 【請求項４】 前記活性層をスパッタリングによって設
    けることを特徴とする請求項１〜３のいずれかに記載の
    半導体デバイスの製造方法。
  5. 【請求項５】 前記活性層をチタン−タングステン合金
    層とすることを特徴とする請求項１〜４のいずれかに記
    載の半導体デバイスの製造方法。
  6. 【請求項６】 熱燐酸を用いて前記開口の側壁から活性
    層を選択的に除去することを特徴とする請求項５に記載
    の半導体デバイスの製造方法。
  7. 【請求項７】 前記導電材料を無電解堆積法を用いて堆
    積することを特徴とする請求項１〜６のいずれかに記載
    の半導体デバイスの製造方法。
  8. 【請求項８】 前記導電材料として銅、金及びニッケル
    から成る群から選択した材料を堆積することを特徴とす
    る請求項１〜７のいずれかに記載の半導体デバイスの製
    造方法。
  9. 【請求項９】 前記導電材料としてタングステンを選択
    的に堆積することを特徴とする請求項１〜７のいずれか
    に記載の半導体デバイスの製造方法。
JP4062416A 1991-03-20 1992-03-18 半導体デバイスの製造方法 Expired - Fee Related JP2522879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB91059436 1991-03-20
GB919105943A GB9105943D0 (en) 1991-03-20 1991-03-20 A method of manufacturing a semiconductor device
GB9105943:6 1991-03-20

Publications (2)

Publication Number Publication Date
JPH0590204A JPH0590204A (ja) 1993-04-09
JP2522879B2 true JP2522879B2 (ja) 1996-08-07

Family

ID=10691918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4062416A Expired - Fee Related JP2522879B2 (ja) 1991-03-20 1992-03-18 半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US5240879A (ja)
EP (1) EP0504984B1 (ja)
JP (1) JP2522879B2 (ja)
KR (1) KR100237096B1 (ja)
DE (1) DE69220399T2 (ja)
GB (1) GB9105943D0 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211290B2 (ja) * 1991-10-21 2001-09-25 ソニー株式会社 半導体装置の形成方法
US5474949A (en) * 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
US5429987A (en) * 1993-01-25 1995-07-04 Sharp Microelectronics Technology, Inc. Method for profile control of selective metallization
US5462897A (en) * 1993-02-01 1995-10-31 International Business Machines Corporation Method for forming a thin film layer
JPH06260441A (ja) * 1993-03-03 1994-09-16 Nec Corp 半導体装置の製造方法
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
US5725739A (en) * 1996-07-08 1998-03-10 Micron Technology, Inc. Low angle, low energy physical vapor deposition of alloys
US5909637A (en) * 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
US5913144A (en) * 1996-09-20 1999-06-15 Sharp Microelectronics Technology, Inc. Oxidized diffusion barrier surface for the adherence of copper and method for same
US6236101B1 (en) 1997-11-05 2001-05-22 Texas Instruments Incorporated Metallization outside protective overcoat for improved capacitors and inductors
US6863593B1 (en) 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
KR20000058021A (ko) * 1999-02-11 2000-09-25 조셉 제이. 스위니 화학적 기계적 연마 처리 및 부품
US6399479B1 (en) 1999-08-30 2002-06-04 Applied Materials, Inc. Processes to improve electroplating fill
US6368953B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Encapsulated metal structures for semiconductor devices and MIM capacitors including the same
US6368484B1 (en) 2000-05-09 2002-04-09 International Business Machines Corporation Selective plating process
AU2002360004A1 (en) 2001-12-28 2003-07-24 Sharp Kabushiki Kaisha Heating cooking device
CN1278409C (zh) * 2002-06-10 2006-10-04 株式会社东芝 半导体器件的制造方法和半导体器件
US20070244335A1 (en) * 2006-04-17 2007-10-18 Teva Pharmaceutical Industries Ltd. Isolation of tetracycline derivatives
PL2016045T3 (pl) * 2006-04-24 2015-04-30 Teva Pharma Krystaliczna postać tygecykliny i sposoby jej otrzymywania
KR102001511B1 (ko) * 2012-12-26 2019-07-19 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992135A (en) 1990-07-24 1991-02-12 Micron Technology, Inc. Method of etching back of tungsten layers on semiconductor wafers, and solution therefore

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5360567A (en) * 1976-11-11 1978-05-31 Mitsubishi Electric Corp Electrode formation method of semiconductor device
NL8202009A (nl) * 1982-05-14 1983-12-01 Philips Nv Werkwijze voor de vervaardiging van fijn-gestructureerde metaalpatronen op metaal- of halfgeleider oppervlak.
US4465716A (en) * 1982-06-02 1984-08-14 Texas Instruments Incorporated Selective deposition of composite materials
DE3232837A1 (de) * 1982-09-03 1984-03-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer 2-ebenen-metallisierung fuer halbleiterbauelemente, insbesondere fuer leistungshalbleiterbauelemente wie thyristoren
JPS59150421A (ja) * 1983-02-10 1984-08-28 Toshiba Corp 半導体装置の製造方法
GB2143372B (en) * 1983-07-12 1987-07-01 Control Data Corp Applying barrier metal to a semiconductor
GB2168841B (en) * 1984-12-22 1988-07-20 Stc Plc Semiconductor processing
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
EP0366013A3 (en) * 1988-10-27 1990-06-27 Texas Instruments Incorporated Selective dielectric deposition on horizontal features of an integrated circuit subassembly
JPH02185205A (ja) * 1989-01-12 1990-07-19 Agency Of Ind Science & Technol 加飾した貴金属製品の製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992135A (en) 1990-07-24 1991-02-12 Micron Technology, Inc. Method of etching back of tungsten layers on semiconductor wafers, and solution therefore

Also Published As

Publication number Publication date
DE69220399T2 (de) 1998-01-02
DE69220399D1 (de) 1997-07-24
EP0504984A3 (en) 1992-10-28
KR100237096B1 (ko) 2000-01-15
US5240879A (en) 1993-08-31
EP0504984B1 (en) 1997-06-18
JPH0590204A (ja) 1993-04-09
EP0504984A2 (en) 1992-09-23
GB9105943D0 (en) 1991-05-08
KR920018848A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
JP2522879B2 (ja) 半導体デバイスの製造方法
US5270254A (en) Integrated circuit metallization with zero contact enclosure requirements and method of making the same
US7268065B2 (en) Methods of manufacturing metal-silicide features
US7119005B2 (en) Semiconductor local interconnect and contact
KR102432086B1 (ko) 자가 정렬된 콘택
JP2985692B2 (ja) 半導体装置の配線構造及びその製造方法
US5591672A (en) Annealing of titanium - titanium nitride in contact hole
US6376368B1 (en) Method of forming contact structure in a semiconductor device
US20100072623A1 (en) Semiconductor device with improved contact plugs, and related fabrication methods
US6204137B1 (en) Method to form transistors and local interconnects using a silicon nitride dummy gate technique
US6207543B1 (en) Metallization technique for gate electrodes and local interconnects
US20170330834A1 (en) Contact line having insulating spacer therein and method of forming same
US11482456B2 (en) Forming two portion spacer after metal gate and contact formation, and related IC structure
JP3187764B2 (ja) ＧａＡｓを基本としたＭＯＳＦＥＴ及びその製品
US7329582B1 (en) Methods for fabricating a semiconductor device, which include selectively depositing an electrically conductive material
US6037233A (en) Metal-encapsulated polysilicon gate and interconnect
US6060389A (en) Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
US6294823B1 (en) Integrated circuit with insulating spacers separating borderless contacts from the well
US10825811B2 (en) Gate cut first isolation formation with contact forming process mask protection
US6753215B2 (en) Methods for manufacturing semiconductor devices and semiconductor devices
JPH09153546A (ja) 半導体装置及びその製造方法
US9583397B1 (en) Source/drain terminal contact and method of forming same
US9905513B1 (en) Selective blocking boundary placement for circuit locations requiring electromigration short-length
JP2007527617A (ja) 集積回路技術における超均一シリサイド
US20030036240A1 (en) Method of simultaneous formation of local interconnect and gate electrode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees