KR900002442A - 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법 - Google Patents

반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법 Download PDF

Info

Publication number
KR900002442A
KR900002442A KR1019890010029A KR890010029A KR900002442A KR 900002442 A KR900002442 A KR 900002442A KR 1019890010029 A KR1019890010029 A KR 1019890010029A KR 890010029 A KR890010029 A KR 890010029A KR 900002442 A KR900002442 A KR 900002442A
Authority
KR
South Korea
Prior art keywords
silicon substrate
aluminum
forming
layer
barrier layer
Prior art date
Application number
KR1019890010029A
Other languages
English (en)
Other versions
KR920005805B1 (ko
Inventor
미노루 이노우에
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR900002442A publication Critical patent/KR900002442A/ko
Application granted granted Critical
Publication of KR920005805B1 publication Critical patent/KR920005805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 TiN 장벽층의 밀도와 저항률에 대한 기판 온도의 영향을 나타내는 그래프.
제2도는 기판 온도의 변화에 대한 장벽층의 고장률(failure rate)의 변동을 나타내는 그래프.
제3도는 장벽층을 제조하기 위해 사용된 종래의 반응 스퍼터링 장치의 개략도.
제6도는 기판온도가 변수로서 작용할 때, 반응 스퍼터링이 실행되는 동안 흐르는 산소가스의 흐름률과 장벽층의 고장률 사이의 관계를 나타내는 그래프.
제7도는 P-형 실리콘 기판의 알루미늄 전극, TiN 장벽층 및 n-형 영역으로 구성되는 다이오드의 개략단면도.
제8(a)도는 장벽층이, 산소가 자유로운 조건에서 제조된 다이오드에 형성될 때 열처리 후에 다이오드의 누설전류의 히스토그램, 제8(b)도는 장벽층이 산소가스의 4sccm의 흐름률과 550℃의 기판온도에서 제조된 다이오드에 형성될 때 열처리 후에 다이오드의 누설전류의 히스토그램.

Claims (9)

  1. 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법에 있어서, 첫번째 실리콘 기판을 생산하는 실리콘 기판위에 실리콘 기판과 접촉한 전극층을 만들기 위하여 접촉홀을 가지는 절연층을 형성하고, 반응 스퍼터링 수단에 상기 첫번째 실리콘 기판을 놓고, 반응 스퍼터링 수단에, 반응 스퍼터링을 실행하기 위해 사용된 내산화성 금슥으로 구성된 타겟을 놓고, 반응 스퍼터링 수단에 비활성 가스, 반응가스 및 산소가스를 포함하는 혼합가스를 공급하고, 350℃와 600℃ 사이의 값으로 유지되도록 상기 두번째 실리콘 기판의 온도를 제어하고, 상기 첫번째 실리콘 기판위에, 내산화성 금속 화합물로 구성된 장벽층을 형성하기 위하여 반응 스퍼터링 수단에서 반응 스퍼터링을 실행하고, 상기 장벽층이, 실리콘 기판의 실리콘 원자들이 전극층으로 확산하는 것과 전극층의 알루미늄 원자들이 실리콘 기판으로 확산하는 것을 방지하며, 상기 장벽층위에 알루미늄 또는 알루미늄 합금층을 형성하는 단계들로 이루어지는 실리콘 기판 위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  2. 제1항에 있어서, 상기 첫번째 실리콘 기판과 상기 장벽층사이의 상기 접촉홀에 옴접촉을 만들기 위하여 상기 첫번째 실리콘 기판과 상기 장벽층 사이의 상기 접촉홀에 티타늄, 폴리 실리콘 및 알루미늄으로 이루어지는 그룹으로부터 선택되는 접촉층을 형성하는 단계를 더 포함하는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  3. 제1항에 있어서, 혼합가스를 공급하는 상기 단계에서 상기 반응가스가 질소가스, 질소화합물가스, 탄소화합물가스 및 붕소화합물가스로 이루어지는 그룹으로부터 선택되는 실리콘 기판위에 알루미늄 또는 아루미늄 합금 전극층을 형성하는 방법.
  4. 제1항에 있어서, 타겟을 설정하는 상기 단계에서 상기 타겟을 구성하는 상기 내산화성 금속이 티타늄, 지르코늄, 하프늄, 텅스텐 및 몰립텐으로 이루어지는 그룹으로부더 선택되는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  5. 제1항에 있어서, 상기 절연층이 실리콘 디옥사이드, 포스포 실리게이트 유리, 실리콘 니트라이드 및 보로 포스포 실리게이트 유리로 구성된 것으로 이루어지는 그룹으로부터 선택되는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  6. 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법에 있어서, 첫번째 실리콘 기판을 생산하는, 실리콘 기판위에 실리콘 기판과 접촉한 전극층을 만들기 위하여 접촉홀을 가지는 절연층을 형성하고, 두번째 실리콘 기판을 생산하는, 20nm 이하의 두께를 갖도록 상기 첫번째 실리콘 기판위에 티타늄의 접촉층을 형성하고, 반응 스퍼터링 수단에 상기 두번째 실리콘 기판을 놓고, 상기 반응 스퍼터링 수단에, 반응 스퍼터링에 사용된 티타늄 금속으로 구성된 타겟을 놓고, 상기 반응 스퍼터링 수단에 아르곤 가스, 질소 가스 및 산소가스로 이루어지는 혼합가스를 공급하고, 350℃와 600℃ 사이의 값으로 유지되도록 상기 두번째 실리콘 기판의 온도를 제어하고, 상기 두번째 실리콘 기판위에, 반응 스퍼터링동안 생산된 티타늄 니트라이드로 이루어지는 장벽층을 형성하기 위한 상기 반응 스퍼터링 수단에 의하여 반응 스퍼터링을 실행하고, 상기 장벽층이, 실리콘 기판의 실리콘 원자들이 알루미늄 전극으로 확산하는 것과 알루미늄 전극의 알루미늄 원자들이 실리콘 기판으로 확산하는 것을 방지하고, 상기 첩촉층이 실리콘 기판과 접촉한 상기 장벽층을 만들며, 상기 장벽층 위에 알루미늄 또는 알루미늄 합금층을 형성하는 단계들로 일어지는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  7. 제6항에 있어서, 혼합가스를 공급하는 상기 단계에서 사용된 상기 산소가스가 상기 혼합가스 체적의 1-5%인 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  8. 제6항에 있어서, 상기 절연층이 실리콘 디옥사이드, 포스포 실리케이트, 유리, 실리콘 니트라이드 및 보로 포스포 실리케이트 유리로 구성된 것으로 이루어지는 그룹으로부터 선택되는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  9. 제6항에 있어서, 장벽층을 형성하기 위한 반응 스퍼터링을 실행하는 상기 단계에서 형성된 상기 장벽층이 50nm-200nm의 두께를 갖는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890010029A 1988-07-25 1989-07-14 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법 KR920005805B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-185005 1988-07-25
JP63185005A JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR900002442A true KR900002442A (ko) 1990-02-28
KR920005805B1 KR920005805B1 (ko) 1992-07-18

Family

ID=16163109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010029A KR920005805B1 (ko) 1988-07-25 1989-07-14 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법

Country Status (4)

Country Link
US (1) US4976839A (ko)
EP (1) EP0353120A1 (ko)
JP (1) JPH0666287B2 (ko)
KR (1) KR920005805B1 (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
EP0430403B1 (en) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
EP0459690A1 (en) * 1990-05-31 1991-12-04 AT&T Corp. Integrated circuit interconnection
KR930002672B1 (ko) * 1990-06-29 1993-04-07 삼성전자 주식회사 비정질 질화티타늄막을 이용한 금속배선 형성방법
US7335570B1 (en) * 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5086016A (en) * 1990-10-31 1992-02-04 International Business Machines Corporation Method of making semiconductor device contact including transition metal-compound dopant source
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
JPH04368126A (ja) * 1991-06-10 1992-12-21 Kaho Denshi Kofun Yugenkoshi 金属障壁層の酸素プラズマ充填法
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
EP0558304B1 (en) * 1992-02-28 2000-01-19 STMicroelectronics, Inc. Method of forming submicron contacts
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5329161A (en) * 1992-07-22 1994-07-12 Vlsi Technology, Inc. Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Methode zur Herstellung eines Metallkontaktes
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
GB2291264B (en) * 1994-07-07 1998-07-29 Hyundai Electronics Ind Method for forming a metallic barrier layer in semiconductor device and device made by the method
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5895266A (en) 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US7943505B2 (en) * 1997-03-14 2011-05-17 Micron Technology, Inc. Advanced VLSI metallization
US5925225A (en) * 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
TW406317B (en) * 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer
US6010960A (en) * 1997-10-29 2000-01-04 Advanced Micro Devices, Inc. Method and system for providing an interconnect having reduced failure rates due to voids
US6346175B1 (en) 1997-11-20 2002-02-12 International Business Machines Corporation Modification of in-plate refractory metal texture by use of refractory metal/nitride layer
JP4947834B2 (ja) * 1997-11-26 2012-06-06 アプライド マテリアルズ インコーポレイテッド ダメージフリー被覆刻設堆積法
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP3374901B2 (ja) * 1998-02-27 2003-02-10 日本電気株式会社 半導体装置
WO1999053114A1 (en) * 1998-04-10 1999-10-21 Applied Materials, Inc. Continuous process for sputtering tantalum nitride films
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US6337151B1 (en) 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6583460B1 (en) * 2000-08-29 2003-06-24 Micron Technology, Inc. Method of forming a metal to polysilicon contact in oxygen environment
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US6599835B1 (en) * 2001-07-13 2003-07-29 Advanced Micro Devices, Inc. Testing dielectric and barrier layers for integrated circuit interconnects
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
JP2005518088A (ja) 2001-07-16 2005-06-16 アプライド　マテリアルズ　インコーポレイテッド タングステン複合膜の形成
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US7162302B2 (en) 2002-03-04 2007-01-09 Nanoset Llc Magnetically shielded assembly
US7091412B2 (en) 2002-03-04 2006-08-15 Nanoset, Llc Magnetically shielded assembly
US20040164291A1 (en) * 2002-12-18 2004-08-26 Xingwu Wang Nanoelectrical compositions
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
US7211508B2 (en) 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US20060105016A1 (en) * 2004-11-12 2006-05-18 Gray Robert W Device compatible with magnetic resonance imaging
JP4943111B2 (ja) * 2006-10-13 2012-05-30 株式会社アルバック 半導体装置の製造方法
WO2011081202A1 (ja) 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
JP5649441B2 (ja) * 2009-12-29 2015-01-07 キヤノンアネルバ株式会社 金属膜を埋め込む工程を有する電子部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132507B2 (ko) * 1972-05-17 1976-09-13
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer

Also Published As

Publication number Publication date
KR920005805B1 (ko) 1992-07-18
JPH0666287B2 (ja) 1994-08-24
EP0353120A1 (en) 1990-01-31
JPH0234918A (ja) 1990-02-05
US4976839A (en) 1990-12-11

Similar Documents

Publication Publication Date Title
KR900002442A (ko) 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법
US3106489A (en) Semiconductor device fabrication
EP0068897B1 (en) A method of forming an electrode of a semiconductor device
KR910009608B1 (ko) 티타늄/질화티타늄 이중층을 제조하는 방법
KR960042954A (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성방법
CA1183968A (en) Binary germanium-silicon interconnect and electrode structure for integrated circuits
US6277735B1 (en) Method for forming a refractory metal silicide layer
KR940007985A (ko) 반도체장치의 배선층 형성방법
US4106051A (en) Semiconductor devices
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
JP3583451B2 (ja) 半導体デバイスの作製方法
JPS61134055A (ja) 半導体装置の製造方法
JPH05217938A (ja) ガリウムヒ素への接触構造及びその製造方法
JPS62188268A (ja) 半導体装置
JPS61274345A (ja) 半導体装置の製造方法
CN101452878A (zh) 半导体器件的阻挡层形成方法
Katz et al. W (Zn) selectively deposited and locally diffused ohmic contacts to p‐InGaAs/InP formed by rapid thermal low pressure metalorganic chemical vapor deposition
JPS63272049A (ja) 半導体装置の製造方法
JPS5459077A (en) Manufacture of semiconductor device
JP2541657B2 (ja) 拡散障壁構造及びその製造方法
KR100317312B1 (ko) 반도체소자의배선형성방법
Singh Metallurgical Properties of Thin Conducting Films
JPH06120355A (ja) 半導体装置の製造方法
KR960008567B1 (ko) 실리사이드막 형성방법
KR850001097B1 (ko) 고주파 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee