JPH01276624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01276624A JPH01276624A JP10384988A JP10384988A JPH01276624A JP H01276624 A JPH01276624 A JP H01276624A JP 10384988 A JP10384988 A JP 10384988A JP 10384988 A JP10384988 A JP 10384988A JP H01276624 A JPH01276624 A JP H01276624A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- tungsten
- film
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 18
- 239000010937 tungsten Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 7
- 239000012159 carrier gas Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置の製造方法に関し特に微細化された
半導体素子の高アスペクト比のスルーホール部に、高精
度に、高品質の金属膜を埋め込む方法に関する。
半導体素子の高アスペクト比のスルーホール部に、高精
度に、高品質の金属膜を埋め込む方法に関する。
(従来の技術)
半導体装置の微細化、高密度化に伴い、素子の電気特性
の高信頼化が強く求められている。素子間を結合する、
あるいはコンタクト孔に金属膜を埋め込む配線技術とし
ては、タングステンの選択CVD法が知られている(東
芝レビュー vol、41.12号。
の高信頼化が強く求められている。素子間を結合する、
あるいはコンタクト孔に金属膜を埋め込む配線技術とし
ては、タングステンの選択CVD法が知られている(東
芝レビュー vol、41.12号。
p、988〜991)。
(発明が解決しようとする課題)
タングステン膜を選択成長させるとき、従来は第2図中
に示したようにタングステンの成長の初期段階で拡散層
の一部がタングステン15により食われ、エンクローチ
メント(食いこみ)16が発生していた。これは原料ガ
スWF6とキャリアガスH2の還元反応によるWの生成
よりWF6とコンタクト孔14のSiの反応によるタン
グステンシリサイド形成が優先してしかも激しく生じる
ためである。
に示したようにタングステンの成長の初期段階で拡散層
の一部がタングステン15により食われ、エンクローチ
メント(食いこみ)16が発生していた。これは原料ガ
スWF6とキャリアガスH2の還元反応によるWの生成
よりWF6とコンタクト孔14のSiの反応によるタン
グステンシリサイド形成が優先してしかも激しく生じる
ためである。
コンタクト孔14の表面がすべてシリサイドでおおいつ
くされるとWの堆積が始まる。このエンクローチメント
は、すでに形成されている浅い接合13を破壊すること
により、素子にリーク電流を生じさせ素子は正常に動作
しなくなる。
くされるとWの堆積が始まる。このエンクローチメント
は、すでに形成されている浅い接合13を破壊すること
により、素子にリーク電流を生じさせ素子は正常に動作
しなくなる。
本発明の目的は、このようなエンクローチメントを発生
させない半導体装置の製造方法を提供することにある。
させない半導体装置の製造方法を提供することにある。
(課題を解決するための手段)
本発明は半導体素子が形成された基板上にコンタクト孔
を形成した後、該コンタクト孔底部の半導体上に、選択
的に金属タングステン膜を成長させる工程を含む半導体
装置の製造方法において、タングステン膜を成長させる
ための原料ガスの濃度を低濃度から高濃度に多段階に制
御することにより成膜を行うことを特徴とする半導体装
置の製造方法である。
を形成した後、該コンタクト孔底部の半導体上に、選択
的に金属タングステン膜を成長させる工程を含む半導体
装置の製造方法において、タングステン膜を成長させる
ための原料ガスの濃度を低濃度から高濃度に多段階に制
御することにより成膜を行うことを特徴とする半導体装
置の製造方法である。
(作用)
本発明では原料ガスの濃度を成長の初期段階では従来よ
り低濃度にしてコンタクト孔表面にうずくシリサイド成
長させる。いったんシリサイドが成長したあとはそのう
すいシリサイド自体がマスクとなり従来のような激しい
シリサイド化反応が抑制される。このあと原料ガスの濃
度を初期段階より高濃度にしてタングステンの選択成長
を行なう。
り低濃度にしてコンタクト孔表面にうずくシリサイド成
長させる。いったんシリサイドが成長したあとはそのう
すいシリサイド自体がマスクとなり従来のような激しい
シリサイド化反応が抑制される。このあと原料ガスの濃
度を初期段階より高濃度にしてタングステンの選択成長
を行なう。
このように本発明は従来のシリサイド化反応を逆用して
良好なタングステンの選択成長を行なっている。
良好なタングステンの選択成長を行なっている。
(実施例)
次に、本発明について図面を参照して説明する。第1図
(a)、 (b)は本発明の一実施例を説明するための
工程を工程順に示す断面図である。
(a)、 (b)は本発明の一実施例を説明するための
工程を工程順に示す断面図である。
まず第1図(a)に示すように3〜15Ω・cmの抵抗
値を有するP型シリコン基板11上にMOS )ランジ
スタ等の半導体素子(図示せず)を形成したあと酸化膜
12を厚さ0.5〜2.0pm全面に形成した。その後
リソグラフイエ程、エツチング工程を経てアスペクト比
2〜3のコンタクト孔14を開口する。このコンタクト
孔14は上層にさらに半導体素子を形成して3次元IC
を製造するときのスルーホールとなる。開口した後As
等の不純物イオンをイオン注入法を用いて゛ドープする
ことにより深さ0.2pmの浅いN型拡散層13を形成
する。
値を有するP型シリコン基板11上にMOS )ランジ
スタ等の半導体素子(図示せず)を形成したあと酸化膜
12を厚さ0.5〜2.0pm全面に形成した。その後
リソグラフイエ程、エツチング工程を経てアスペクト比
2〜3のコンタクト孔14を開口する。このコンタクト
孔14は上層にさらに半導体素子を形成して3次元IC
を製造するときのスルーホールとなる。開口した後As
等の不純物イオンをイオン注入法を用いて゛ドープする
ことにより深さ0.2pmの浅いN型拡散層13を形成
する。
次に同図(b)に示すように、基板温度500°と、W
F6ガスを原料ガス、H2をキャリアガスとしてコンタ
クト孔14の所にだけタングステン膜15を選択成長さ
せる。
F6ガスを原料ガス、H2をキャリアガスとしてコンタ
クト孔14の所にだけタングステン膜15を選択成長さ
せる。
本実施例では、上述したエンクローチメントの発生を防
止するために、タングステン膜の成長を2段階に分ける
。つまり成長の初期段階ではWF6ガスの流量を0.5
SCCM程度に絞り込み低濃度とし、500人程変成長
させた段階で流量を通常どうり58CCM程度流し従来
とほぼ同程度の濃度にして多段階成長を行った。キャリ
アガス(H2)はどちらの段階も流ft500secM
である。第1図(b)に結果を示すようにエンクローチ
メントは全く発生せず、きれいな界面が得られている。
止するために、タングステン膜の成長を2段階に分ける
。つまり成長の初期段階ではWF6ガスの流量を0.5
SCCM程度に絞り込み低濃度とし、500人程変成長
させた段階で流量を通常どうり58CCM程度流し従来
とほぼ同程度の濃度にして多段階成長を行った。キャリ
アガス(H2)はどちらの段階も流ft500secM
である。第1図(b)に結果を示すようにエンクローチ
メントは全く発生せず、きれいな界面が得られている。
タングステン膜15を成長させたあとは該膜の上部に金
属膜17を通常のスパッタ法等により形成することによ
り平坦化された配線工程が完成する。そのあと上層の半
導体素子を形成する。
属膜17を通常のスパッタ法等により形成することによ
り平坦化された配線工程が完成する。そのあと上層の半
導体素子を形成する。
本実施例では流量を2段階に制御したが0、ISCCM
→0.5→5というように3段階、あるいはさらに多段
階に制御してもよい。また流量を連続的に増加させても
よい。
→0.5→5というように3段階、あるいはさらに多段
階に制御してもよい。また流量を連続的に増加させても
よい。
(発明の効果)
以上説明したように、本発明によれば、タングステン膜
をコンタクト孔に選択成長するときエンクローチメント
が発生することはない。
をコンタクト孔に選択成長するときエンクローチメント
が発生することはない。
第1図(a)、 (b)は本発明の一実施例を説明する
ための断面図である。第2図は従来の方法を説明するた
めの断面図である。 11・・・P型シリコン基板 12・・・酸化膜13
・・・N型拡散層 14・・・コンタクト孔15・・
・タングステン膜 16・・・エンクローチメント1
7・・・金属膜 特許出願人工業技術院長 飯塚幸三
ための断面図である。第2図は従来の方法を説明するた
めの断面図である。 11・・・P型シリコン基板 12・・・酸化膜13
・・・N型拡散層 14・・・コンタクト孔15・・
・タングステン膜 16・・・エンクローチメント1
7・・・金属膜 特許出願人工業技術院長 飯塚幸三
Claims (1)
- (1)半導体素子が形成された基板上にコンタクト孔を
形成した後、該コンタクト孔底部の半導体上に、選択的
に金属タングステン膜を成長させる工程を含む半導体装
置の製造方法において、タングステン膜を成長するため
の原料ガスの濃度を低濃度から高濃度に多段階に制御す
ることにより成膜を行うことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10384988A JPH01276624A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10384988A JPH01276624A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01276624A true JPH01276624A (ja) | 1989-11-07 |
Family
ID=14364887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10384988A Pending JPH01276624A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01276624A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5316972A (en) * | 1989-09-26 | 1994-05-31 | Canon Kabushiki Kaisha | Process for forming deposited film by use of alkyl aluminum hydride and process for preparing semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6421075A (en) * | 1987-07-17 | 1989-01-24 | Anelva Corp | Vapor growth method and device under reduced pressure |
-
1988
- 1988-04-28 JP JP10384988A patent/JPH01276624A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6421075A (en) * | 1987-07-17 | 1989-01-24 | Anelva Corp | Vapor growth method and device under reduced pressure |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5316972A (en) * | 1989-09-26 | 1994-05-31 | Canon Kabushiki Kaisha | Process for forming deposited film by use of alkyl aluminum hydride and process for preparing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4597167A (en) | Method of forming a metal film on a selectively diffused layer | |
JP2742590B2 (ja) | 半導体装置の製造方法 | |
KR100324144B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
US20020179996A1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
JPH01276624A (ja) | 半導体装置の製造方法 | |
JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
JPH09102469A (ja) | 半導体装置の製造方法 | |
JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
JPS60130825A (ja) | 半導体装置の製造方法 | |
JP3072544B2 (ja) | 半導体装置の配線方法 | |
JPH02162722A (ja) | 半導体装置の製造方法 | |
JPH01298717A (ja) | 半導体装置の製造方法 | |
JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
JP2659798B2 (ja) | 半導体装置 | |
JPH0497518A (ja) | 半導体集積回路の製造方法 | |
JPH05251358A (ja) | 半導体装置の製造方法 | |
JPH04154120A (ja) | 半導体装置の製造方法 | |
JPH09326369A (ja) | 半導体装置の製造方法 | |
JPH10321635A (ja) | 半導体装置及びその製造方法 | |
JPH05251384A (ja) | 半導体装置及びその製造方法 | |
JPH01238115A (ja) | 半導体装置の製造方法 | |
JPH05121354A (ja) | 半導体装置の製造方法 | |
JPH0637035A (ja) | 半導体装置の製造方法 |