JPS60130825A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60130825A
JPS60130825A JP23938183A JP23938183A JPS60130825A JP S60130825 A JPS60130825 A JP S60130825A JP 23938183 A JP23938183 A JP 23938183A JP 23938183 A JP23938183 A JP 23938183A JP S60130825 A JPS60130825 A JP S60130825A
Authority
JP
Japan
Prior art keywords
diffusion layer
film
gas
semiconductor device
connecting hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23938183A
Other languages
English (en)
Inventor
Renpei Nakada
錬平 中田
Shohei Shima
昇平 嶋
Takahiko Moriya
守屋 孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23938183A priority Critical patent/JPS60130825A/ja
Publication of JPS60130825A publication Critical patent/JPS60130825A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は半導体装置の製造方法に係り、特に半導体基板
上の拡散層と配線層の問を微細な接続孔を介して良好に
コンタクトさせる方法に関する。
[発明の技術的背景とその問題点] MO8集積回路の微細化、高集積化に伴って、多結晶シ
リコンゲート電極やソース、ドレイン拡散層等と金属配
線層間の電気的接続孔の面積(以下、コンタクト面積と
呼ぶ)はますます縮小されつつある。そして金属配線層
の接続孔を介しての拡散層との接続抵抗(以下、コンタ
ク1〜抵抗と呼ぶ)は、コンタクト面積の縮小と共に、
増加する傾向にある。
第1図は、従来の一般的な方法による拡散層とA1配線
のコンタクト部の構造を示している。
1)型3i基板11上に形成仝れた接合深さX −0、
’20μmのn+拡散層12の上に絶縁膜13を形成し
、これに接続孔を設け、lt配線層14を形成したもの
である。このような従来法では、第2図の直線Aに示す
ように、コンタクト面積の縮小に伴って、コンタクト抵
抗が増加する。
このような問題を解決する技術として、最近、低抵抗の
W膜を気相成長法によって拡散層上の接続孔内部に選択
的に埋込み形成する方法が試みられている。ところがこ
の方法では、W膜の成長条件によって拡散層と基板間の
pH接合のリーク電流が増大したり、極端な場合は、短
絡を生じたり、また、コンタクト抵抗がばらつくといっ
た問題があった。
このような接続特性劣化やコンタクト抵抗のばらつきは
、コンタクト面積が縮小する程、顕著に現われ、素子寸
法の微細化、集積回路の高速化や素子の安定性の障害と
なっている。
[発明の目的] 本発明は上記の如き接合特性の劣化やコンタクト抵抗の
ばらつきをなくして、配線層と拡散層との間の低抵抗オ
、−ミックコンタクトを可能とした半導体装置の製造方
法を提供することを目的とする。
[発明の概要] 本発明者らは、金属の選択気相成長法について種々実験
した結果、接続孔底部より絶縁膜下の半導体基板表面に
沿って金属が食い込む形で成長することが接合特性劣化
の原因であること、また、拡散層上の自然酸化膜が完全
に取り除かれない状態で金属膜の堆積がなされることが
コンタクト抵抗のばらつきの原因であることを見出した
そこで本発明は、上記知見に基づき、拡散層上の絶縁膜
に設けられた接続孔内部上に金属膜を選択的に気相成長
するに当って、接続孔底部から絶縁膜下の拡散層表面に
沿って拡散層領域を越えない範囲で金ji11IQが食
い込むように気相成長条件を設定したことを特徴とする
[発明の効果コ 本発明によれば、接続孔が微細であっても、これに埋込
む金属膜と拡散層との接触面積を接続孔の大きさより実
質的に増加でき、同時に拡散層上の自然酸化膜を除去す
ることができるため、金属配線層と拡散層のばらつきの
ない低抵抗オーミックコンタク1−をとることができる
。しかも気相成長条件を、絶縁股下に食い込む金属膜が
拡散層領域内に収まるように設定することによって、接
合特性の劣化は確実に防止することが可能である。
[発明の実施例] 本発明の実茄例を第3図(a )〜(d )を用いて以
下に説明する。第3図(a )に示すように、1)型S
i基板21上に砒素(As )をイオン注入して形成さ
れたpH接合深さX=O,1〜0.3μmの11+拡散
層22上に絶縁Il!23を堆積し、これに接続孔24
を設ける。この後、接続孔24への選択気相成長法によ
るW膜の埋込みを2段階の工程で行う。まず第一工程で
は、六弗化タングステン(WFs>カスとアルゴン(A
r )ガスを一定時間供給し、第3図(1))のように
n土層22領域以内で絶縁膜23の下に食い込むように
W膜25゜を成長させる。引き続き第二工程ではWFg
ガスと水素(H2)ガスを一定時間供給し、第3図(C
)のようにW膜252を接続孔24内に堆積成長させる
。この後、第3図(d )のようにAll配線層26を
形成する。
以上において、W膜251’、252の成長は、拡散炉
タイプの減圧気相成長装置を用い、反応苗内の圧力をO
,01〜5 Torr 、基板温度300℃〜400℃
として行った。wl!成長の第一工程は、Ar /WF
s (モル比)を20とし、基板温度350℃で10分
間、iiニ工程$;tH2/WFs(モル比)を20と
し、基板温度350’Cで30分間とした。
このようにしてW膜251,252を成長させたときの
コンタクト抵抗−コンタクト面積の関係は、n十拡散層
22の接合深さX 〜0.20μmのとき、第2図の直
111Bのようになる。従来の直線Aと比較して明らか
なように、本実施例の気相成長条件で3i基板上の拡散
層にW膜を選択成長させることにより、コンタクト抵抗
を大幅に減少することができる。またコンタク]−面積
の縮小に伴うコンタクト抵抗の増加も低くおさえられ、
微細なコンタク]・面積をもつ半導体装置に対しても、
接合特性の劣化やコンタクト抵抗のばらつきをなくした
、低い配線コンタクト抵抗を実現した半導体装置を製造
することができる。 。
以上の結果は、WF6ガスを用いた選択気相成長におい
て、混合するガスによってWの成長機構が変化すること
に得られる。即ちWFsガスとArガスを供給した第一
工程でのWの成長機構は、WF6ガスと3i基板′との
反応により進行する。
このため、Wl!25tが基板21を侵蝕しながら鉛直
方向および絶縁膜23下に食い込む形で水平方向に成長
し、このとき拡散層22上の自然酸化膜も除去される。
これに対し第二工程での成長機構はWFsガスとH2ガ
スの反応により進行する。
従ってW膜252は接続孔24内に鉛直方向に堆積され
るだけである。
こうして、W膜の成長条件を設定することにより、埋込
まれるW!I!Iが接続孔の大きさより広い面積で拡散
層とコンタクトし、しかも第一工程でのW膜の拡散層へ
の食い込みを拡散層領域内に収まるように条件設定する
ことにより接合劣化をもたらさないようにすることがで
きるのである。
なお、鉛直方向、水平方向へのW膜の3i基板への食い
込みは、上記のようにに反応ガスと反応ガス供給時間の
制御による以外に、基板温度、WFaガスに加えるガス
のモル比を変化させることによっても調整できる。また
Ar、!−1+ガスの他日e等の他の不活性ガスあるい
はこれらのガスの混合ガスを用いても調整できる。また
本発明は、n型3i基板にボロン等を拡散してp十拡散
層を形成した場合にも同様の結果が得られるし、基板と
同じ導電型の拡散層とのコンタクトをとる場合にも有効
である。
また上記実験データは、W膜を成長させた場合のもので
あるが、六弗化モリブデン(Mo Fs )を用いてM
o膜を気相成長させた場合にも全く同様であった。更に
本発明は、ソース、ドレイン等3i基板上の拡散層以外
、多結晶シリコン、モリブデンシリサイド(Mo Si
 2 >とのコンタクトに用いた場合にも同様に有効で
ある。
【図面の簡単な説明】
第1図は従来の半導体装置における拡散層と配線層間の
接続状態を示す断面図、第2図は実験データを示す特性
図、第3図<a >〜(d)は、本発明を適用した実施
例の製造工程を示す断面図である。 21−p型S:基板、22 ・n十拡散層、23・ta
縁膜、24−・・接続孔、25t 、 252−WI!
a、26・・・A−c配線層。 出願人代理人 弁理士 鈴江武彦 第1図 1ム 第2図 (b) コ〉ラクト惜イ断()Im’) 第3図

Claims (1)

  1. 【特許請求の範囲】 (1)拡散層が形成された半導体基板表面に絶縁膜を形
    成する工程と、形成されたWA縁膜に前記拡散層に対す
    る接続孔を形成する工程と、形成された接続孔内部に気
    相成長法により選択的に金B膜を埋込む工程と、埋込ま
    れた金wAllに接触する配線層を形成する工程とを有
    する半導体装置のI!!造方決方法いて、前記金j!股
    の埋込み工程は、前記接続孔底部から前記絶it膜下の
    拡散層表面に沿って拡散層領域を越えない範囲で金jl
    llが食い込むように成長条件を設定したことを特徴と
    する半導体装置の製造方法。 (21前記2金属膜の埋込み工程は、金属弗化物ガスま
    たはこれと不活性ガスとの混合ガスを用いて前記絶縁膜
    下の拡散層表面に沿って食い込むように金属膜を気相成
    長させる第1工程と、引き続き金属弗化物ガスと水素ガ
    スの混合ガスを用いて金属膜を堆積成長させる第二工程
    とからなる特許請求の範囲第1項記載の半導体装置の製
    造方法。 (3)前記金属弗化物ガスは六弗化タングステンまたは
    六弗、化モリブデンである特許請求の範囲第2項記載の
    半導体装置の製造方法。
JP23938183A 1983-12-19 1983-12-19 半導体装置の製造方法 Pending JPS60130825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23938183A JPS60130825A (ja) 1983-12-19 1983-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23938183A JPS60130825A (ja) 1983-12-19 1983-12-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60130825A true JPS60130825A (ja) 1985-07-12

Family

ID=17043932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23938183A Pending JPS60130825A (ja) 1983-12-19 1983-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60130825A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
WO1989011097A1 (en) * 1988-05-10 1989-11-16 Teijin Limited Method for assaying chondrocalcine
US5466971A (en) * 1992-07-08 1995-11-14 Seiko Epson Corporation Semiconductor device having a multilayer interconnection layer
JP2535426B2 (ja) * 1988-05-10 1996-09-18 帝人株式会社 コンドロカルシンの測定方法
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
KR20010046339A (ko) * 1999-11-12 2001-06-15 박종섭 접촉 저항을 개선하기 위한 반도체 소자의 금속 콘택형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099267A (ja) * 1973-12-28 1975-08-06
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5099267A (ja) * 1973-12-28 1975-08-06
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
WO1989011097A1 (en) * 1988-05-10 1989-11-16 Teijin Limited Method for assaying chondrocalcine
JP2535426B2 (ja) * 1988-05-10 1996-09-18 帝人株式会社 コンドロカルシンの測定方法
US5646070A (en) * 1990-12-19 1997-07-08 Philips Electronics North American Corporation Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region
US5466971A (en) * 1992-07-08 1995-11-14 Seiko Epson Corporation Semiconductor device having a multilayer interconnection layer
KR20010046339A (ko) * 1999-11-12 2001-06-15 박종섭 접촉 저항을 개선하기 위한 반도체 소자의 금속 콘택형성방법

Similar Documents

Publication Publication Date Title
US4458410A (en) Method of forming electrode of semiconductor device
US5124276A (en) Filling contact hole with selectively deposited EPI and poly silicon
US5563448A (en) Ohmic contact structure of a highly integrated semiconductor device having two resistance control layers formed between a metal electrode and the substrate
JPH04320330A (ja) 半導体装置のコンタクト部の形成方法
KR900001654B1 (ko) 반도체장치의 제조방법
JPS60130825A (ja) 半導体装置の製造方法
US4029527A (en) Method of producing a doped zone of a given conductivity type in a semiconductor body
US3582410A (en) Process for producing metal base semiconductor devices
JPH04320329A (ja) 半導体装置の製造方法
JPS63250463A (ja) 金属薄膜形成方法
US6329274B1 (en) Method of producing semiconductor device
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JP3023189B2 (ja) 半導体装置の製造方法
JPS6355932A (ja) 半導体装置の製造方法
JP3072544B2 (ja) 半導体装置の配線方法
JPH04221821A (ja) 半導体装置の製造方法
JPH01214116A (ja) コンタクト孔埋込方法
JPS6324668A (ja) 半導体装置
JPH0311735A (ja) 多層配線形成方法
JP2797200B2 (ja) 多結晶シリコン電極およびその製造方法
JPS5920464A (ja) 金属膜の選択成長方法
JP3364991B2 (ja) 半導体装置の製造方法
JPH01276624A (ja) 半導体装置の製造方法
KR940005708B1 (ko) 반도체집적회로용 금속배선의 제조방법
JPH0497518A (ja) 半導体集積回路の製造方法