JPS6262457B2 - - Google Patents

Info

Publication number
JPS6262457B2
JPS6262457B2 JP56195137A JP19513781A JPS6262457B2 JP S6262457 B2 JPS6262457 B2 JP S6262457B2 JP 56195137 A JP56195137 A JP 56195137A JP 19513781 A JP19513781 A JP 19513781A JP S6262457 B2 JPS6262457 B2 JP S6262457B2
Authority
JP
Japan
Prior art keywords
aluminum
aluminum source
layer
diffusion
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56195137A
Other languages
English (en)
Other versions
JPS57121222A (en
Inventor
Punteru Hendoriku
Yan Wahenaaru Korunerisu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS57121222A publication Critical patent/JPS57121222A/ja
Publication of JPS6262457B2 publication Critical patent/JPS6262457B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明はアルミニウム含有層（以後アルミニウ
ム源と称す）をシリコンの半導体本体上に局部的
に設け、次の拡散処理でアルミニウム源からアル
ミニウムをシリコン本体中に拡散し、シリコン本
体内にアルミニウムドープ領域を形成して半導体
装置を製造する方法に関するものである。
この種の半導体装置の製造方法は例えばオラン
ダ国特許出願第7602960号から既知である。
この既知の方法ではアルミニウム層をシリコン
本体上に設け、このアルミニウム層をホトエツチ
ング法により拡散処理においてドーピング源とし
て作用する部分に食刻する。
アルミニウム源をシリコン表面上に直接設けて
行なう拡散処理は、アルミニウム含有シリコン粉
末から成る拡散源を用いて密閉容器内で行なう拡
散処理に比べて簡単である観点からするともつと
普及してもよいはずであるがまだ一般に受け入れ
られていない。
これはおそらく次の問題によるものと思われ
る。即ち、シリコン表面上の金属アルミニウムか
ら成るアルミニウム源の場合、シリコン本体内に
一定の拡散領域を再現可能に形成することが難か
しく、得られる拡散領域はしばしば厚さ方向と横
方向の両方向に膨張を示す。
更に、拡散処理中にアルミニウム源に溶滴が形
成され、アルミニウム源とアルミニウムドープ領
域の双方に遮断部が生ずる惧れもある。例えば島
分離用の領域の拡散においては斯る遮断部は製造
する半導体装置の動作を著しく不良にする。
更に、拡散後にアルミニウム源上に存在する酸
化層を除去するのが困難となることがしばしばあ
る。
上述の問題は特開昭54−144889号に開示された
方法に従つて、拡散処理前にアルミニウム源を形
成すべきドープ領域の面積より小さい面積を有す
る複数部分に分割し、これら部分の相互間隔は拡
散処理中にアルミニウムがシリコン本体中を横方
向に拡散する距離の２倍より小さくすると共にこ
れら部分はそれらの連続形状が拡散処理中そのま
ま維持されるように小さくすることにより解決す
ることができる。
この方法によれば、深さ方向にも横方向にも正
しく拡散されたアルミニウムドープ領域を再現性
をもつて得ることができる。また、アルミニウム
層における溶滴の形成及びドープ領域の不所望な
遮断が避けられると共に拡散中に形成される酸化
層を容易に除去することができる。
前記部分間の間隔はできるだけ小さく選択す
る。その理由は、このようにするとドープ領域の
表面におけるアルミニウム濃度を高くすることが
できるためである。
この方法では、アルミニウム源を形成すべきド
ープ領域の形状に一致する形状に形成し、これと
同時に前記の部分に分割する。
この処理には、通常の光食刻法を使用すれば１
つのホトエツチング工程が必要となるだけであ
る。
この方法は特にアルミニウム源の厚さを少くと
も0.5μｍに選択するときに極めて良い結果をも
たらす。斯る厚さの層は深いドープ領域、例えば
島分離領域を得るのに好適である。
アルミニウム源の前記部分は約６μｍ×６μｍ
の寸法にするのが好適である。
前記部分の相互間隔は４μｍにするのが好適で
ある。
この方法においては、拡散処理に先だつて前記
部分にエツチング処理を施こして前記部分の表面
から酸化アルミニウム層を除去すると、拡散処理
後のアルミニウム層上の酸化層の除去が極めて完
全なものとなる。
このエツチング処理はフツ化水素の水溶液から
成るエツチング浴により好適に行なうことがで
き、そのエツチング時間は約30秒とする。
しかし、上述の方法はアルミニウム層が比較的
薄いときには好ましくない。
本発明の目的はアルミニウム層が比較的薄いと
きにも好適で、一層簡単な方法を提供することに
あり、この目的のために本発明の方法において
は、アルミニウム源を形成すべきドープ領域の形
状に一致する形状に形成し、次いでこのアルミニ
ウム源をアルミニウム源の粒界を優先的にエツチ
ングする処理により前記部分に分割することを特
徴とする。この場合、前記部分はアルミニウム源
の粒子から成る。
本発明の方法はマスクを必要とすることなく一
つのホトエツチング工程で実施することができ
る。
本発明の方法はアルミニウム源の厚さを最大で
0.2μｍに選択するときに特に極めて良い結果を
もたらす。
本発明の方法では前記部分の大きさがアルミニ
ウム源のアルミニウムの粒子の大きさで決まる。
この本発明の方法で得られる前記部分の相互間隔
は上述した種々の問題を少くとも相当な程度まで
避けるのに十分である。
特に良好な結果は、例えばフツ化水素の水溶液
から成るエツチング浴中で約30秒間の極めて短か
いエツチング処理をする場合に得ることができ
る。
本発明によれば比較的深いドープ領域を規定通
りに再現可能に得ることができる。
例えば、本発明の好適例においては拡散により
島分離領域を得るためにシリコン本体をｐ型基板
上にｎ型エピタキシヤル層を設けて形成し、エピ
タキシヤル層の自由表面からエピタキシヤル層の
厚さを貫通するドープ領域を上述の拡散により形
成する。
本発明方法によれば厚いエピタキシヤル層を有
する半導体装置、例えばベース開放で高いコレク
ターエミツタ電圧を有するバイポーラトランジス
タを造ることができる。
拡散処理中、アルミニウム源のアルミニウムが
半導体本体の表面でシリコンと合金になる。
アルミニウム源に近接して位置するシリコン本
体部分のドーピングを避けるためには拡散処理を
酸化雰囲気中で行なうのが好適である。この場合
アルミニウム源とシリコン本体の自由表面上に酸
化層が形成される。
拡散処理後にドープ領域の自由表面におけるア
ルミニウム濃度が該領域の深い部分より低くなる
ことが起り得る。
これがため、この拡散処理はシリコン本体の前
記ドープ領域から離れた表面部にドーパントとし
てホウ素を用いて前記ドープ領域より浅い第２の
領域を形成する第２の拡散処理で終了させ、同時
に前記ドープ領域の表面にもこの第２の拡散処理
を施こすのが好適である。この第２領域は例えば
トランジスタのベースとする。
図面につき本発明を説明する。
一例として、トランジスタを製造する場合につ
いて説明する。アルミニウム含有層３をシリコン
の半導体本体１，２上に局部的に設ける。このア
ルミニウム層は次の拡散処理においてアルミニウ
ム源として作用し、拡散処理中このアルミニウム
源３からアルミニウムをシリコン本体１，２中に
拡散してアルミニウムドープ領域４をシリコン本
体１，２内に形成する。
特開昭54−144889号から既知の方法によれば、
拡散処理前にアルミニウム源３を形成すべき領域
４の表面積より小さい面積の複数個の部分５に分
割する。これら部分５の相互間隔は拡散処理中に
アルミニウムがシリコン本体１，２中を横方向に
拡散する距離の２倍より小さくする。これら部分
５はそれらの連続形状が拡散処理中そのまま維持
されるように小さくする。
この結果、アルミニウムが深さ方向と横方向に
正しく再現可能にドープされた領域を得ることが
できる。また、アルミニウム層における溶滴の形
成及びドープ領域の不所望な遮断は避けられる。
更にまた、拡散中にアルミニウム上に形成される
酸化層を容易に除去することができる。
アルミニウム源３の部分５への分割はアルミニ
ウム源３自体の形成と同時に、即ち同一のホトエ
ツチング工程で行なうことができる。この方法は
アルミニウム源の厚さが極めて薄くないとき、好
適には0.5μｍ以上のときに特に好適である。
シリコン本体はｐ型基板１上にｎ型エピタキシ
ヤル層２を設けて形成するのが好適であり、ドー
プ領域４はこのエピタキシヤル層２の自由表面６
からのこの層の厚さ全体に亘る拡散により形成す
る。
この拡散処理は酸化雰囲気中で行なうのが好適
であり、この場合にはアルミニウム源及びシリコ
ン本体上に酸化層が形成されるためアルミニウム
源近傍のシリコン本体部分のドーピングが妨げら
れる。
尚、ドープ領域４の自由表面におけるアルミニ
ウム濃度が領域の深い部分より低くなることが起
り得る。
しかし、この問題は、シリコン本体１，２の領
域４から離れた部分にホウ素の拡散により領域４
より浅い第２の領域７を形成する第２拡散処理を
行なう場合に、同時に領域４の表面にもこの第２
拡散処理を施こすことにより避けられる。
上述の製造方法において、出発材料は例えば35
Ω・cmの固有抵抗を有する450μｍの厚さのｐ型
基板１とする。この基板上に40Ω・cmの固有抵抗
を有する40μｍの厚さのｎ型エピタキシヤル層２
を通常の方法で堆積する。
このエピタキシヤル層２上に0.5μｍの厚さの
アルミニウム層（図示せず）を設け、次いでこの
アルミニウム層から通常の如く光食刻法によりア
ルミニウム源３を局部的に形成する。
アルミニウム源３は局部的に約36μｍの幅と
し、約４μｍの相互間隔を有する約６×６μｍの
部分５から成るものとする。
アルミニウム源３の形成中に酸化層が形成され
る場合にはその酸化層を数パーセントのフツ化水
素の水溶液から成るエツチング浴中で30秒間エツ
チングすることにより除去する。このエツチング
中アルミニウム源の粒界を優先的にエツチングす
ることもできるが、このエツチングはアルミニウ
ム層が上記の厚さ（0.5μｍ）を有するときはこ
の層を貫通するまで続けない。
0.2μｍ以下の厚さのアルミニウム層の場合に
は、上述したように、上述の方法はアルミニウム
源の厚さが比較的薄いときには好適でない。そこ
で、本発明ではアルミニウム源３の部分５への分
割はアルミニウム源３の形成後に、アルミニウム
源の粒界を優先的にエツチングする処理により行
なう。この方法はアルミニウム源の厚さが厚すぎ
ないとき、好適には0.2μｍ以下のとのに特に好
適である。部分５への分割は前記エツチング浴で
の酸化層の除去と同時に行なうことができる。こ
の場合にはアルミニウム層の粒界の優先エツチン
グをアルミシウム層を貫通するまで続ける。この
場合部分５はアルミニウム層の粒子の形状を有す
ることになる。
次の拡散処理においてアルミニウムをアルミニ
ウム源３からエピタキシヤル層２中に拡散して領
域４を形成する。この拡散処理は10時間続け、約
10重量％の酸素を含む雰囲気中で1200℃の温度で
行なう。
この拡散処理でアルミニウム源３は消滅する。
領域４上に形成された酸化層は通常の方法で除去
することができる。この酸化層の形成と関連して
エピタキシヤル層２の表面６におけるアルミニウ
ム濃度が比較的低くなることが起り得る。
これを補償するため、第２拡散処理においてホ
ウ素を領域４の部分と他の部分に拡散して領域４
の濃度を補充すると共にエピタキシヤル層２にト
ランジスタのベース領域として作用する第２領域
７を形成する。
ホウ素は通常の如く臭化ホウ素を拡散源として
1160℃で４時間拡散させることができる。第２領
域７は例えば６μｍの深さにする。
このトランジスタの製造は任意の通常の方法で
続ける。
本発明は上述した例にのみ限定されるものでな
く多くの変更や変形が可能であること勿論であ
る。
例えば埋込層をエピタキシヤル層内に形成する
ことができる。使用するアルミニウム源はアルミ
ニウムに加えて他の所望の元素、例えばシリコン
を含むことができる。
上述の分離領域拡散は特に厚いエピタキシヤル
層の場合に使用すると有利である。本発明方法は
他の機能を有する及び薄いエピタキシヤル層にも
有効に使用することができる。
【図面の簡単な説明】
第１図及び第２図は本発明が関連する半導体装
置の製造方法の順次の製造工程における半導体装
置の断面図である。 １，２……シリコン半導体本体、１……ｐ型基
板、２……ｎ型エピタキシヤル層、３……アルミ
ニウム源、４……アルミニウムドープ領域、５…
…部分、６……表面、７……第２領域。

Claims (1)

  1. 【特許請求の範囲】 １ アルミニウム含有層（以後アルミニウム源と
    称す）をシリコンの半導体本体上に局部的に設
    け、次の拡散処理においてアルミニウム源からア
    ルミニウムをシリコン本体中に拡散し、アルミニ
    ウムドープ領域をシリコン本体内に形成するに当
    り、前記拡散処理前に、前記アルミニウム源を形
    成すべき前記ドープ領域の面積より小さい面積の
    複数個の部分に分割し、これら部分をそれらの連
    続形状が拡散処理中そのまま維持されるように小
    さくする半導体装置の製造方法において、前記ア
    ルミニウム源は形成すべきドープ領域の形状に一
    致する形状に形成し、次いで前記アルミニウム層
    をこの層の粒界を優先的にエツチングする処理に
    より前記部分に分割することを特徴とする半導体
    装置の製造方法。 ２ 特許請求の範囲第１項記載の方法において、
    前記アルミニウム源の厚さは最大で0.2μｍに選
    択することを特徴とする半導体装置の製造方法。 ３ 特許請求の範囲第１項又は第２項記載の方法
    において、前記エツチング処理はフツ化水素の水
    溶液から成るエツチング浴により行い、そのエツ
    チング時間は約30秒とすることを特徴とする半導
    体装置の製造方法。
JP56195137A 1980-12-09 1981-12-05 Method of producing semiconductor device Granted JPS57121222A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8006668A NL8006668A (nl) 1980-12-09 1980-12-09 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
JPS57121222A JPS57121222A (en) 1982-07-28
JPS6262457B2 true JPS6262457B2 (ja) 1987-12-26

Family

ID=19836296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56195137A Granted JPS57121222A (en) 1980-12-09 1981-12-05 Method of producing semiconductor device

Country Status (6)

Country Link
US (1) US4381957A (ja)
EP (1) EP0054317B1 (ja)
JP (1) JPS57121222A (ja)
DE (1) DE3169109D1 (ja)
IE (1) IE52979B1 (ja)
NL (1) NL8006668A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
DE3520699A1 (de) * 1985-06-10 1986-01-23 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Verfahren zum selektiven diffundieren von aluminium in ein siliziumsubstrat
DE3785127D1 (de) * 1986-09-30 1993-05-06 Siemens Ag Verfahren zur herstellung eines pn-uebergangs hoher spannungsfestigkeit.
EP0263270B1 (de) * 1986-09-30 1992-11-11 Siemens Aktiengesellschaft Verfahren zum Erzeugen eines p-dotierten Halbleitergebiets in einem n-leitenden Halbleiterkörper
US8481414B2 (en) 2011-04-08 2013-07-09 Micron Technology, Inc. Incorporating impurities using a discontinuous mask
CN113053736B (zh) * 2021-03-11 2024-05-03 捷捷半导体有限公司 一种半导体器件制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310265A (en) * 1976-07-15 1978-01-30 Mitsubishi Electric Corp Impurity diffusion method
JPS54144889A (en) * 1978-05-04 1979-11-12 Hitachi Ltd Manufacture for semiconductor device
JPS55140241A (en) * 1979-04-19 1980-11-01 Matsushita Electronics Corp Method of fabricating semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1227154B (de) * 1963-07-23 1966-10-20 Siemens Ag Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen Halbleiteranordnung
FR1495766A (ja) * 1965-12-10 1967-12-20
DE1811277C3 (de) * 1968-11-27 1978-06-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von p-dotierten Zonen mit unterschiedlichen Eindringtiefen in einer n-Silicium-Schicht
DE2506436C3 (de) * 1975-02-15 1980-05-14 Deutsche Itt Industries Gmbh, 7800 Freiburg Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
GB1536545A (en) * 1975-03-26 1978-12-20 Mullard Ltd Semiconductor device manufacture
US4021269A (en) * 1975-11-26 1977-05-03 General Electric Company Post diffusion after temperature gradient zone melting
US3998662A (en) * 1975-12-31 1976-12-21 General Electric Company Migration of fine lines for bodies of semiconductor materials having a (100) planar orientation of a major surface
US4066485A (en) * 1977-01-21 1978-01-03 Rca Corporation Method of fabricating a semiconductor device
JPS53118367A (en) * 1977-03-25 1978-10-16 Hitachi Ltd Manufacture of semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310265A (en) * 1976-07-15 1978-01-30 Mitsubishi Electric Corp Impurity diffusion method
JPS54144889A (en) * 1978-05-04 1979-11-12 Hitachi Ltd Manufacture for semiconductor device
JPS55140241A (en) * 1979-04-19 1980-11-01 Matsushita Electronics Corp Method of fabricating semiconductor device

Also Published As

Publication number Publication date
EP0054317B1 (en) 1985-02-20
JPS57121222A (en) 1982-07-28
EP0054317A1 (en) 1982-06-23
IE52979B1 (en) 1988-04-27
NL8006668A (nl) 1982-07-01
IE812870L (en) 1983-06-09
DE3169109D1 (en) 1985-03-28
US4381957A (en) 1983-05-03

Similar Documents

Publication Publication Date Title
JP2558931B2 (ja) 半導体装置およびその製造方法
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
US4039359A (en) Method of manufacturing a flattened semiconductor device
US4088516A (en) Method of manufacturing a semiconductor device
US3431636A (en) Method of making diffused semiconductor devices
JPS6262457B2 (ja)
JP3077760B2 (ja) 固相拡散方法
JPS6252950B2 (ja)
JPS63289820A (ja) 半導体装置の製造方法
JPH0648690B2 (ja) 半導体装置の製造方法
JPH0684938A (ja) 半導体装置の製造方法
JP2576664B2 (ja) Ｎｐｎトランジスタの製造方法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
JPH01108772A (ja) バイポーラトランジスタの製造方法
JPH0778833A (ja) バイポーラトランジスタとその製造方法
JPH04142777A (ja) ゲート電極又は配線の形成方法
JPS6134255B2 (ja)
JPS61256719A (ja) 半導体装置の製造方法
JPH0227813B2 (ja) Handotaisochinoseizohoho
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPS62298170A (ja) 半導体装置の製造方法
JPH04309226A (ja) 半導体装置の製造方法
JPH0697186A (ja) 半導体素子の製造方法
JPH0570931B2 (ja)
JPS639150A (ja) 半導体装置の製造方法