DE2506436C3 - Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente - Google Patents

Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente

Info

Publication number
DE2506436C3
DE2506436C3 DE2506436A DE2506436A DE2506436C3 DE 2506436 C3 DE2506436 C3 DE 2506436C3 DE 2506436 A DE2506436 A DE 2506436A DE 2506436 A DE2506436 A DE 2506436A DE 2506436 C3 DE2506436 C3 DE 2506436C3
Authority
DE
Germany
Prior art keywords
aluminum
diffusion
isolation zones
layer
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2506436A
Other languages
English (en)
Other versions
DE2506436B2 (de
DE2506436A1 (de
Inventor
Ulrich 7801 Wildtal Geisler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2506436A priority Critical patent/DE2506436C3/de
Priority to FR7603823A priority patent/FR2301093A1/fr
Publication of DE2506436A1 publication Critical patent/DE2506436A1/de
Publication of DE2506436B2 publication Critical patent/DE2506436B2/de
Application granted granted Critical
Publication of DE2506436C3 publication Critical patent/DE2506436C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions

Landscapes

  • Thyristors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Diffusionsverfahren zum Herstellen alurniniumdotierter Isolationszonen für Halbleiterbauelemente gemäü deii Oberbegriff des Anspruchs 1.
Die Durchführung einer Isolationszonendiffusion ist für eine Reihe von Halbleiterbauelementen erforderlich, die von p-Substraten mit η-Epitaxie ausgehen. Diese Isolationszonendiffusionen sind Langzeitdiffusionen, denen hohe Oberflächenkonzentration zugrunde liegen. Derartige Diffusionen, die mit Bor ausgeführt werden, belasten die Oxidschicht stark und können mit längeren Diffusionszeiten zunehmend zu Sperrströmen und Instabilitäten führen.
Bei Planarthyristoren zum Beispiel, die epitaktische η-Schichten mit Dicken von 50 μίτι und mehr besitzen, gehen bei der Isolationszonendiffusion 30 bis 50% der Dicke der epitaktischen Schicht durch Diffusion aus dem Substrat in sie hinein verloren.
Die beiden genannten Nachteile lassen sich durch die Verwendung von Aluminium als Dotierungsmittel vermeiden, da der Diffusionskoeffizient von Aluminium wesentlich größer ist als der von Bor und so die Diffusionszeiten verkürzt werden können. Da andererseits Aluminium sehr leicht oxydiert, arbeiten alle bislang bekannigewordenen Aluminiumdiffusionsverfahren bei Planarelementen deshalb in einer reduzierenden Wasserstoffatmosphäre oder im Vakuum. Damit ergeben sich neue Nachteile, denn die Handhabung von Wasserstoff ist bekanntlich nicht unproblematisch, insbesondere bei höheren Temperaturen, und die Herstellung eines hinreichend zufriedenstellenden VakuumSj das keine Spüren von Luft enthält, ist ebenfalls nicht ganz leicht.
Die Schwierigkeiten, Aluminium in Halbleiter einzüdiffundieren, werden in der DE-OS 21 31 144 erwähnt. Dort wird dieses Problem dadurch gelöst, iiaß man
zunächst eine Aluminiumoxidschicht auf einem Halbleiter bildet und dann die Aluminiumoxidschicht in einer wasserstoffhaltigen, also reduzierenden Atmosphäre auf eine Temperatur von ca. 900°C bringt, wodurch das Aluminium aus der Aluminiumoxidschicht in den Halbleiterkörper eindiffundiert.
Das Bestreben, bei der Dotierung von Halbleiterkörpern mit Aluminium eine Oxydation des Dotierstoffes zu vermeiden, schlägt sich auch in der DE-AS 1? 71 838 nieder, in der ein Verfahren zur Dotierung von Halbleiterkörpern, insbesondere aus Silicium, mit Aluminium beschrieben wird, bei dem eine chemisch sauerstofffreie Aluminiumverbindung als Elektrolyt benutzt wird.
Aus der US-PS 32 60 902 ist ein Diffusionsverfahren zum Herstellen von Isolationszonen bei integrierten Halbleiterschaltungen bekannt, bei dem auf einem Siliciumsubstrat Dotierstoff innerhalb bestimmter Bereiche aufgebracht und anschließend eine epitaktische Schicht aus Silicium über dem Substrat und den Dotierstoffbereichen abgeschieden wird. Das Aufbringen der Duiiersiuffe, im Falle einer p-Dotierung z. B. Aluminium, erfolgt über einen Fotoätzprozeß mit nachfolgender Eindiffusion aus der Gasphase, wobei im Falle von Silicium als Substrat Siliciumdioxid als Maske Verwendung findet. Die Ausbildung der Isolationszonen erfolgt durch Diffusion des Dotieritoffes in die Epitaxschicht hinein.
Ferner wird in der US-PS 33 80 153 ein Verfahren zur Herstellung von integrierten Schaltungen beschrieben, bei dem in eine epitaktisch aufgebrachte Schicht die Isolationsdiffusion gleichzeitig mit der Basisdiffusion durchgeführt wird.
Schließlich ist auch noch aus der US-PS 32 15 570 ein Diffusionverfahren zur Herstellung von Halbleiterbauelementen bekannt, bei dem auf einem Halbleiterkörper Aluminium aus einer Atmosphäre, bestehend aus einer organischen Aluminiumverbindung, niedergeschlagen und in den Halbleiterkörper eindiffundiert wird.
Die der vorliegenden Erfindung /"!gründe liegende Aufgabe besteht darin, das Verfahren gemäß dem Oberbegriff des Anspruchs I zu vereinfachen und bezüglich holationszonen-Diffusionszeit und Dicke der epitaktischen Schicht zu verbessern.
Die Aufgabe wird durch das im Anspruch 1 angegebene Verfjnren gelöst.
Es hat sich demnach gezeigt, daß die Aluminiumdiffusion entgegen der in der genannten Literatur verbreiteten Meinung in der üblichen Schutzgasatmosphäre durchgeführt werden kann, wodurch sich die obengenannten Nachteile vermeiden lassen. Abgesehen von der Verwendung einer Schutzgasatmosphäre, die aus emem neutralen oder oxydierenden Gas besteht, weist das Verfahren nach der Erfindung noch weitere Vorteile auf. So läßt sich die Isolationszonendiffusion und die Basisdiffusion der npn-Transistoren bei Planarthynsloren bzw. bei bipolaren ICs gleichzeitig durchführen. Die Isolationszonen-Diffusionszeit für das Aluminium läßt sich auf ein Viertel der Bordiffusionszeit verringern, und eine Reduzierung der Dicke der epitaktischen Schicht ist ebenfalls möglich.
Ein Ausführüngsbeispiel des Verfahrens gemäß der Erfindung wird nun anhand der Fig. 1 bis 7 in der Zeichnung beschrieben.
Auf dem Grundkörper 1 aus Silicium vom p-Typ befindet sich eine epitaktische Schicht 2 aus Silicium vom η-Typ in der Stärke Von ca,50μΐπ (Fig. 1). Durch Oxydation wird auf der epitaktischen Schicht eine
Schutzschicht 3 aus SiO2 erzeugt (F i g. 2). Dies geschieht in einer oxydierenden Atmosphäre bei einer Temperatur zwischen HOO bis 12000C so lange, bis eine Schichtstärke von 0,6 bis 1,0 μίτι erreicht ist Als nächster Schritt schließt sich jetzt ein Fotoätzprozeß an, durch den in der SiOrSchicht 3 die Isolations- und Basisdiffusionsfenster 4, 5 und 6 erzeugt werden (Fig.3), wobei der Hauptanteil der Ätzmischung aus Flußsäure besieht. Im Anschluß daran wird bei ca. 9600C Bor in Jen Basisdiffusionsfenstern aufgebracht (F ig. 4).
Dann erfolgt die Bedampfung mit Aluminium. Dabei benutzt man eine Hochvakuumbedampfung, vorzugsweise ein Elektronenstrahlvakuum, um Verunreinigungen auszuschließen, die durch das Heizmittel (Heizwendel) verursacht werden könnten. Die Stärke der Aluminiumschicht 7 liegt unter 3 μιη, vorzugsweise bei 0,3 μπι(Fig.5).
Durch einen zweiten Fotoätzprozeß wird jetzt bis auf den Bereich der Isolationsfenster das Aluminium weggeätzt, wobei die Fotoätzmaske so ausgebildet ist, daß sie in dem Bereich der Isolationsfenster 4 und 6 diese nicht bis zu dem jeweiligen Rand der SiCVSchutzschicht 3 abdeckt. Dadurch erreicht man, daß nach dem Ätzen und Ablösen der Maske zwischen dem verbleibenden Aluminium und den danebenliegenden S1O2-
11) Schichten jeweils ein Abstand 8 verbleibt (F i g. 6).
Als letzter Schritt folgt schließlich die gleichzeitige Isolations- und Basisdiffusion, die bei 1180 bis 1230° C vor sich geht. Die Schutzgasatmosphäre besteht dabei zunächst aus Stickstoff und wird im Verlauf der
Ii Diffusion auf Sauerstoff umgestellt, so daß am Ende gleichzeitig auch eine abschließende S1O2 enthaltende Schutzschicht 11 gebildet wird (F i g. 7).
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente, bei dem auf einem Siliciumsubstrat eine epitaktische Schicht aus Silicium aufgebracht wird und auf dieser eine SiO2-Schicht erzeugt wird, wobei nach Herstellen von Diffusionsfenstern mittels eines Fotoätzprozesses zunächst Bor zur Herstellung einer Basiszone und dann Aluminium zur Herstellung der Isolationszonen aufgedampft wird und in einem zweiten Fotoätzprozeß das Aluminium bis auf die durch eine Maske vorgegebenen, innerhalb der Diffusionsfenster für die Isolationszonen liegenden Teile weggeätzt wird, dadurch gekennzeichnet, daß die Isolationszonendiffusion des Aluminiums und die Basiszonendiffusion des Bors gleichzeitig bei ca. 1180 bis 12300C in einer nichtreduzierenden Schutzgasatmosphäre erfoigL
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daii die Schutzgasatmosphäre zunächst aus Stickstoff und danach aus Sauerstoff besieht
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beim zweiten Fotoätzprozeß die Maskenabmessungen so gewählt werden, daß nach dem Ätzen der Aluminiumschicht (7) zwischen dem verbleibenden Aluminium und dem Siliciumdioxid seitlich ein Abstand (8) verbleibL
DE2506436A 1975-02-15 1975-02-15 Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente Expired DE2506436C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2506436A DE2506436C3 (de) 1975-02-15 1975-02-15 Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
FR7603823A FR2301093A1 (fr) 1975-02-15 1976-02-12 Methode de diffusion de regions isolantes dans un substrat semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2506436A DE2506436C3 (de) 1975-02-15 1975-02-15 Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente

Publications (3)

Publication Number Publication Date
DE2506436A1 DE2506436A1 (de) 1976-08-26
DE2506436B2 DE2506436B2 (de) 1979-08-30
DE2506436C3 true DE2506436C3 (de) 1980-05-14

Family

ID=5938970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2506436A Expired DE2506436C3 (de) 1975-02-15 1975-02-15 Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente

Country Status (2)

Country Link
DE (1) DE2506436C3 (de)
FR (1) FR2301093A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1536545A (en) * 1975-03-26 1978-12-20 Mullard Ltd Semiconductor device manufacture
US4099997A (en) * 1976-06-21 1978-07-11 Rca Corporation Method of fabricating a semiconductor device
JPS53118367A (en) * 1977-03-25 1978-10-16 Hitachi Ltd Manufacture of semiconductor
US4188245A (en) * 1978-09-18 1980-02-12 General Electric Company Selective open tube aluminum diffusion
NL8006668A (nl) * 1980-12-09 1982-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE3137813A1 (de) * 1981-09-23 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung
EP0263270B1 (de) * 1986-09-30 1992-11-11 Siemens Aktiengesellschaft Verfahren zum Erzeugen eines p-dotierten Halbleitergebiets in einem n-leitenden Halbleiterkörper

Also Published As

Publication number Publication date
DE2506436B2 (de) 1979-08-30
DE2506436A1 (de) 1976-08-26
FR2301093A1 (fr) 1976-09-10
FR2301093B1 (de) 1982-08-20

Similar Documents

Publication Publication Date Title
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2615754C2 (de)
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2506436C3 (de) Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2545513A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2658304A1 (de) Halbleitervorrichtung
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee