JP3372528B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3372528B2
JP3372528B2 JP2000166320A JP2000166320A JP3372528B2 JP 3372528 B2 JP3372528 B2 JP 3372528B2 JP 2000166320 A JP2000166320 A JP 2000166320A JP 2000166320 A JP2000166320 A JP 2000166320A JP 3372528 B2 JP3372528 B2 JP 3372528B2
Authority
JP
Japan
Prior art keywords
vapor deposition
chemical vapor
manufacturing
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000166320A
Other languages
English (en)
Other versions
JP2001345320A (ja
Inventor
憲司 福田
和雄 荒井
元珠 趙
亮治 小杉
誠二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Advanced Industrial Science and Technology AIST
Sanyo Electric Co Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sanyo Electric Co Ltd
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sanyo Electric Co Ltd, Japan Science and Technology Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2000166320A priority Critical patent/JP3372528B2/ja
Publication of JP2001345320A publication Critical patent/JP2001345320A/ja
Application granted granted Critical
Publication of JP3372528B2 publication Critical patent/JP3372528B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、炭化珪素半導体
あるいはダイヤモンド半導体について、金属−酸化膜−
半導体(MOS)構造、あるいは、MOS電界効果型トランジ
スタを搭載した半導体装置の製造方法に関し、特に、化
学的気相成長方法で形成した酸化珪素膜を高温でアニー
ルすることにより特性の良い金属−酸化膜−半導体(MO
S)構造、あるいは、MOS電界効果型トランジスタを搭載
した半導体装置を製造する方法に関している。
【0002】
【従来の技術】半導体基板に酸化珪素膜をつけた後にア
ニールをして膜質を改善する方法については、既にいく
つかの発明が開示されている。
【0003】例えば、アメリカ合衆国特許(USA.P
AT.No.US6028012号公報)に、炭化珪素半導体に
化学的気相成長方法で酸化珪素膜を付けることが記載さ
れている。しかし、この公報においては、アニールによ
る効果については記載されていない。
【0004】また、アメリカ合衆国特許(USA.PA
T.No.US3925107号公報)には、ゲート絶縁体中の
固定電荷を減少させるために、ヘリウム、ネオン、アル
ゴン、クリプトン、キセノン中で、900℃以上の温度
で、10分間以上アニールすることが記載されている。
しかし、この公報においては、化学的気相成長方法でつ
けた酸化珪素膜のアニールによる効果については記載さ
れていない。
【0005】また、アメリカ合衆国特許(USA.PA
T.No.US5465249号公報)には、6H−SiCを1
100℃、1200℃、1300℃でウェット酸化し
て、引き続きAr/4%H2中でアニールすることによ
り、高温であるほど酸化膜中の固定電荷が減少すること
が記載されている。しかし、この公報においては、化学
的気相成長方法でつけた酸化珪素膜のアニールによる効
果については記載されていない。
【0006】また、アメリカ合衆国特許(USA.PA
T.No.US5350944号公報)には、ダイヤモンド上に
化学的気相成長方法で酸化珪素膜をつけ、1200℃で
アニールした場合の密着性について記載されている。し
かし、この公報においては、アニールによる界面準位密
度の変化については記載されていない。
【0007】一般に、半導体基板上にゲート酸化膜を有
する半導体装置においては、ゲート絶縁膜として化学的
気相成長方法で形成された酸化珪素膜を用いると、ゲー
ト絶縁膜と半導体の界面に発生する界面準位密度は高
く、チャネル移動度が低下する原因となる。半導体基板
の組成上、あるいはその物性的な観点から熱酸化膜を用
いることができない場合に、化学的気相成長方法により
ゲート絶縁膜を形成すると、問題となる場合があった。
【0008】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法において、化学的気相成長方法でゲート
絶縁膜を形成する場合は、絶縁膜を形成後、1100℃
以下の温度でアニールされており、特に、最近の超LS
I用の100Å以下のゲート絶縁膜の一部を化学的気相
成長方法で形成する場合は、1000℃以下でアニール
されており、まだ界面準位密度を低下させうる可能性が
あった。
【0009】この発明は上記に鑑み提案されたもので、
半導体上に化学的気相成長方法で形成した酸化珪素膜の
膜質を向上させることにより、二酸化珪素と半導体との
界面における界面準位密度の低い良好な界面を形成する
ことを目的としている。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明は、半導体装置の製造方法に
関しており、半導体基板上に化学的気相成長方法で二酸
化珪素膜を形成する手続きと、その二酸化珪素膜のつい
た半導体基板を不活性ガス中で1100℃乃至1400
℃の温度範囲で30分間以上にわたり熱処理をする手続
きと、その熱処理された半導体基板に電極を形成する手
続きと、を含むことを特徴としている。
【0011】また、請求項2に記載の発明は、半導体基
板に関しており、上記した請求項1に記載の発明の製造
方法に加えて、上記の化学的気相成長方法で形成する二
酸化珪素膜に最も近い半導体層は、炭化珪素層、あるい
は、ダイヤモンド層であることを特徴としている。
【0012】また、請求項3に記載の発明は、アニール
の雰囲気に関しており、上記した請求項1に記載の発明
の製造方法に加えて、上記の不活性ガスは、アルゴン、
窒素、あるいはヘリウムのいずれかを含むことを特徴と
している。
【0013】また、請求項4に記載の発明は、膜の成長
方法に関しており、上記した請求項1に記載の発明の製
造方法に加えて、化学的気相成長方法として、すくなく
とも原料の一部にシランおよび酸素、あるいは、シラン
および亜酸化窒素(N2O)を用いてLPCVD(Low Pressure
Chemical VaporDeposition)法、APCVD(Atmosphere Pres
sure Chemical Vapor Deposition)法、あるいは、PECVD
(Plasma Enhanced Chemical Vapor Deposition)法で形
成された二酸化珪素膜を用いたことを特徴としている。
【0014】
【発明の実施の形態】以下にこの発明の実施の形態を図
詳細に説明する。先ず具体的な製造プロセスを説明し、
次に、そのプロセスによるサンプルの測定結果を説明す
る。
【0015】シリコン(0001)面から8°オフした表面を
持つN型4H-SiC基板上に4H-SiCをエピタキシァル成長さ
せた半導体基板(n型、つまり、ドナー密度(Nd)−ア
クセプタ密度(Na)=1×1016/cm3である)を通常のRCA
洗浄をした後、犠牲酸化膜を形成しフッ酸で除去した。
次いで、シランと酸素を400℃〜800℃で反応させ
て二酸化珪素を炭化珪素基板上に堆積してゲート酸化膜
を形成する。本実施例においては、400℃のLPCVD法
で50nmの酸化珪素膜を形成した。その後、試料を流量1
リットル/分のアルゴンガス中で1000℃〜1250
℃の範囲で30分間熱処理した。最終的にアルミニウム
(Al)をゲート電極と半導体基板とのオーミックコンタ
クトに用いてMOS構造サンプルを作製した。このサンプ
ルは、電磁シールドされた金属の箱の中で、光を遮断し
た状態で容量―電圧(CV)、および電流―電圧(IV)特
性を測定した。図1に、評価に使用したMOS構造サンプ
ルの断面模式図を示す。ここで、ゲート電極としては、
良く知られているように、ドープしたポリシリコンでも
良く、あるいは、高融点金属を用いたポリサイド構造で
あっても良い。
【0016】図2に同時容量-電圧測定法で測定された
高周波CV特性(測定周波数f=100kHz)と準静的CV特
性(ステップ電圧Vs=50mV,遅延時間td=10秒)を示す。
実線が、高周波CV特性で、破線が準静的CV特性であ
る。この2つCV特性の容量差が大きいほど、界面準位
密度(Dit)が大きいことを示している。熱処理温度
が、1000℃から上昇するにつれて、高周波CV容量
と準静的CV容量の差が小さくなり界面準位密度が減少
しているのがわかる。図3に図2のデータからhigh-low
法により数1を用いて算出された、界面準位密度
(Dit)のSiCのエネルギーバンド内の分布を示す。
【0017】
【数1】
【0018】ここで、qは、電子の電荷、 Ch、Cq、Cox
は、各々、単位面積あたりの高周波容量、準静的容量、
酸化膜容量である。図3に示された結果から、界面準位
密度は、1050℃までは、ほとんど変化しない。ま
た、Ecを伝導帯エネルギーレベルとし、Eを測定された
エネルギーレベルとするとき、Ec-E=0.2eVで界面準位密
度Dit=1×1013eV-1cm-2と値も高いが、それより高温で
は、界面準位密度Ditでは急激に減少して、約1250
℃で下方に飽和する。したがって、不活性ガス熱処理温
度は、1100℃以上で効果があるので、本発明の有効
な下限温度は、本実施例においては、1100℃に制限
される。また、シリコン酸化膜の融点は1400℃なの
で上限は、本発明の適用限界は1400℃である。
【0019】上記のように界面準位密度が低下する場合
は、MOS型電界効果トランジスタの電荷移動度が増大
し、トランジスタのチャンネル抵抗が減少することが知
られている。従って、本発明の製造方法をMOS型電界効
果トランジスタに適用した場合も有効であることは容易
に理解できる。さらに、本発明は、トレンチあるいは浅
いトレンチ構造の素子分離に用いた化学的気相成長方法
による酸化珪素膜にも容易に適用できる。
【0020】以上の説明では炭化珪素の場合について取
り扱ったが、半導体基板としては、ダイヤモンド、シリ
コン、窒化ガリウムなどの半導体では、上記と同様な効
果があることは容易に理解できる。また、不活性ガスと
しては、アルゴンを用いたが窒素、ヘリウムを用いた場
合も同様の効果があることも容易に理解できる。さら
に、化学的気相成長方法で形成された酸化珪素膜として
は、シランと酸素あるいは、シランと亜酸化窒素(N
2O)を原料として、LPCVD(LowPressure Chemical Vapor
Deposition)法、APCVD(Atmosphere Pressure Chemical
Vapor Deposition)法、あるいはPECVD(Plasma Enhanced
Chemical Vapor Deposition)法で形成された酸化珪素
膜すべてにおいて同様な効果があることを想像するのは
容易である。
【0021】
【発明の効果】この発明は上記した構成からなるので、
以下に説明するような効果を奏することができる。
【0022】請求項1に記載の発明では、化学的気相成
長方法によるゲート酸化膜であっても、酸化膜と半導体
との界面に存在する界面準位密度を減少させることがで
きた。
【0023】また、請求項2に記載の発明では、半導体
基板として、1400℃までの温度に耐えられるものを
用いることにしたので、高温の基板に与える影響を少な
くすることができた。
【0024】また、請求項3に記載の発明では、比較的
安価な不活性ガスを用いるようにしたので、製造コスト
を低下させることができた。
【0025】さらに、請求項4に記載の発明では、既に
良く知られた化学的気相成長方法を用いることにしたの
で、製造コストの上昇を避けることができた。
【図面の簡単な説明】
【図1】CV特性の評価に使用した、MOS構造の断面模
式図である。
【図2】同時容量-電圧測定法で測定された高周波CV
特性(実線、測定周波数f=100kHz)と準静的CV特性
(破線、ステップ電圧Vs=50mV、遅延時間td=10秒)に対
するアルゴンアニール温度依存性を示す図である。
【図3】high-low法により算出された界面準位密度(D
it)のSiCのエネルギーバンド内の分布に対するアルゴ
ンアニール温度依存性を示す図である。
フロントページの続き (72)発明者 福田 憲司 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 荒井 和雄 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 趙 元珠 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 小杉 亮治 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 鈴木 誠二 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (56)参考文献 特開 昭61−105848(JP,A) 特開 平4−294540(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 29/78

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に化学的気相成長方法で
    酸化珪素膜を形成する手続きと、その二酸化珪素膜のつ
    いた半導体基板を不活性ガス中で1100℃乃至140
    0℃の温度範囲で30分間以上にわたり熱処理をする手
    続きと、その熱処理された半導体基板に電極を形成する
    手続きと、を含むことを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 請求項1に記載の半導体装置の製造方法
    において、上記の化学的気相成長方法で形成する酸化
    珪素膜に最も近い半導体層は、炭化珪素層、あるいは、
    ダイヤモンド層であることを特徴とする半導体装置の製
    造方法。
  3. 【請求項3】 請求項1に記載の半導体装置の製造方法
    において、上記の不活性ガスは、アルゴン、窒素、ある
    いはヘリウムのいずれかを含むことを特徴とする半導体
    装置の製造方法。
  4. 【請求項4】 請求項1に記載の半導体装置の製造方法
    において、化学的気相成長方法として、すくなくとも原
    料の一部にシランおよび酸素、あるいは、シランおよび
    亜酸化窒素(N2O)を用いてLPCVD(Low Pressure Chemic
    al VaporDeposition)法、APCVD(Atmosphere Pressure C
    hemical Vapor Deposition)法、あるいは、PECVD(Plasm
    a Enhanced Chemical Vapor Deposition)法で形成され
    二酸化珪素膜を用いたことを特徴とする半導体装置の
    製造方法。
JP2000166320A 2000-06-02 2000-06-02 半導体装置の製造方法 Expired - Lifetime JP3372528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000166320A JP3372528B2 (ja) 2000-06-02 2000-06-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000166320A JP3372528B2 (ja) 2000-06-02 2000-06-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001345320A JP2001345320A (ja) 2001-12-14
JP3372528B2 true JP3372528B2 (ja) 2003-02-04

Family

ID=18669658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166320A Expired - Lifetime JP3372528B2 (ja) 2000-06-02 2000-06-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3372528B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029595B2 (ja) 2001-10-15 2008-01-09 株式会社デンソー SiC半導体装置の製造方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
CA2636776A1 (en) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide semiconductor device
US7965017B2 (en) 2006-08-25 2011-06-21 Ube Industries, Ltd. Thin film piezoelectric resonator and method for manufacturing the same
JP5733623B2 (ja) 2011-06-10 2015-06-10 国立大学法人九州大学 半導体装置の製造方法
JP6162388B2 (ja) * 2012-11-14 2017-07-12 新日本無線株式会社 炭化珪素半導体装置の製造方法
WO2019142722A1 (ja) 2018-01-17 2019-07-25 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2001345320A (ja) 2001-12-14

Similar Documents

Publication Publication Date Title
JP3443589B2 (ja) 半導体装置の製造方法
US6764963B2 (en) Manufacturing method of semiconductor devices
EP2284867B1 (en) Silicon carbide semiconductor device
US7923322B2 (en) Method of forming a capacitor
EP1523032B1 (en) Method of production of a silicon carbide-oxide layered structure
US6509239B1 (en) Method of fabricating a field effect transistor
JP2003124208A (ja) SiC半導体装置の製造方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
JP3372528B2 (ja) 半導体装置の製造方法
JP3148982B2 (ja) 半導体装置及びその製造方法
JPH05347271A (ja) 酸化物によりキャップされたケイ化チタン形成方法
WO2005101518A1 (ja) 半導体装置の製造方法
Kuroda et al. On the interface flattening effect and gate insulator breakdown characteristic of radical reaction based insulator formation technology
US6225169B1 (en) High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric
WO2012027987A1 (zh) 锗基器件表面处理方法
JP3247242B2 (ja) 半導体装置の製造方法
JPH06204209A (ja) 半導体素子の酸化膜形成方法
JPH06310654A (ja) 半導体装置及びその製造方法
JPH02135759A (ja) 半導体装置およびその製造方法
Mukhopadhyay et al. Ultrathin oxides using N2O on strained Si1− x Ge x layers
JP2000164592A (ja) 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体
JP2668459B2 (ja) 絶縁膜作製方法
WO2022130788A1 (ja) SiC半導体素子の製造方法及びSiCMOSFET
JP2002289612A (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
Gökçen et al. Electrical and dielectric properties of Au/SiO2/n-GaAs (MOS) structures with different oxide layer thickness

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3372528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term