JP2001345320A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001345320A
JP2001345320A JP2000166320A JP2000166320A JP2001345320A JP 2001345320 A JP2001345320 A JP 2001345320A JP 2000166320 A JP2000166320 A JP 2000166320A JP 2000166320 A JP2000166320 A JP 2000166320A JP 2001345320 A JP2001345320 A JP 2001345320A
Authority
JP
Japan
Prior art keywords
oxide film
chemical vapor
vapor deposition
silicon oxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000166320A
Other languages
English (en)
Other versions
JP3372528B2 (ja
Inventor
Kenji Fukuda
憲司 福田
Kazuo Arai
和雄 荒井
Genshu Cho
元珠 趙
Ryoji Kosugi
亮治 小杉
Seiji Suzuki
誠二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Advanced Industrial Science and Technology AIST
Sanyo Electric Co Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sanyo Electric Co Ltd
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sanyo Electric Co Ltd, Japan Science and Technology Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2000166320A priority Critical patent/JP3372528B2/ja
Publication of JP2001345320A publication Critical patent/JP2001345320A/ja
Application granted granted Critical
Publication of JP3372528B2 publication Critical patent/JP3372528B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】半導体上に化学的気相成長方法で形成した酸化
珪素膜の膜質を向上させることにより、二酸化珪素と半
導体との界面における界面準位密度の低い良好な界面を
形成することを目的としている。 【解決手段】シリコンカーバイドやダイヤモンドなどの
半導体基板上に化学的気相成長方法で酸化珪素膜を形成
し、その酸化珪素膜のついた半導体基板を不活性ガス中
で1100℃〜1400℃の温度範囲で３０分間以上にわたり熱
処理した後、その熱処理された半導体基板に電極を形成
することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、炭化珪素半導体
あるいはダイヤモンド半導体について、金属−酸化膜−
半導体（MOS）構造、あるいは、MOS電界効果型トランジ
スタを搭載した半導体装置の製造方法に関し、特に、化
学的気相成長方法で形成した酸化珪素膜を高温でアニー
ルすることにより特性の良い金属−酸化膜−半導体（MO
S）構造、あるいは、MOS電界効果型トランジスタを搭載
した半導体装置を製造する方法に関している。
【０００２】
【従来の技術】半導体基板に酸化珪素膜をつけた後にア
ニールをして膜質を改善する方法については、既にいく
つかの発明が開示されている。
【０００３】例えば、アメリカ合衆国特許（ＵＳＡ．Ｐ
ＡＴ．Ｎｏ．US6028012号公報）に、炭化珪素半導体に
化学的気相成長方法で酸化珪素膜を付けることが記載さ
れている。しかし、この公報においては、アニールによ
る効果については記載されていない。
【０００４】また、アメリカ合衆国特許（ＵＳＡ．ＰＡ
Ｔ．Ｎｏ．US3925107号公報）には、ゲート絶縁体中の
固定電荷を減少させるために、ヘリウム、ネオン、アル
ゴン、クリプトン、キセノン中で、９００℃以上の温度
で、１０分間以上アニールすることが記載されている。
しかし、この公報においては、化学的気相成長方法でつ
けた酸化珪素膜のアニールによる効果については記載さ
れていない。
【０００５】また、アメリカ合衆国特許（ＵＳＡ．ＰＡ
Ｔ．Ｎｏ．US5465249号公報）には、６Ｈ−ＳｉＣを１
１００℃、１２００℃、１３００℃でウェット酸化し
て、引き続きＡｒ／４％Ｈ2中でアニールすることによ
り、高温であるほど酸化膜中の固定電荷が減少すること
が記載されている。しかし、この公報においては、化学
的気相成長方法でつけた酸化珪素膜のアニールによる効
果については記載されていない。
【０００６】また、アメリカ合衆国特許（ＵＳＡ．ＰＡ
Ｔ．Ｎｏ．US5350944号公報）には、ダイヤモンド上に
化学的気相成長方法で酸化珪素膜をつけ、１２００℃で
アニールした場合の密着性について記載されている。し
かし、この公報においては、アニールによる界面準位密
度の変化については記載されていない。
【０００７】一般に、半導体基板上にゲート酸化膜を有
する半導体装置においては、ゲート絶縁膜として化学的
気相成長方法で形成された酸化珪素膜を用いると、ゲー
ト絶縁膜と半導体の界面に発生する界面準位密度は高
く、チャネル移動度が低下する原因となる。半導体基板
の組成上、あるいはその物性的な観点から熱酸化膜を用
いることができない場合に、化学的気相成長方法により
ゲート絶縁膜を形成すると、問題となる場合があった。
【０００８】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法において、化学的気相成長方法でゲート
絶縁膜を形成する場合は、絶縁膜を形成後、１１００℃
以下の温度でアニールされており、特に、最近の超ＬＳ
Ｉ用の１００Å以下のゲート絶縁膜の一部を化学的気相
成長方法で形成する場合は、１０００℃以下でアニール
されており、まだ界面準位密度を低下させうる可能性が
あった。
【０００９】この発明は上記に鑑み提案されたもので、
半導体上に化学的気相成長方法で形成した酸化珪素膜の
膜質を向上させることにより、二酸化珪素と半導体との
界面における界面準位密度の低い良好な界面を形成する
ことを目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明は、半導体装置の製造方法に
関しており、半導体基板上に化学的気相成長方法で酸化
珪素膜を形成する手続きと、その酸化珪素膜のついた半
導体基板を不活性ガス中で１１００℃乃至１４００℃の
温度範囲で３０分間以上にわたり熱処理をする手続き
と、その熱処理された半導体基板に電極を形成する手続
きと、を含むことを特徴としている。
【００１１】また、請求項２に記載の発明は、半導体基
板に関しており、上記した請求項１に記載の発明の製造
方法に加えて、上記の化学的気相成長方法で形成する酸
化珪素膜に最も近い半導体層は、炭化珪素層、あるい
は、ダイヤモンド層であることを特徴としている。
【００１２】また、請求項３に記載の発明は、アニール
の雰囲気に関しており、上記した請求項１に記載の発明
の製造方法に加えて、上記の不活性ガスは、アルゴン、
窒素、あるいはヘリウムのいずれかを含むことを特徴と
している。
【００１３】また、請求項４に記載の発明は、膜の成長
方法に関しており、上記した請求項１に記載の発明の製
造方法に加えて、化学的気相成長方法として、すくなく
とも原料の一部にシランおよび酸素、あるいは、シラン
および亜酸化窒素（N2O）を用いてLPCVD(LowPressure C
hemical Vapor Deposition)法、APCVD(Atmosphere Pres
sure ChemicalVapor Deposition)法、あるいは、 PECVD
(Plasma Enhanced Chemical Vapor Deposition)法で形
成された酸化珪素膜を用いたことを特徴としている。
【００１４】
【発明の実施の形態】以下にこの発明の実施の形態を図
詳細に説明する。先ず具体的な製造プロセスを説明し、
次に、そのプロセスによるサンプルの測定結果を説明す
る。
【００１５】シリコン(0001)面から８°オフした表面を
持つＮ型4H-SiC基板上に4H-SiCをエピタキシァル成長さ
せた半導体基板（n型、つまり、ドナー密度（Nd）−ア
クセプタ密度（Na）=１×1016/cm3である）を通常のRCA
洗浄をした後、犠牲酸化膜を形成しフッ酸で除去した。
次いで、シランと酸素を４００℃〜８００℃で反応させ
て二酸化珪素を炭化珪素基板上に堆積してゲート酸化膜
を形成する。本実施例においては、４００℃のLPCVD法
で50nmの酸化珪素膜を形成した。その後、試料を流量1
リットル／分のアルゴンガス中で１０００℃〜１２５０
℃の範囲で３０分間熱処理した。最終的にアルミニウム
（Al）をゲート電極と半導体基板とのオーミックコンタ
クトに用いてMOS構造サンプルを作製した。このサンプ
ルは、電磁シールドされた金属の箱の中で、光を遮断し
た状態で容量―電圧（CV）、および電流―電圧（IV）特
性を測定した。図１に、評価に使用したMOS構造サンプ
ルの断面模式図を示す。ここで、ゲート電極としては、
良く知られているように、ドープしたポリシリコンでも
良く、あるいは、高融点金属を用いたポリサイド構造で
あっても良い。
【００１６】図２に同時容量-電圧測定法で測定された
高周波ＣＶ特性（測定周波数f=100kHz）と準静的ＣＶ特
性（ステップ電圧Vs=50mV,遅延時間td=10秒）を示す。
実線が、高周波ＣＶ特性で、破線が準静的ＣＶ特性であ
る。この２つＣＶ特性の容量差が大きいほど、界面準位
密度（Dit）が大きいことを示している。熱処理温度
が、１０００℃から上昇するにつれて、高周波ＣＶ容量
と準静的ＣＶ容量の差が小さくなり界面準位密度が減少
しているのがわかる。図3に図２のデータからhigh-low
法により数１を用いて算出された、界面準位密度
（Dit）のSiCのエネルギーバンド内の分布を示す。
【００１７】
【数１】
【００１８】ここで、qは、電子の電荷、 Ch、Cq、Cox
は、各々、単位面積あたりの高周波容量、準静的容量、
酸化膜容量である。図３に示された結果から、界面準位
密度は、１０５０℃までは、ほとんど変化しない。ま
た、Ecを伝導帯エネルギーレベルとし、Eを測定された
エネルギーレベルとするとき、Ec-E=0.2eVで界面準位密
度Dit=1×1013eV-1cm-2と値も高いが、それより高温で
は、界面準位密度Ditでは急激に減少して、約１２５０
℃で下方に飽和する。したがって、不活性ガス熱処理温
度は、１１００℃以上で効果があるので、本発明の有効
な下限温度は、本実施例においては、１１００℃に制限
される。また、シリコン酸化膜の融点は１４００℃なの
で上限は、本発明の適用限界は１４００℃である。
【００１９】上記のように界面準位密度が低下する場合
は、MOS型電界効果トランジスタの電荷移動度が増大
し、トランジスタのチャンネル抵抗が減少することが知
られている。従って、本発明の製造方法をMOS型電界効
果トランジスタに適用した場合も有効であることは容易
に理解できる。さらに、本発明は、トレンチあるいは浅
いトレンチ構造の素子分離に用いた化学的気相成長方法
による酸化珪素膜にも容易に適用できる。
【００２０】以上の説明では炭化珪素の場合について取
り扱ったが、半導体基板としては、ダイヤモンド、シリ
コン、窒化ガリウムなどの半導体では、上記と同様な効
果があることは容易に理解できる。また、不活性ガスと
しては、アルゴンを用いたが窒素、ヘリウムを用いた場
合も同様の効果があることも容易に理解できる。さら
に、化学的気相成長方法で形成された酸化珪素膜として
は、シランと酸素あるいは、シランと亜酸化窒素（N
2O）を原料として、LPCVD(LowPressure Chemical Vapor
Deposition)法、APCVD(Atmosphere Pressure Chemical
Vapor Deposition)法、あるいはPECVD(Plasma Enhanced
Chemical Vapor Deposition)法で形成された酸化珪素
膜すべてにおいて同様な効果があることを想像するのは
容易である。
【００２１】
【発明の効果】この発明は上記した構成からなるので、
以下に説明するような効果を奏することができる。
【００２２】請求項１に記載の発明では、化学的気相成
長方法によるゲート酸化膜であっても、酸化膜と半導体
との界面に存在する界面準位密度を減少させることがで
きた。
【００２３】また、請求項２に記載の発明では、半導体
基板として、１４００℃までの温度に耐えられるものを
用いることにしたので、高温の基板に与える影響を少な
くすることができた。
【００２４】また、請求項３に記載の発明では、比較的
安価な不活性ガスを用いるようにしたので、製造コスト
を低下させることができた。
【００２５】さらに、請求項４に記載の発明では、既に
良く知られた化学的気相成長方法を用いることにしたの
で、製造コストの上昇を避けることができた。
【図面の簡単な説明】
【図１】ＣＶ特性の評価に使用した、MOS構造の断面模
式図である。
【図２】同時容量-電圧測定法で測定された高周波ＣＶ
特性（実線、測定周波数f=100kHz）と準静的ＣＶ特性
（破線、ステップ電圧Vs=50mV、遅延時間td=10秒）に対
するアルゴンアニール温度依存性を示す図である。
【図３】high-low法により算出された界面準位密度（D
it）のSiCのエネルギーバンド内の分布に対するアルゴ
ンアニール温度依存性を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 憲司 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 荒井 和雄 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 趙 元珠 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 小杉 亮治 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 鈴木 誠二 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F040 DC01 DC02 DC03 DC10 EC01 EC07 EC10 EC13 ED00 5F058 BA01 BA20 BB01 BC02 BF03 BF04 BF07 BF23 BF29 BH02 BH04 BJ01

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に化学的気相成長方法で酸
    化珪素膜を形成する手続きと、その酸化珪素膜のついた
    半導体基板を不活性ガス中で１１００℃乃至１４００℃
    の温度範囲で３０分間以上にわたり熱処理をする手続き
    と、その熱処理された半導体基板に電極を形成する手続
    きと、を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、上記の化学的気相成長方法で形成する酸化珪
    素膜に最も近い半導体層は、炭化珪素層、あるいは、ダ
    イヤモンド層であることを特徴とする半導体装置の製造
    方法。
  3. 【請求項３】 請求項１に記載の半導体装置の製造方法
    において、上記の不活性ガスは、アルゴン、窒素、ある
    いはヘリウムのいずれかを含むことを特徴とする半導体
    装置の製造方法。
  4. 【請求項４】 請求項１に記載の半導体装置の製造方法
    において、化学的気相成長方法として、すくなくとも原
    料の一部にシランおよび酸素、あるいは、シランおよび
    亜酸化窒素（N2O）を用いてLPCVD(LowPressure Chemica
    l Vapor Deposition)法、APCVD(Atmosphere Pressure C
    hemicalVapor Deposition)法、あるいは、 PECVD(Plasm
    a Enhanced Chemical Vapor Deposition)法で形成され
    た酸化珪素膜を用いたことを特徴とする半導体装置の製
    造方法。
JP2000166320A 2000-06-02 2000-06-02 半導体装置の製造方法 Expired - Lifetime JP3372528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000166320A JP3372528B2 (ja) 2000-06-02 2000-06-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000166320A JP3372528B2 (ja) 2000-06-02 2000-06-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001345320A true JP2001345320A (ja) 2001-12-14
JP3372528B2 JP3372528B2 (ja) 2003-02-04

Family

ID=18669658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166320A Expired - Lifetime JP3372528B2 (ja) 2000-06-02 2000-06-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3372528B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841436B2 (en) 2001-10-15 2005-01-11 Denso Corporation Method of fabricating SiC semiconductor device
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
WO2008032543A1 (fr) * 2006-08-25 2008-03-20 Ube Industries, Ltd. Résonateur piézoélectrique à couche mince et son procédé de fabrication
JP2012256774A (ja) * 2011-06-10 2012-12-27 Kyushu Univ 半導体装置の製造方法
JP2014099495A (ja) * 2012-11-14 2014-05-29 New Japan Radio Co Ltd 炭化珪素半導体装置の製造方法
US11502172B2 (en) 2018-01-17 2022-11-15 Rohm Co., Ltd. Semiconductor device with carbon-density-decreasing region

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841436B2 (en) 2001-10-15 2005-01-11 Denso Corporation Method of fabricating SiC semiconductor device
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
WO2008032543A1 (fr) * 2006-08-25 2008-03-20 Ube Industries, Ltd. Résonateur piézoélectrique à couche mince et son procédé de fabrication
JPWO2008032543A1 (ja) * 2006-08-25 2010-01-21 宇部興産株式会社 薄膜圧電共振器とその製造方法
US7965017B2 (en) 2006-08-25 2011-06-21 Ube Industries, Ltd. Thin film piezoelectric resonator and method for manufacturing the same
JP4924993B2 (ja) * 2006-08-25 2012-04-25 宇部興産株式会社 薄膜圧電共振器とその製造方法
JP2012256774A (ja) * 2011-06-10 2012-12-27 Kyushu Univ 半導体装置の製造方法
US9947527B2 (en) 2011-06-10 2018-04-17 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2014099495A (ja) * 2012-11-14 2014-05-29 New Japan Radio Co Ltd 炭化珪素半導体装置の製造方法
US11502172B2 (en) 2018-01-17 2022-11-15 Rohm Co., Ltd. Semiconductor device with carbon-density-decreasing region
US11996449B2 (en) 2018-01-17 2024-05-28 Rohm Co., Ltd. Semiconductor device with carbon-density-decreasing region

Also Published As

Publication number Publication date
JP3372528B2 (ja) 2003-02-04

Similar Documents

Publication Publication Date Title
EP1523032B1 (en) Method of production of a silicon carbide-oxide layered structure
JP4525958B2 (ja) 半導体装置の製造方法
JP5212833B2 (ja) 半導体装置
JP4029595B2 (ja) ＳｉＣ半導体装置の製造方法
JP3443589B2 (ja) 半導体装置の製造方法
JP5519901B2 (ja) 炭化珪素電界効果型トランジスタ及びその製造方法
JP2006210818A (ja) 半導体素子およびその製造方法
JPH11505073A (ja) 炭化ケイ素上の酸化物層の欠陥を少なくするための方法
JP2003179049A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
TW200926303A (en) Semiconductor device manufacturing method and semiconductor device
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2005136386A (ja) 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP6757928B2 (ja) 半導体装置の製造方法及びこれに用いる半導体製造装置
JP2001345320A (ja) 半導体装置の製造方法
TW201044587A (en) Mosfet and method for manufacturing mosfet
Cherif et al. Electrical and dielectric characteristics of Al/Dy2O3/p-Si heterostructure
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
TW201237960A (en) Production method for semiconductor device
JP6162388B2 (ja) 炭化珪素半導体装置の製造方法
JPH11233760A (ja) 金属、酸化膜及び炭化珪素半導体からなる積層構造体
US6225169B1 (en) High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric
CN210156382U (zh) 一种SiC基MOS器件
Liu et al. Wet thermal annealing effect on TaN/HfO2/Ge metal—oxide—semiconductor capacitors with and without a GeO2 passivation layer

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3372528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term