JP2004349449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004349449A JP2004349449A JP2003144478A JP2003144478A JP2004349449A JP 2004349449 A JP2004349449 A JP 2004349449A JP 2003144478 A JP2003144478 A JP 2003144478A JP 2003144478 A JP2003144478 A JP 2003144478A JP 2004349449 A JP2004349449 A JP 2004349449A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- semiconductor device
- silicon carbide
- film
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 30
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 2
- 230000003647 oxidation Effects 0.000 abstract description 17
- 238000007254 oxidation reaction Methods 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】SiC基板上に堆積したSiを熱酸化する際に、SiC基板にまで酸化が及ぶのを防ぐ。
【解決手段】シリコン膜2が形成されたシリコンカーバイド基板1を乾燥酸素ガス雰囲気中で900度を上限とする温度に曝し、シリコン膜2を熱酸化する。これによりシリコン膜2が酸化膜に変換され、酸化膜3が形成される。その後ゲート電極4を形成しMOS型半導体装置が形成される。本発明により良好な特性を示す、MOS構造を有するシリコンカーバイド半導体装置の製造が可能となる。
【選択図】 図2
【解決手段】シリコン膜2が形成されたシリコンカーバイド基板1を乾燥酸素ガス雰囲気中で900度を上限とする温度に曝し、シリコン膜2を熱酸化する。これによりシリコン膜2が酸化膜に変換され、酸化膜3が形成される。その後ゲート電極4を形成しMOS型半導体装置が形成される。本発明により良好な特性を示す、MOS構造を有するシリコンカーバイド半導体装置の製造が可能となる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に熱処理に関するものである。
【0002】
【従来の技術】
シリコンカーバイドは広い禁制帯幅を持ち、熱的、化学的および機械的に極めて安定な材料である。このためシリコン等、現行の半導体材料では適用が困難な、高温、大電力といった過酷な環境下で動作する装置に用いる材料として期待されている。
【0003】
さらにシリコンカーバイドは、半導体装置材料として従来用いられているシリコンと同様に、熱酸化により良質な絶縁膜(酸化シリコン膜)を形成することが可能であり、シリコン半導体装置で主流となっているMOS(Metal−Oxide−Semiconductor)型半導体装置に適用することが可能である。
【0004】
しかし、これまでのところシリコンカーバイドを用いたMOSFETでは、期待されている特性が得られておらず、従来のシリコンを用いたMOSFETと同等程度の特性を得るにとどまっている。この原因として、バルクの移動度の大きさに反して、シリコンカーバイドを用いたMOSFETのチャネル移動度が極端に小さいことが挙げられる。
【0005】
チャネル移動度が小さいことの原因の一つとして、シリコンカーバイドと酸化膜との間の界面準位密度が非常に多いことが考えられる。シリコンカーバイド上に熱酸化を用いて酸化膜を形成すると、シリコンと比較して非常に多くの界面準位が発生することが知られている。この原因の一つとして、シリコンカーバイドと酸化膜との界面が急峻になっておらず、境界領域が広がっていることが挙げられる。
【0006】
急峻な界面を形成するために、例えば特許文献1、特許文献2に示された技術ではシリコンカーバイド表面にシリコン膜を堆積させ、そのシリコン膜を酸化するという方法が述べられている。図3に従来技術によって得られるシリコンカーバイドのMOS型半導体装置の断面模式図を示す。
【0007】
【特許文献1】
特開昭60−66866号公報
【特許文献2】
特開昭63−262871号公報
【0008】
【発明が解決しようとする課題】
しかし、上記特許文献による方法では、シリコン膜の酸化温度がシリコンカーバイドを直接酸化する温度と同等の1000〜1100度と高温のため、図3に示すようにシリコン膜の酸化が完了すると同時にシリコンカーバイドの酸化が進行してしまい、シリコンカーバイドとシリコン酸化膜との界面が急峻にはなりにくいため、すぐれた特性を有するMOS型半導体装置を実現することが困難であった。なお、MOSとはMetal Oxide Semiconductorの略である。
【0009】
本発明は上記課題を解決するもので、界面準位の少ない急峻なシリコン酸化膜/シリコンカーバイド界面を形成し、すぐれた特性を有するMOS型半導体装置を実現することを目的とする。
【0010】
【課題を解決するための手段】
この目的を達成するため、本発明の請求項1に係るシリコン膜の酸化温度をシリコン膜が十分に酸化され、かつシリコンカーバイドの酸化がほとんど進行しない温度である900度以下に抑制する。これにより、シリコンカーバイドの酸化を実用上問題のないレベルで回避し、急峻な界面を形成することを可能とする。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づき説明する。
【0012】
図1および図2は本発明の半導体装置の製造方法を示す工程断面図である。
【0013】
まず、シリコンカーバイド基板1上に、CVD法によりシリコン膜2を形成する(図1)。
【0014】
次に、シリコン膜2が形成されたシリコンカーバイド基板1を乾燥酸素ガス雰囲気中で900度を上限とする温度に曝し、シリコン膜2を熱酸化する。これによりシリコン膜2が酸化膜に変換され、酸化膜3が形成される。その後ゲート電極4を形成しMOS型半導体装置が形成される(図2)。一方、従来例のように1100度で酸化を行った場合、図3に示すようにシリコン膜2が1時間で100nm酸化される間に、シリコンカーバイド基板1も20nm程度酸化されてしまうため、選択比が5と小さく急峻な界面を形成することは不可能である。
【0015】
一方、これに対し、900度で酸化を行うと、シリコン膜2は1時間で20nm程度酸化されるが、シリコンカーバイド基板1はほとんど酸化が進行せず、膜厚の計測は不能であった。これは実用上十分な選択比を有しており、急峻な界面を形成することが可能である。
【0016】
また、シリコン膜2を形成する際に窒素酸化物を添加することにより、酸化膜3とシリコンカーバイド基板1との界面に生じる界面準位密度をさらに低減することが可能である。
【0017】
以上の実施の形態では、シリコン膜の酸化法として乾燥酸素ガスを用いて熱酸化を行っているが、水蒸気を用いてもよく、酸素ガスと水素ガスの混合ガスを用いてもよい。また、前記雰囲気中に窒素酸化物を混合させてもよい。
【0018】
【発明の効果】
本発明によれば、シリコンカーバイドの酸化を抑制し、シリコンカーバイドと酸化膜との境界に界面準位の少ない急峻な界面を再現性よく形成することが可能となる。
【0019】
シリコンカーバイドと酸化膜との界面状態の改善は、MOS型半導体装置の特性につながる。本発明により良好な特性を示す、MOS構造を有するシリコンカーバイド半導体装置の製造が可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法において、特にSi膜形成過程を示す断面図
【図2】本発明の半導体装置の製造方法において、特に酸化膜形成過程を示す断面図
【図3】従来の半導体装置の製造方法を示す断面図
【符号の説明】
1 シリコンカーバイド基板
2 シリコン膜
3 シリコン膜の酸化によるシリコン酸化膜
4 金属電極
5 シリコンカーバイドの酸化によるシリコン酸化膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に熱処理に関するものである。
【0002】
【従来の技術】
シリコンカーバイドは広い禁制帯幅を持ち、熱的、化学的および機械的に極めて安定な材料である。このためシリコン等、現行の半導体材料では適用が困難な、高温、大電力といった過酷な環境下で動作する装置に用いる材料として期待されている。
【0003】
さらにシリコンカーバイドは、半導体装置材料として従来用いられているシリコンと同様に、熱酸化により良質な絶縁膜(酸化シリコン膜)を形成することが可能であり、シリコン半導体装置で主流となっているMOS(Metal−Oxide−Semiconductor)型半導体装置に適用することが可能である。
【0004】
しかし、これまでのところシリコンカーバイドを用いたMOSFETでは、期待されている特性が得られておらず、従来のシリコンを用いたMOSFETと同等程度の特性を得るにとどまっている。この原因として、バルクの移動度の大きさに反して、シリコンカーバイドを用いたMOSFETのチャネル移動度が極端に小さいことが挙げられる。
【0005】
チャネル移動度が小さいことの原因の一つとして、シリコンカーバイドと酸化膜との間の界面準位密度が非常に多いことが考えられる。シリコンカーバイド上に熱酸化を用いて酸化膜を形成すると、シリコンと比較して非常に多くの界面準位が発生することが知られている。この原因の一つとして、シリコンカーバイドと酸化膜との界面が急峻になっておらず、境界領域が広がっていることが挙げられる。
【0006】
急峻な界面を形成するために、例えば特許文献1、特許文献2に示された技術ではシリコンカーバイド表面にシリコン膜を堆積させ、そのシリコン膜を酸化するという方法が述べられている。図3に従来技術によって得られるシリコンカーバイドのMOS型半導体装置の断面模式図を示す。
【0007】
【特許文献1】
特開昭60−66866号公報
【特許文献2】
特開昭63−262871号公報
【0008】
【発明が解決しようとする課題】
しかし、上記特許文献による方法では、シリコン膜の酸化温度がシリコンカーバイドを直接酸化する温度と同等の1000〜1100度と高温のため、図3に示すようにシリコン膜の酸化が完了すると同時にシリコンカーバイドの酸化が進行してしまい、シリコンカーバイドとシリコン酸化膜との界面が急峻にはなりにくいため、すぐれた特性を有するMOS型半導体装置を実現することが困難であった。なお、MOSとはMetal Oxide Semiconductorの略である。
【0009】
本発明は上記課題を解決するもので、界面準位の少ない急峻なシリコン酸化膜/シリコンカーバイド界面を形成し、すぐれた特性を有するMOS型半導体装置を実現することを目的とする。
【0010】
【課題を解決するための手段】
この目的を達成するため、本発明の請求項1に係るシリコン膜の酸化温度をシリコン膜が十分に酸化され、かつシリコンカーバイドの酸化がほとんど進行しない温度である900度以下に抑制する。これにより、シリコンカーバイドの酸化を実用上問題のないレベルで回避し、急峻な界面を形成することを可能とする。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づき説明する。
【0012】
図1および図2は本発明の半導体装置の製造方法を示す工程断面図である。
【0013】
まず、シリコンカーバイド基板1上に、CVD法によりシリコン膜2を形成する(図1)。
【0014】
次に、シリコン膜2が形成されたシリコンカーバイド基板1を乾燥酸素ガス雰囲気中で900度を上限とする温度に曝し、シリコン膜2を熱酸化する。これによりシリコン膜2が酸化膜に変換され、酸化膜3が形成される。その後ゲート電極4を形成しMOS型半導体装置が形成される(図2)。一方、従来例のように1100度で酸化を行った場合、図3に示すようにシリコン膜2が1時間で100nm酸化される間に、シリコンカーバイド基板1も20nm程度酸化されてしまうため、選択比が5と小さく急峻な界面を形成することは不可能である。
【0015】
一方、これに対し、900度で酸化を行うと、シリコン膜2は1時間で20nm程度酸化されるが、シリコンカーバイド基板1はほとんど酸化が進行せず、膜厚の計測は不能であった。これは実用上十分な選択比を有しており、急峻な界面を形成することが可能である。
【0016】
また、シリコン膜2を形成する際に窒素酸化物を添加することにより、酸化膜3とシリコンカーバイド基板1との界面に生じる界面準位密度をさらに低減することが可能である。
【0017】
以上の実施の形態では、シリコン膜の酸化法として乾燥酸素ガスを用いて熱酸化を行っているが、水蒸気を用いてもよく、酸素ガスと水素ガスの混合ガスを用いてもよい。また、前記雰囲気中に窒素酸化物を混合させてもよい。
【0018】
【発明の効果】
本発明によれば、シリコンカーバイドの酸化を抑制し、シリコンカーバイドと酸化膜との境界に界面準位の少ない急峻な界面を再現性よく形成することが可能となる。
【0019】
シリコンカーバイドと酸化膜との界面状態の改善は、MOS型半導体装置の特性につながる。本発明により良好な特性を示す、MOS構造を有するシリコンカーバイド半導体装置の製造が可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法において、特にSi膜形成過程を示す断面図
【図2】本発明の半導体装置の製造方法において、特に酸化膜形成過程を示す断面図
【図3】従来の半導体装置の製造方法を示す断面図
【符号の説明】
1 シリコンカーバイド基板
2 シリコン膜
3 シリコン膜の酸化によるシリコン酸化膜
4 金属電極
5 シリコンカーバイドの酸化によるシリコン酸化膜
Claims (3)
- シリコンカーバイド表面にシリコン膜を堆積し、前記シリコン膜を900度以下で酸化する工程を有する半導体装置の製造方法。
- 前記シリコン膜に不純物を添加することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記不純物が窒素酸化物であることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144478A JP2004349449A (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144478A JP2004349449A (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349449A true JP2004349449A (ja) | 2004-12-09 |
Family
ID=33531915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003144478A Withdrawn JP2004349449A (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349449A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
JP2010050411A (ja) * | 2008-08-25 | 2010-03-04 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置の製造方法 |
JP2010067917A (ja) * | 2008-09-12 | 2010-03-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法および半導体装置 |
JP2013502739A (ja) * | 2009-08-27 | 2013-01-24 | クリー インコーポレイテッド | チャネルを空乏化する界面電荷を有するゲート絶縁層を備えたトランジスタ及び関連した製造方法 |
EP2584595A1 (en) * | 2010-06-16 | 2013-04-24 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device manufacturing method |
-
2003
- 2003-05-22 JP JP2003144478A patent/JP2004349449A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
JP2010050411A (ja) * | 2008-08-25 | 2010-03-04 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置の製造方法 |
JP2010067917A (ja) * | 2008-09-12 | 2010-03-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法および半導体装置 |
JP2013502739A (ja) * | 2009-08-27 | 2013-01-24 | クリー インコーポレイテッド | チャネルを空乏化する界面電荷を有するゲート絶縁層を備えたトランジスタ及び関連した製造方法 |
EP2584595A1 (en) * | 2010-06-16 | 2013-04-24 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device manufacturing method |
EP2584595A4 (en) * | 2010-06-16 | 2014-08-06 | Sumitomo Electric Industries | METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE |
EP2835819A3 (en) * | 2010-06-16 | 2015-07-01 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816688B2 (en) | Semiconductor device and production method therefor | |
JP4781610B2 (ja) | 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法 | |
Chung et al. | Effects of anneals in ammonia on the interface trap density near the band edges in 4H–silicon carbide metal-oxide-semiconductor capacitors | |
JP3060434B2 (ja) | 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造 | |
JP5141227B2 (ja) | 半導体装置の製造方法 | |
JP2006216918A (ja) | 半導体素子の製造方法 | |
JP2000252461A (ja) | 半導体装置の製造方法 | |
KR20020077126A (ko) | 반도체 장치 및 상보형 반도체 장치 | |
JP2003318398A (ja) | 炭化珪素半導体装置 | |
US20210234032A1 (en) | Semiconductor device and method for manufacturing the same | |
US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
JP4741792B2 (ja) | 窒化物半導体mis型電界効果トランジスタの製造方法 | |
JP2003243653A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2005136386A (ja) | 炭化珪素−酸化物積層体,その製造方法及び半導体装置 | |
US20040159841A1 (en) | Silicon carbide semiconductor device having enhanced carrier mobility | |
JP2005136386A5 (ja) | ||
JP2009212366A (ja) | 半導体装置の製造方法 | |
JP2006324517A (ja) | 半導体装置及びその製造方法 | |
JP5050351B2 (ja) | 半導体装置の製造方法 | |
JP2004349449A (ja) | 半導体装置の製造方法 | |
JP2004111910A (ja) | コンタクト形成方法および半導体装置 | |
JPH11233760A (ja) | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 | |
CN115842057A (zh) | 半导体结构及形成方法 | |
JP2011071202A (ja) | 半導体装置の製造方法 | |
US9048103B2 (en) | Method for producing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060425 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
A761 | Written withdrawal of application |
Effective date: 20070730 Free format text: JAPANESE INTERMEDIATE CODE: A761 |