JP2011071202A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011071202A JP2011071202A JP2009219188A JP2009219188A JP2011071202A JP 2011071202 A JP2011071202 A JP 2011071202A JP 2009219188 A JP2009219188 A JP 2009219188A JP 2009219188 A JP2009219188 A JP 2009219188A JP 2011071202 A JP2011071202 A JP 2011071202A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- carbon
- silicon oxide
- metal oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】SiCを酸化する際に生成された炭素が不純物として酸化膜(SiO2)中に残留してしまうことを抑制し、チャネル移動度を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、炭化シリコンを含む基板11上に酸化シリコン膜12を形成する工程と、酸化シリコン膜12上に金属酸化膜13を形成する工程と、酸素を含む雰囲気中で熱処理を行い、酸素を金属酸化膜13に透過させて酸化シリコン膜12に拡散させることにより、酸化シリコン膜12に残留する炭素を酸化させる残留炭素酸化工程と、を有することを特徴とする。
【選択図】図2
【解決手段】本発明の半導体装置の製造方法は、炭化シリコンを含む基板11上に酸化シリコン膜12を形成する工程と、酸化シリコン膜12上に金属酸化膜13を形成する工程と、酸素を含む雰囲気中で熱処理を行い、酸素を金属酸化膜13に透過させて酸化シリコン膜12に拡散させることにより、酸化シリコン膜12に残留する炭素を酸化させる残留炭素酸化工程と、を有することを特徴とする。
【選択図】図2
Description
本発明は、半導体装置の製造方法等に関するものである。
ワイドバンドギャップ半導体である炭化シリコン(SiC)は、従来のシリコン(Si)と比べて耐圧が高くパワーデバイス用の材料として注目されている。また、SiCはSiと同様に熱酸化処理を行うことでSiC表面に酸化シリコン(SiO2)を形成することができるため、MOS(Metal‐Oxide‐Semiconductor)構造の形成が容易であることから、SiCを用いた半導体装置の開発が進められている。
しかしながら、SiCのMOS構造は、SiのMOS構造と比べると良好な界面特性を得ることができるに至っていない。これは、SiCを酸化した際に炭素が生成され、この炭素が不純物として酸化膜(SiO2)中に残留してしまうことが影響していると考えられている。
一方、ゲート絶縁膜としてSiO2を用いた場合、ゲート絶縁膜とチャネルとの間(SiO2とSiCとの界面)に形成される界面準位が電気的に影響を及ぼすコンダクションバンド付近に形成されることから、チャネル移動度が低下する問題がある。この問題を解決するための技術が検討されており、例えば特許文献1では、チャネル層の表面に高誘電体膜を形成することで、界面準位がコンダクションバンド付近に高密度に集中しないようにしている。これにより、界面順位の電気的影響を低下させ、チャネル移動度を向上させている。
しかしながら、特許文献1では、SiCを酸化する際に生成された炭素が不純物として酸化膜(SiO2)中に残留してしまうことについては何も記載されていない。また、チャネル移動度が低下する要因としては、界面準位密度だけではなく、高誘電体膜を用いた場合にこの膜中の電荷の影響によりチャネルを流れる電子が散乱することによるところもある。このため、高誘電体膜を用いてチャネル移動度を向上させるにも限界がある。
本発明の一態様は、SiCを酸化する際に生成された炭素が不純物として酸化膜(SiO2)中に残留してしまうことを抑制し、チャネル移動度を向上させることが可能な半導体装置の製造方法を提供するものである。
上記の課題を解決するため、本発明の半導体装置の製造方法は、炭化シリコンを含む基板上に酸化シリコン膜を形成する工程と、前記酸化シリコン膜上に金属酸化膜を形成する工程と、酸素を含む雰囲気中で熱処理を行い、前記酸素を前記金属酸化膜に透過させて前記酸化シリコン膜に拡散させることにより、前記酸化シリコン膜に残留する炭素を酸化させる残留炭素酸化工程と、を有することを特徴とする。
本発明の半導体装置の製造方法によれば、残留炭素酸化工程において酸化シリコン膜に残留する炭素が酸化されて、一酸化炭素(CO)や二酸化炭素(CO2)、亜酸化炭素(C3O2)等の炭素酸化物が生成される。具体的には、炭素原子の未結合手(ダングリングボンド)に酸素原子が結合する。これにより、炭素酸化物は炭素原子単体のときよりも電気的に安定な状態(不活性な状態)になる。例えば、酸化シリコン膜をゲート絶縁膜に用い炭化シリコン基板をチャネルに用いた場合、酸化シリコン膜と炭化シリコン基板との間(ゲート絶縁膜とチャネルとの間)の界面特性を電気的に安定にすることができる。したがって、炭化シリコン基板(SiC)を酸化する際に生成された炭素による界面特性への悪影響を抑制し、チャネル移動度を向上させることが可能となる。
また、本製造方法においては、前記金属酸化膜は、前記酸化シリコン膜に残留する炭素が酸化されて生成された炭素酸化物を透過させる特性を有し、前記残留炭素酸化工程において前記酸化シリコン膜に生成された前記炭素酸化物を前記金属酸化膜に透過させて外部に放出してもよい。
この製造方法によれば、残留炭素酸化工程において酸化シリコン膜に生成された炭素酸化物が外部に放出されるので、酸化シリコン膜に炭素酸化物が存在するときよりも電気的に安定な状態(不活性な状態)になる。このため、酸化シリコン膜と炭化シリコン基板との間(ゲート絶縁膜とチャネルとの間)の界面特性を格段に電気的に安定にすることができる。
この製造方法によれば、残留炭素酸化工程において酸化シリコン膜に生成された炭素酸化物が外部に放出されるので、酸化シリコン膜に炭素酸化物が存在するときよりも電気的に安定な状態(不活性な状態)になる。このため、酸化シリコン膜と炭化シリコン基板との間(ゲート絶縁膜とチャネルとの間)の界面特性を格段に電気的に安定にすることができる。
また、本製造方法においては、前記酸化シリコン膜及び前記金属酸化膜をゲート絶縁膜として用いてもよい。
この製造方法によれば、酸化シリコン膜単体をゲート絶縁膜とするよりもゲート絶縁膜としての信頼性を高めることができる。
この製造方法によれば、酸化シリコン膜単体をゲート絶縁膜とするよりもゲート絶縁膜としての信頼性を高めることができる。
また、本製造方法においては、前記金属酸化膜が二酸化ハフニウムあるいは二酸化ジルコニウムで形成されていてもよい。
この製造方法によれば、金属酸化膜がバンドギャップが大きく絶縁膜としての耐性に優れた二酸化ハフニウムあるいは二酸化ジルコニウムで形成されているので、ゲート絶縁膜として確実に機能させることができる。したがって、チャネル移動度を確実に向上させることが可能となる。
この製造方法によれば、金属酸化膜がバンドギャップが大きく絶縁膜としての耐性に優れた二酸化ハフニウムあるいは二酸化ジルコニウムで形成されているので、ゲート絶縁膜として確実に機能させることができる。したがって、チャネル移動度を確実に向上させることが可能となる。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
図1は、本発明の製造方法によって形成された半導体装置1(SiC‐MOSデバイス)の概略構成を示す斜視図である。図1に示すように、半導体装置1は、炭化シリコン基板(炭化シリコンを含む基板)11と、炭化シリコン基板11上に形成された酸化シリコン膜12と、酸化シリコン膜12上に形成された金属酸化膜13と、を備える。また、図示はしないが、金属酸化膜13上には電極や絶縁膜が従来公知の方法により形成されている。
炭化シリコン基板11は、炭化シリコン種結晶を用いた昇華再結晶法や、CVD法、スマートカット法(登録商標)など、従来公知の方法により形成されている。また、炭化シリコン基板11は、シリコン基板上にCVD法などによりエピタキシャル成長して形成することもできる。具体的には、炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて形成する。また、酸化シリコン膜12及び金属酸化膜13は半導体装置1におけるゲート絶縁膜として機能する。
(半導体装置の製造方法)
次に、本発明の半導体装置1(SiC‐MOSデバイス)の製造方法について一例を挙げて説明する。
図2は、半導体装置1の製造方法の一例を示した工程図である。先ず、炭化シリコン基板11の表面をフッ酸によりエッチングし、炭化シリコン基板11の表面に付着している酸化膜を除去する(図2(a)参照)。このときのエッチャントは、例えば希フッ酸(DHF)を用いる。
次に、本発明の半導体装置1(SiC‐MOSデバイス)の製造方法について一例を挙げて説明する。
図2は、半導体装置1の製造方法の一例を示した工程図である。先ず、炭化シリコン基板11の表面をフッ酸によりエッチングし、炭化シリコン基板11の表面に付着している酸化膜を除去する(図2(a)参照)。このときのエッチャントは、例えば希フッ酸(DHF)を用いる。
次に、炭化シリコン基板11上に酸化シリコン膜12を形成する(図2(b)参照)。ここでは、熱酸化法を用いて炭化シリコン基板11の表面を熱酸化処理することにより、炭化シリコン基板11の表面に酸化シリコン膜12を形成する。また、酸化シリコン膜12の膜厚は、例えば5〜200nmの範囲に設定する。このとき、酸化シリコン膜12には、炭化シリコン基板11を熱酸化処理する際に生成された炭素が不純物として残留している(図示略)。
次に、酸化シリコン膜12上に金属酸化膜13を形成する(図2(c)参照)。金属酸化膜13は酸素ガスを透過する酸素透過性を有している。ここでは、二酸化ハフニウム(HfO2)をアトミックレイヤーデポジション(ALD)法やスパッタ法、化学蒸着(CVD)法を用いて形成し、酸化シリコン膜12上にHfO2膜を形成する。また、金属酸化膜13の膜厚は、例えば5〜50nmの範囲に設定する。金属酸化膜13の膜厚をこの範囲に設定することで、後述する残留炭素酸化工程において金属酸化膜13の酸素透過性が確実に発揮される。また、金属酸化膜13の膜厚を少なくとも5nmとすることでゲート絶縁膜としての信頼性が確保される。
なお、金属酸化膜13としては、二酸化ハフニウム(HfO2)の他にも、例えば二酸化ジルコニウム(ZrO2)や、二酸化チタン(TiO2)、酸化タンタル(Ta2O5)を用いることができる。本実施形態では、金属酸化膜13としてバンドギャップが大きく絶縁膜としての耐性に優れたHfO2を用いる。また、酸化シリコン膜12及び金属酸化膜13を半導体装置1におけるゲート絶縁膜として用いる。
次に、酸素を含む雰囲気で熱処理を行う(図2(d)参照)(残留炭素酸化工程)。このとき、雰囲気ガスとしては、例えば酸素ガス、酸素ガス及び窒素ガスの混合ガス、酸素ガス及びアルゴンガスの混合ガスあるいは酸素ガス、窒素ガス及びアルゴンガスの混合ガスを用いる。また、熱処理の処理温度は例えば600〜1200℃の範囲で行う。
このように熱処理を行うことで、雰囲気ガス中の酸素が金属酸化膜13を透過して酸化シリコン膜12に供給される。そして、当該酸素が酸化シリコン膜12内部に拡散し、酸化シリコン膜12に残留する炭素が酸化される。すると、炭素が酸化されて、一酸化炭素(CO)や二酸化炭素(CO2)、亜酸化炭素(C3O2)等の炭素酸化物が生成される。具体的には、炭素原子の未結合手(ダングリングボンド)に酸素原子が結合する。これにより、炭素酸化物は炭素原子単体のときよりも電気的に安定な状態(不活性な状態)になる。
そして、金属酸化膜13上に電極(ゲート電極)や絶縁膜を形成する。以上の工程を経ることにより、HfO2/SiO2/SiC構造のトランジスタ(SiC‐MOSデバイス)が形成され、半導体装置1が得られる。
本発明の半導体装置1の製造方法によれば、残留炭素酸化工程において酸化シリコン膜12に残留する炭素が酸化されて、一酸化炭素(CO)や二酸化炭素(CO2)、亜酸化炭素(C3O2)等の炭素酸化物が生成される。具体的には、炭素原子の未結合手(ダングリングボンド)に酸素原子が結合する。これにより、炭素酸化物は炭素原子単体のときよりも電気的に安定な状態(不活性な状態)になる。例えば、酸化シリコン膜12をゲート絶縁膜に用い炭化シリコン基板11をチャネルに用いた場合、酸化シリコン膜12と炭化シリコン基板11との間(ゲート絶縁膜とチャネルとの間)の界面特性を電気的に安定にすることができる。したがって、炭化シリコン基板11(SiC)を酸化する際に生成された炭素による界面特性への悪影響を抑制し、チャネル移動度を向上させることが可能となる。
また、この製造方法によれば、酸化シリコン膜12と金属酸化膜13とを合わせてゲート絶縁膜とすることで、酸化シリコン膜12単体をゲート絶縁膜とするよりもゲート絶縁膜としての信頼性を高めることができる。したがって、チャネル移動度を確実に向上させることが可能となる。なお、酸化シリコン膜12上に金属酸化膜13を形成した後に、この金属酸化膜13を例えば機械的研磨(CMP)法やエッチングにより除去して酸化シリコン膜12のみをゲート絶縁膜とすることもできるが、この場合、酸化シリコン膜12にダメージを与えてしまうおそれがある。このため、金属酸化膜13を除去して酸化シリコン膜12のみをゲート絶縁膜とすることは、ゲート絶縁膜としての信頼性の面で好ましくない。
また、この製造方法によれば、金属酸化膜13がバンドギャップが大きく絶縁膜としての耐性に優れた二酸化ハフニウムで形成されているので、ゲート絶縁膜として確実に機能させることができる。したがって、チャネル移動度を確実に向上させることが可能となる。なお、金属酸化膜13が二酸化ハフニウムに替えて二酸化ジルコニウムで形成されていても、ゲート絶縁膜として確実に機能させることができる。
なお、本発明の半導体装置1の製造方法においては、金属酸化膜13が、酸化シリコン膜12に残留する炭素が酸化されて生成された炭素酸化物を透過させる特性を有し、残留炭素酸化工程において酸化シリコン膜12に生成された炭素酸化物を金属酸化膜13に透過させて外部に放出してもよい。具体的には、金属酸化膜13の膜厚を酸素透過性が発揮されるときの厚さよりも薄くすることで、金属酸化膜13に炭素酸化物を透過させる特性を付与することができる。
この製造方法によれば、残留炭素酸化工程において酸化シリコン膜12に生成された炭素酸化物が外部に放出されるので、酸化シリコン膜12に炭素酸化物が存在するときよりも電気的に安定な状態(不活性な状態)になる。このため、酸化シリコン膜12と炭化シリコン基板11との間(ゲート絶縁膜とチャネルとの間)の界面特性を格段に電気的に安定にすることができる。
1…半導体装置、11…炭化シリコン基板(炭化シリコンを含む基板)、12…酸化シリコン膜、13…金属酸化膜
Claims (4)
- 炭化シリコンを含む基板上に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜上に金属酸化膜を形成する工程と、
酸素を含む雰囲気中で熱処理を行い、前記酸素を前記金属酸化膜に透過させて前記酸化シリコン膜に拡散させることにより、前記酸化シリコン膜に残留する炭素を酸化させる残留炭素酸化工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記金属酸化膜は、前記酸化シリコン膜に残留する炭素が酸化されて生成された炭素酸化物を透過させる特性を有し、
前記残留炭素酸化工程において前記酸化シリコン膜に生成された前記炭素酸化物を前記金属酸化膜に透過させて外部に放出することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記酸化シリコン膜及び前記金属酸化膜をゲート絶縁膜として用いることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記金属酸化膜が二酸化ハフニウムあるいは二酸化ジルコニウムで形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009219188A JP2011071202A (ja) | 2009-09-24 | 2009-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009219188A JP2011071202A (ja) | 2009-09-24 | 2009-09-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011071202A true JP2011071202A (ja) | 2011-04-07 |
Family
ID=44016221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009219188A Pending JP2011071202A (ja) | 2009-09-24 | 2009-09-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011071202A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015198185A (ja) * | 2014-04-02 | 2015-11-09 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
CN111834447A (zh) * | 2020-07-16 | 2020-10-27 | 深圳市瑞之辰科技有限公司 | HfO2基栅介质层材料及其制备方法和半导体器件 |
WO2022158365A1 (ja) * | 2021-01-20 | 2022-07-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
-
2009
- 2009-09-24 JP JP2009219188A patent/JP2011071202A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015198185A (ja) * | 2014-04-02 | 2015-11-09 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
CN111834447A (zh) * | 2020-07-16 | 2020-10-27 | 深圳市瑞之辰科技有限公司 | HfO2基栅介质层材料及其制备方法和半导体器件 |
WO2022158365A1 (ja) * | 2021-01-20 | 2022-07-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI232588B (en) | A method for making a semiconductor device having an ultra-thin high-k gate dielectric | |
JP4647211B2 (ja) | 半導体装置及びその製造方法 | |
TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
JP2004247736A (ja) | 高温度における高kゲート誘電体用の界面層成長 | |
WO2010100885A1 (en) | Method for forming semiconductor film, method for forming semiconductor device and semiconductor device | |
JP2006216918A (ja) | 半導体素子の製造方法 | |
JP2007053227A (ja) | 半導体素子およびその製造方法 | |
JP2009088440A (ja) | 半導体装置及びその製造方法 | |
JP2008117878A (ja) | 半導体装置の製造方法 | |
US9831084B2 (en) | Hydroxyl group termination for nucleation of a dielectric metallic oxide | |
JP2009177102A (ja) | 半導体装置の電極の製造方法 | |
JP2012160485A (ja) | 半導体装置とその製造方法 | |
JP2005317647A (ja) | 半導体装置及びその製造方法 | |
JP5728153B2 (ja) | 半導体装置の製造方法 | |
WO2014034748A1 (ja) | 半導体装置及びその製造方法 | |
JP5050351B2 (ja) | 半導体装置の製造方法 | |
JP2011071202A (ja) | 半導体装置の製造方法 | |
JP5197986B2 (ja) | 半導体装置の製造装置 | |
TWI389214B (zh) | 半導體裝置的製造方法 | |
TW200901474A (en) | Semiconductor device and manufacturing method therefor | |
JP6156814B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP2010165705A (ja) | 半導体装置の製造方法 | |
JP5039396B2 (ja) | 半導体装置の製造方法 | |
JP2004349449A (ja) | 半導体装置の製造方法 | |
JP6623772B2 (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20120131 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |