CN111834447A - HfO2基栅介质层材料及其制备方法和半导体器件 - Google Patents
HfO2基栅介质层材料及其制备方法和半导体器件 Download PDFInfo
- Publication number
- CN111834447A CN111834447A CN202010688127.2A CN202010688127A CN111834447A CN 111834447 A CN111834447 A CN 111834447A CN 202010688127 A CN202010688127 A CN 202010688127A CN 111834447 A CN111834447 A CN 111834447A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- hfo
- sic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000000463 material Substances 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 36
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052727 yttrium Inorganic materials 0.000 abstract description 3
- 230000000052 comparative effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000002791 soaking Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种HfO2基栅介质层材料，包括Y2O3，且在所述HfO2基栅介质层材料中，Y原子个数百分比为0.01‑28％。本发明的HfO2基栅介质层材料，掺杂有Y原子个数百分比为0.01‑28％的Y2O3，可以有效降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。
Description
技术领域
本发明属于半导体材料技术领域，具体涉及一种HfO2基栅介质层材料及其制备方法和半导体器件。
背景技术
硅基半导体材料是以硅材料为基础发展起来的新型材料，包括半导体绝缘层上的锗硅材料、多孔硅、微晶硅以及以硅为基底异质外延其他化合物半导体材料等。相比于传统的SiO2等硅基半导体材料，以SiC为代表的第三代半导体材料不仅具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点，而且还具有很好的物理及化学稳定性、足够强的抗辐照能力和较高的机械强度等，具有广阔的发展潜力。因此，SiC越来越多地被用于研制高温、大功率、高频功率的半导体器件。
目前，SiC基MOS功率器件的绝缘栅介质层主要通过高温热氧化SiC表面，形成SiO2介质层，再进行退火处理。但是，热氧化SiC衬底而形成的SiO2层与SiC衬底之间有较多的界面态，这些界面态对载流子的散射会导致MOS器件沟道的载流子迁移率比SiC材料低一个数量级，从而影响了SiC基半导体材料的性能。另外，由于SiC表面高温氧化后，会有大量碳颗粒残余，导致SiO2介质层质量变差，功率器件的栅极漏电流很大，加大了驱动芯片的功耗，并且导致栅极介质层耐压不理想。
因此，亟待研究一种用于SiC基的新绝缘介质层材料，以提高栅介质层质量同时降低SiC界面态密度，解决栅极介质层不理想，栅极漏电流流大的问题，从而提高SiC半导体器件的性能。
发明内容
本发明提供了一种掺杂Y2O3的HfO2基栅介质层材料，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。
本发明还提供了一种掺杂Y2O3的HfO2基栅介质层，降低了SiC的界面态密度，质量优异，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。
本发明还提供了一种半导体器件，包括掺杂Y2O3的HfO2基栅介质层，所述半导体器件具有较低的SiC界面态密度，且栅极漏电流小，耐压性强，性能良好。
本发明还提供了上述半导体器件在MOS电容结构和/或NMOSFET电容结构中的应用。
本发明还提供了所述半导体器件的制备方法，工艺简单，便于规模化生产，利用本发明方法制备半导体器件，栅极漏电流小，耐压性强，安全性和稳定性良好。
本发明提出的技术方案是：
第一方面，本发明提出一种HfO2基栅介质层材料，包括Y2O3，且在所述HfO2基栅介质层材料中，Y原子个数百分比为0.01-28％。
本发明中，在HfO2基栅介质层材料中掺杂Y原子个数百分比约为0.01-28％的Y2O3，例如5-15％，0.5-5％，2-8％，15-28％，10-15％，可以有效降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。
第二方面，本发明提出一种HfO2基栅介质层，由上述的HfO2基栅介质层材料制备，并设置在SiC衬底上，且所述HfO2基栅介质层与所述SiC界面态密度为1×109-9.9×1010/cm2，5×1010/cm2，1/cm2，9.9×1010/cm2，2×1010/cm2，4×1010/cm2，9×1010/cm2，8×1010/cm2，6×1010/cm2。
本发明的HfO2基栅介质层，通过掺杂Y原子个数百分比为0.01-28％的Y2O3，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的安全性和稳定性。
本发明对SiC衬底不作特别限定，可以理解，在SiC衬底的基础上进行常规的设置均在本发明的保护范围内。例如，可以对SiC衬底进行掺杂，在掺杂浓度约为4.8×1015-5.2×1015cm-3的P型SiC衬底下设置掺杂浓度约0.8×1015-1.2×1015cm-3的N型SiC衬底。
如果HfO2基栅介质层厚度过大有可能会影响半导体器件的性能，HfO2基栅介质层厚度过小又有可能无法实现效果。因此，本发明对HfO2基栅介质层厚度的厚度作了限定，发明人研究发现，当HfO2基栅介质层厚度大概为10-100nm时，例如40-60nm，可以更好地降低SiC的界面态密度，提高栅介质层质量，更利于提高SiC器件的安全性和稳定性。
第三方面，本发明提出一种半导体器件，所述半导体器件包括上述的HfO2基栅介质层。
本发明的半导体器件的HfO2基栅介质层掺杂有Y原子个数百分比为0.01-28％的Y2O3，有效降低了SiC的界面态密度，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的安全性和稳定性。
第四方面，本发明提出了所述半导体器件在MOS电容结构和/或NMOSFET电容结构中的应用。
第五方面，本发明提出了所述半导体器件的制备方法，包括如下步骤：
首先清洁所述SiC衬底，并去除SiC表面的氧化层，然后将其干燥；
采用磁控溅射法在预处理过的所述SiC衬底上制备所述HfO2基栅介质层；
在所述HfO2基栅介质层上制备金属电极。
本发明中，清洁所述SiC衬底的方法可以采用本领域常规的方法，只要实现对SiC衬底的清洁即可，例如可以采用传统的RCA技术进行清洁。在去除SiC表面氧化层时，可以采用酸溶液浸泡的方式，例如，浓度约为1-5％的HF，也可以采用本领域常规的其他方式，本发明对此不作特别限定。干燥的方式可以采取自然干燥，烘干等。
在本发明中，采用溅射法可以精确控制栅介质层的厚度，从而可以得到高保形性、高质量的HfO2基栅介质层。本发明对金属电极的制备方法不作特别限定，采用本发明的常规技术手段即可实现，例如，可以采用lift-off或者hardmask的方法淀积金属，也可以采用PVD工艺溅射得到金属电极。
本发明的半导体器件的制备方法，工艺简单，便于规模化生产，利用本发明方法制备的半导体器件，栅极漏电流小，耐压性强，安全性和稳定性良好。
作为本发明方法的具体实施方式，所述的半导体器件的制备方法，还包括如下步骤：在所述金属电极上沉积光刻胶，然后光刻得到栅极图形，再刻蚀所述金属电极得到栅电极。
作为本发明方法的具体实施方式，所述金属电极的厚度为50-300nm，例如80-100nm，50-90nm，100-200nm，200-300nm，150-250nm。
当然，可以根据预设的需求选择合适的金属元素，可以选自Al、Pt、W、Ni或Au中的一种，例如Ni。
本发明的掺杂Y2O3的HfO2基栅介质层材料，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。另外，本发明的掺杂Y2O3的HfO2基栅介质层，降低了SiC的界面态密度，质量优异，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1-图7为实施例1的NMOSFET结构的SiC半导体器件的制备工艺流程中的各结构示意图；
图8-图9为实施例2的MOS结构的SiC半导体器件的制备工艺流程中的各结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面详细描述本发明：
实施例1
实施例1提出了一种NMOSFET结构的SiC半导体器件，其制备方法包括如下步骤：
(1)如图1所示，在净掺杂浓度为1×1018cm-3的N型衬底上外延一层掺杂浓度为5×1015cm-3的P型SiC衬底101。然后用传统的RCA清洗工艺清洗SiC衬底，再在浓度为2％的HF中浸泡3分钟以去除SiC表面的氧化层，然后用N2将SiC衬底吹干。接着利用LOCOS的方法进行场区隔离，具体工艺为：先生长缓冲氧化层并利用LPCVD工艺淀积Si3N4，然后光刻形成场区102，如图1所示。
(2)采用反应溅射方法生长厚度为40nm的HfO2栅介质层103，HfO2栅介质层103中掺杂有Y原子个数百分比为15％的Y2O3，如图2所示。
(3)利用磁控溅射沉积方法生长一层约为100nm厚的Au金属层104，如图3所示。
(4)然后在Au金属层104上淀积一层光刻胶105，并光刻形成栅极图形，然后刻蚀Au金属层104形成栅电极，如图4所示。
(5)进行P型离子注入形成源区106和漏区107，并在1650℃的温度下退火30分钟以激活杂质，如图5所示。
(6)去除光刻胶105，并淀积一层二氧化硅，然后利用各向异性刻蚀的方法刻蚀二氧化硅层形成侧墙108，并刻蚀栅介质层103露出源、漏区，如图6所示。
(7)利用PVD工艺溅射一层金属Ni，并在900℃的温度下快速热退火1min，之后进行选择性刻蚀金属Ni，形成源接触109和漏接触110，如图7所示。
实施例2
实施例2提出了一种MOS电容结构的SiC半导体器件，其制备方法包括如下步骤：
(1)利用传统的RCA清洗工艺清洗SiC衬底201，之后在浓度为2％的HF中浸泡3分钟以去除SiC表面的氧化层，然后用N2吹干。接下来，采用反应溅射方法生长厚度为60nm的HfO2栅介质层202，HfO2栅介质层202中掺杂有Y原子个数百分比为5％的Y2O3，如图8所示。
(2)在HfO2栅介质层202上利用lift-off方法淀积厚度为80nm的Pt金属电极203，如图9所示。
对比例1
对比例1与实施例1的区别仅在于，对比例1的HfO2不掺杂Y2O3，其他方法和参数均相同。
对比例2
对比例2与实施例2的区别仅在于，实施例2的HfO2不掺杂Y2O3，其他方法和参数均相同。
分别测量各实施例与对比例的栅极漏电流和界面密度，结果如表1所示。
本发明的栅极漏电流采用如下标准：
检测标准：半导体测试方法测试标准MIL-STD-750E 2006方法3411.1
综上，本发明的掺杂Y2O3的HfO2基栅介质层材料，可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。本发明的掺杂Y2O3的HfO2基栅介质层，降低了SiC的界面态密度，质量优异，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。本发明的半导体器件，具有较低的SiC界面态密度，且栅极漏电流小，耐压性强，性能良好。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种HfO2基栅介质层材料，包括Y2O3，且在所述HfO2基栅介质层材料中，Y原子个数百分比为0.01-28％。
2.一种HfO2基栅介质层，由权利要求1所述的HfO2基栅介质层材料制备，并设置在SiC衬底上，且所述HfO2基栅介质层与所述SiC界面态密度为1×109-9.9×1010/cm2。
3.根据权利要求2所述的HfO2基栅介质层，所述SiC衬底为掺杂浓度为4.8×1015-5.2×1015cm-3的P型SiC衬底，所述P型SiC衬底下设置有掺杂浓度为0.8×1015-1.2×1015cm-3的N型SiC衬底。
4.利用权利要求2或3所述的材料制备得到的HfO2基栅介质层，厚度为10-100nm。
5.一种半导体器件，所述半导体器件包括权利要求2-4任一项所述的HfO2基栅介质层。
6.权利要求5所述的半导体器件在MOS电容结构和/或NMOSFET电容结构中的应用。
7.权利要求5所述的半导体器件的制备方法，包括如下步骤：
首先清洁所述SiC衬底，并去除SiC表面的氧化层，然后将其干燥；
采用磁控溅射法在预处理过的所述SiC衬底上制备所述HfO2基栅介质层；
在所述HfO2基栅介质层上制备金属电极。
8.根据权利要求7所述的半导体器件的制备方法，还包括如下步骤：在所述金属电极上沉积光刻胶，然后光刻得到栅极图形，再刻蚀所述金属电极得到栅电极。
9.根据权利要求7或8所述的半导体器件的制备方法，所述金属电极的厚度为50-300nm。
10.根据权利要求7或8所述的半导体器件的制备方法，所述金属电极中的金属元素至少为Al、Pt、W、Ni或Au中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010688127.2A CN111834447A (zh) | 2020-07-16 | 2020-07-16 | HfO2基栅介质层材料及其制备方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010688127.2A CN111834447A (zh) | 2020-07-16 | 2020-07-16 | HfO2基栅介质层材料及其制备方法和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111834447A true CN111834447A (zh) | 2020-10-27 |
Family
ID=73528422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010688127.2A Pending CN111834447A (zh) | 2020-07-16 | 2020-07-16 | HfO2基栅介质层材料及其制备方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834447A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050017272A1 (en) * | 2001-11-30 | 2005-01-27 | Kenya Yamashita | Semiconductor device and production method therefor |
| CN101660128A (zh) * | 2009-09-27 | 2010-03-03 | 南京大学 | 一种栅电介质材料立方相HfO2薄膜及其制备方法 |
| JP2011071202A (ja) * | 2009-09-24 | 2011-04-07 | Seiko Epson Corp | 半導体装置の製造方法 |
| US20150179439A1 (en) * | 2013-05-30 | 2015-06-25 | Peking University | Method for processing gate dielectric layer deposited on germanium-based or group iii-v compound-based substrate |
| CN106558481A (zh) * | 2015-09-24 | 2017-04-05 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN106571300A (zh) * | 2015-10-12 | 2017-04-19 | 南京励盛半导体科技有限公司 | 一种碳化硅半导体器件的栅极介质层的制造工艺 |
| CN109037333A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109686667A (zh) * | 2019-01-25 | 2019-04-26 | 泰科天润半导体科技（北京）有限公司 | 一种SiC基MOS器件及其制备方法和应用 |
-
2020
- 2020-07-16 CN CN202010688127.2A patent/CN111834447A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050017272A1 (en) * | 2001-11-30 | 2005-01-27 | Kenya Yamashita | Semiconductor device and production method therefor |
| JP2011071202A (ja) * | 2009-09-24 | 2011-04-07 | Seiko Epson Corp | 半導体装置の製造方法 |
| CN101660128A (zh) * | 2009-09-27 | 2010-03-03 | 南京大学 | 一种栅电介质材料立方相HfO2薄膜及其制备方法 |
| US20150179439A1 (en) * | 2013-05-30 | 2015-06-25 | Peking University | Method for processing gate dielectric layer deposited on germanium-based or group iii-v compound-based substrate |
| CN106558481A (zh) * | 2015-09-24 | 2017-04-05 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN106571300A (zh) * | 2015-10-12 | 2017-04-19 | 南京励盛半导体科技有限公司 | 一种碳化硅半导体器件的栅极介质层的制造工艺 |
| CN109037333A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109686667A (zh) * | 2019-01-25 | 2019-04-26 | 泰科天润半导体科技（北京）有限公司 | 一种SiC基MOS器件及其制备方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5344873B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN106783558B (zh) | 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法 | |
| CN100585811C (zh) | 半绝缘SiC半导体器件的欧姆接触制作方法 | |
| JP2005166930A (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| CN104810282B (zh) | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 | |
| CN110164769B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| CN114171392B (zh) | 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法 | |
| WO2015126575A2 (en) | Silicon carbide semiconductor device, and methods for manufacturing thereof | |
| WO2024050865A1 (zh) | 一种垂直型氧化镓晶体管及其制备方法 | |
| WO2019119959A1 (zh) | SiC肖特基二极管的制备方法及其结构 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| JP4874527B2 (ja) | 炭化珪素半導体基板及びその製造方法 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| WO2021077563A1 (zh) | 一种碳化硅肖特基钳位晶体管及其制备方法 | |
| CN109950323A (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN212967711U (zh) | 一种半导体器件及电容器 | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| WO2024051493A1 (zh) | 一种半导体器件及其制作方法 | |
| CN109004018A (zh) | 肖特基二极管及制备方法 | |
| CN111834447A (zh) | HfO2基栅介质层材料及其制备方法和半导体器件 | |
| CN116387361A (zh) | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 | |
| CN111785785B (zh) | Sbd器件结构及其制备方法 | |
| CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| CN111627908A (zh) | 一种GaN基CMOS器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Ai Yulin Inventor after: Qiu Sanjun Inventor before: Qiu Sanjun |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201027 |