CN109037333A - 碳化硅金属氧化物半导体场效应晶体管及其制造方法 - Google Patents

碳化硅金属氧化物半导体场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN109037333A
CN109037333A CN201710445261.8A CN201710445261A CN109037333A CN 109037333 A CN109037333 A CN 109037333A CN 201710445261 A CN201710445261 A CN 201710445261A CN 109037333 A CN109037333 A CN 109037333A
Authority
CN
China
Prior art keywords
silicon carbide
medium
field effect
sio
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710445261.8A
Other languages
English (en)
Other versions
CN109037333B (zh
Inventor
宋庆文
肖莉
王梁永
贾凡
贾一凡
曾福林
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Xidian University
Original Assignee
ZTE Corp
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp, Xidian University filed Critical ZTE Corp
Priority to CN201710445261.8A priority Critical patent/CN109037333B/zh
Publication of CN109037333A publication Critical patent/CN109037333A/zh
Application granted granted Critical
Publication of CN109037333B publication Critical patent/CN109037333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种碳化硅金属氧化物半导体场效应晶体管及其制造方法,该碳化硅金属氧化物半导体场效应晶体管自下而上依次包括:漏极金属、N+衬底、N漂移层、P阱、结型场效应管JFET区域、N+源区、P+接触区、复合栅介质、源极金属和栅极,所述复合栅介质由High‑K介质与SiO2介质横向分布构成。本发明由High‑K介质与SiO2介质的横向分布构成复合栅介质,降低了SiC MOSFET界面陷阱的密度,提升了沟道迁移率,提高了器件的正向导通能力,以减小功率损耗,此外,本发明采用淀积的方式生长复合栅介质的氧化层,使得氧化层的生长速度得到提高,从而降低了工艺成本。

Description

碳化硅金属氧化物半导体场效应晶体管及其制造方法
技术领域
本发明涉及微电子技术领域,尤其涉及一种碳化硅金属氧化物半导体场效应晶体管及其制造方法。
背景技术
SiC以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料,并且具有远大于Si材料的功率器件品质因子。SiC功率器件MOSFET(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶体管)具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点,已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
与其它的宽禁带半导体相比,SiC材料的一个显著的优点就是可以通过热氧的方法在其表面直接生成SiO2,这就意味着SiC材料是制作大功率MOSFET及IGBT(InsulatedGate Bipolar Transistor,绝缘栅双极型晶体管)等SiC MOS器件的理想材料。
但是,目前阻碍SiC MOS器件发展的原因有以下几点:首先,与Si材料相比SiC表面通过氧化形成SiO2的速度缓慢,增加了工艺成本。其次,SiC热氧化后留下的大量的界面陷阱,使得SiO2/SiC的界面陷阱密度通常比SiO2/Si的界面陷阱密度高1~2个数量级,高的界面态密度会大大降低载流子的迁移率,导致导通电阻增大,功率损耗增加。
发明内容
本发明的主要目的在于提供一种碳化硅金属氧化物半导体场效应晶体管及其制造方法,旨在解决现有碳化硅金属氧化物半导体场效应晶体管的制造,工艺成本高,功率损耗较大的技术问题。
为实现上述目的,本发明提供一种碳化硅金属氧化物半导体场效应晶体管,所述碳化硅金属氧化物半导体场效应晶体管自下而上依次包括:漏极金属、N+衬底、N-漂移层、P阱、结型场效应管JFET区域、N+源区、P+接触区、源极金属和栅极,其特征在于,所述碳化硅金属氧化物半导体场效应晶体管还包括:
介于P+接触区和源极金属之间的复合栅介质,所述复合栅介质由High-K介质与SiO2介质横向分布构成。
可选地,所述SiO2介质覆盖于P阱与N+源区之间的沟道正上方,所述High-K介质覆盖于JFET区域以及除沟道正上方以外的其它栅区,以形成High-K/SiO2复合栅结构。
可选地,所述源极金属包括位于左右两边的源极金属,所述复合栅介质的厚度为10~150nm,纵向位于栅极与JFET区域之间,横向位于两个源极金属之间。
此外,为实现上述目的,本发明还提供一种碳化硅金属氧化物半导体场效应晶体管的制造方法,所述方法包括:
对碳化硅进行预处理;
在预处理后的碳化硅表面,淀积High-K介质;
在淀积有High-K介质的碳化硅上,淀积SiO2介质;
在两次淀积后的碳化硅正面淀积掺杂磷离子的栅极,并淀积金属合金形成源接触金属层和漏接触金属层,以得到High-K/SiO2复合栅结构的碳化硅金属氧化物半导体场效应晶体管。
可选地,所述对碳化硅进行预处理的步骤包括:
在碳化硅衬底片上外延生成掺杂有氮离子的N-漂移层;
在掺杂有氮离子的N-漂移层上注入铝离子,以形成掺杂有铝离子的P阱;
在掺杂有铝离子的P阱上的第一预设区域注入氮离子,以形成掺杂有氮离子的N+源区;
在掺杂有铝离子的P阱上的第二预设区域注入铝离子,以形成掺杂有铝离子的P+接触区,实现碳化硅的预处理。
可选地,所述在预处理后的碳化硅上,淀积High-K介质的步骤包括:
采用原子层淀积的方法在预处理后的碳化硅表面淀积厚度为10~150nm的High-K介质,其中,淀积温度为200℃~400℃,淀积时间为30min~120min;
通过光刻、刻蚀形成High-K介质薄膜。
可选地,所述在淀积有High-K介质的碳化硅上,淀积SiO2介质的步骤包括:
采用原子层淀积的方法在淀积有High-K介质的碳化硅上的P阱所在沟道正上方,淀积一层厚度为30nm~150nm的SiO2介质层,其中,淀积氧化温度为300℃,淀积时间为30min~5h;
通过光刻、刻蚀形成SiO2介质薄膜。
可选地,所述在两次淀积后的碳化硅正面淀积掺杂磷离子的栅极的步骤之前,所述制造方法还包括:
对两次淀积后的碳化硅进行退火冷却处理,以便后续在退火冷却处理后的碳化硅正面淀积掺杂磷离子的栅极。
可选地,所述对两次淀积后的碳化硅进行退火冷却处理的步骤包括:
对淀积后的样片,在温度为500±5℃的条件下,10%O2:90%N2的混合气体中退火处理30min,接着在Ar气环境中冷却处理,速率冷却为5℃/min。
本发明提出的技术方案中,碳化硅金属氧化物半导体场效应晶体管自下而上依次包括:漏极金属、N+衬底、N-漂移层、P阱、结型场效应管JFET区域、N+源区、P+接触区、复合栅介质、源极金属和栅极,所述复合栅介质由High-K介质与SiO2介质横向分布构成,本发明通过在预处理后的碳化硅表面淀积High-K介质,并在淀积有High-K介质的碳化硅上淀积SiO2介质,降低了界面陷阱的密度,提升了沟道迁移率,提高了器件的正向导通能力,减小了功率损耗,此外,本发明采用淀积的方式生长复合栅介质的氧化层,使得氧化层的生长速度得到提高,从而降低了工艺成本。
附图说明
图1是本发明碳化硅金属氧化物半导体场效应晶体管的较佳结构示意图;
图2为本发明碳化硅金属氧化物半导体场效应晶体管的制造方法第一实施例的流程示意图;
图3为图2中步骤S10的细化流程示意图;
图4为本发明较佳工艺流程示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
需要说明的是,基于碳化硅金属氧化物半导体场效应晶体管的制造成本高、功率损耗大的问题,业界采用SiC表面氮化预处理,氮氧化物氧化,N源或H源退火处理等工艺和方法进行处理,对SiO2/SiC的界面质量及整体特性有了一定的提升,不过与SiO2/Si界面质量相比有不小的差距。
本发明通过研究发现,对于SiO2/SiC MOS器件,根据高斯定理(kSiCESiC=koxideEoxide),当SiC(k=9.6~10)达到其临界击穿电场(~3MV/cm)时,SiO2(k=3.9)介质层中的电场将达到7.4~7.7MV/cm,如此高的电场将严重降低氧化层的可靠性。因此,采用高k材料代替SiO2作为栅介质层,研究高K材料在SiC MOS器件的应用和研究尤为重要。目前Al2O3、HfO2、AlN和ZrO2等高K材料(高介电数意思,高K值材料)在SiC MOS有了一定的研究,由于high-k介质与SiC衬底之间存在的界面态密度较大,氧化层陷阱密度较大,会严重影响MOSFET器件迁移率,这一问题严重影响SiC high-k MOS器件的正向导通特性。
本发明的目的在于针对上述已有技术的不足,提供了一种High-K/SiO2复合栅结构的SiC MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor,碳化硅金属氧化物半导体场效应晶体管)的制作方法,本方法在传统的单纯High-k或SiO2栅介质技术上,在沟道上方采用原子层淀积生长SiO2,解决了沟道上方High-k介质与SiC之间存在的大量界面态,降低了界面陷阱的密度,相比于纯High-k栅器件,提高了沟道迁移率,提高了器件的正向导通能力;相比于纯SiO2栅器件,JEFT(JUNCTIONFET,结型场效应晶体管)区上方以及其余栅区采用High-K材料作栅介质能有效缓解了栅氧化层在反偏条件下基于高斯定理分配的高电场强度,提高了器件耐压可靠性性。
为实现上述目的,本发明提出一种碳化硅金属氧化物半导体场效应晶体管。
参照图1,图1为本发明碳化硅金属氧化物半导体场效应晶体管较佳实施例的结构示意图。
在本实施例中,所述碳化硅金属氧化物半导体场效应晶体管SiC MOSFET,自下而上依次包括:漏极金属1、N+衬底2、N-漂移层3、P阱4、结型场效应管JFET区域5、N+源区6、P+接触区7、复合栅介质、源极金属10和栅极11,其中,所述复合栅介质由High-K介质8与SiO2介质9横向分布构成。
进一步地,所述SiO2介质9覆盖于P阱4与N+源区6之间的沟道正上方,所述High-K介质8覆盖于JFET区域5以及除沟道正上方以外的其余栅区,以形成High-K/SiO2复合栅结构。
进一步地,所述源极金属10包括位于左右两边的源极金属,所述复合栅介质的厚度为10~150nm,纵向位于栅极11与JFET区域5之间,横向位于两个源极金属10之间。
在本实施例中,参照图1,漏极1是通过淀积形成的300nm/100nm的Al/Ti合金,位于碳化硅衬底2的背面;
N+衬底2为高掺杂的碳化硅衬底;
N+衬底2之上的凸形区是5~100μm氮离子掺杂的N-漂移层3,其中,氮离子的掺杂浓度为1×1015cm-3~1×1016cm-3
P阱4是通过注入预设次数的铝离子形成的深度为0.5μm,掺杂浓度为3×1018cm-3的区域,位于凸形N-漂移层3的左右上角,所述预设次数根据实际情况设置,此处不做限定;
需要说明的是,p阱4之间N-区域是JFET区域5;
N+源区6位于左右的两个P阱4中,是多次注入氮离子形成的深度为0.2μm,掺杂浓度为1×1019cm-3的区域,注入氮离子的具体次数同样不做限定;
P+接触区7位于P阱4中且紧邻N+源区6,是多次注入铝离子形成的深度为0.5μm,掺杂浓度为2×1019cm-3的区域;
High-K介质层8为10nm~150nm厚的High-K材料,横向位于左源极金属和右源极金属之间,纵向位于JFET区域5之上;
SiO2介质层9位于左右两个P阱4的沟道区正上方,厚度为10nm~150nm;
栅极11是由淀积形成的200nm磷离子掺杂的多晶硅,掺杂浓度为5×1019cm-3~1×1020cm-3,位于SiO2栅介质层8上方;
源极金属10是通过淀积形成的300nm/100nm的Al/Ti合金,位于源区N+接触6和P+接触7的上方。
本发明提出的技术方案中,碳化硅金属氧化物半导体场效应晶体管自下而上依次包括:漏极金属、N+衬底、N-漂移层、P阱、结型场效应管JFET区域、N+源区、P+接触区、复合栅介质、源极金属和栅极,所述复合栅介质由High-K介质与SiO2介质横向分布构成,本发明由High-K介质与SiO2介质的横向分布构成复合栅介质,以根据复合栅介质得到SiC MOSFET,降低了SiC MOSFET界面陷阱的密度,提升了沟道迁移率,提高了器件的正向导通能力,以减小功率损耗,此外,本发明采用淀积的方式生长复合栅介质的氧化层,使得氧化层的生长速度得到提高,从而降低了工艺成本。
本发明进一步提出一种碳化硅金属氧化物半导体场效应晶体管的制造方法。
参照图2,图2为本发明碳化硅金属氧化物半导体场效应晶体管的制造方法的第一实施例。
在本实施例中,所述碳化硅金属氧化物半导体场效应晶体管的制造方法包括:
对碳化硅进行预处理;
在预处理后的碳化硅表面,淀积High-K介质;
在淀积有High-K介质的碳化硅上,淀积SiO2介质;
在两次淀积后的碳化硅正面淀积掺杂磷离子的栅极,并淀积形成源接触金属层和漏接触金属层,以得到High-K/SiO2复合栅结构的碳化硅金属氧化物半导体场效应晶体管。
以下是本实施例中实现碳化硅金属氧化物半导体场效应晶体管的制造的具体步骤:
步骤S10,对碳化硅进行预处理;
具体地,参照图3,所述步骤S10包括:
步骤S11,在碳化硅衬底片上外延生成掺杂有氮离子的N-漂移层;
本实施例中,所述碳化硅衬底片为上文提及的N+衬底2,在碳化硅衬底片上生成掺杂有氮离子的N-漂移层的方式为:在碳化硅衬底片上外延生长8~9μm氮离子掺杂的N-漂移层,氮离子的掺杂浓度为1×1015cm-3~2×1015cm-3,外延温度为1570℃,压力为100mbar(100mbar=10kpa),反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。
进一步地,在生成掺杂有氮离子的N-漂移层之前,可先采用RCA清洗标准法对碳化硅衬底片进行清洗,以减少杂质的干扰。
步骤S12,在掺杂有氮离子的N-漂移层上注入铝离子,以形成掺杂有铝离子的P阱;
本实施例中,在得到掺杂有氮离子的N-漂移层之后,在氮离子掺杂的N-漂移层上进行多次铝离子选择性注入,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱,铝离子的注入温度为650℃。
步骤S13,在掺杂有铝离子的P阱上的第一预设区域注入氮离子,以形成掺杂有氮离子的N+源区;
在本实施例中,在得到掺杂有铝离子的P阱之后,在铝离子掺杂的P阱上进行多次氮离子选择性注入,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区,氮离子的注入温度为650℃。
步骤S14,在掺杂有铝离子的P阱上的第二预设区域注入铝离子,以形成掺杂有铝离子的P+接触区,实现碳化硅的预处理。
在本实施例中,在得到掺杂有铝离子的P阱之后,还可以在铝离子掺杂的P阱上进行多次铝离子选择性注入,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+接触区,铝离子注入温度为650℃。
通过上述的各个步骤,完成碳化硅的预处理。
步骤S20,在预处理后的碳化硅表面,淀积High-K介质;
具体地,所述步骤S20包括:
步骤a,采用原子层淀积的方法在预处理后的碳化硅表面淀积厚度为10~150nm的High-K介质,其中,淀积温度为200℃~400℃,淀积时间为30min~120min;
步骤b,通过光刻、刻蚀形成High-K介质薄膜。
即,在对碳化硅进行预处理之后,利用原子层淀积的方法在SiC外延层表面淀积厚度为10~150nm的High-K栅介质层,如50nm的High-K栅介质层,淀积温度可选为200℃,淀积时间可选为60min。在淀积之后,再通过光刻、刻蚀形成High-K介质薄膜。
步骤S30,在淀积有High-K介质的碳化硅上,淀积SiO2介质;
具体地,所述步骤S30包括:
步骤c,采用原子层淀积的方法在淀积有High-K介质的碳化硅上的P阱所在沟道正上方,淀积一层厚度为30nm~150nm的SiO2介质层,其中,淀积氧化温度为300℃,淀积时间为30min~5h;
步骤d,通过光刻、刻蚀形成SiO2介质薄膜。
即,在淀积有High-K介质的碳化硅上,利用原子层淀积的方法,在P阱所在沟道正上方淀积一层厚度为30nm~150nm的SiO2栅介质层,如50nm的SiO2栅介质层,淀积氧化温度为300℃,淀积时间可选为2h。在淀积之后,再通过光刻、刻蚀形成SiO2介质薄膜。
可以理解,通过上述两次淀积操作,得到High-K/SiO2复合栅介质。
步骤S40,在两次淀积后的碳化硅正面淀积掺杂磷离子的栅极,并淀积形成源接触金属层和漏接触金属层,以得到High-K/SiO2复合栅结构的碳化硅金属氧化物半导体场效应晶体管。
在本实施例中,在High-K/SiO2复合栅上淀积预设厚度,如200nm的磷离子掺杂的栅极,磷离子的掺杂浓度可选为5×1019cm-3~1×1020cm-3,淀积温度可选为600~650℃,淀积压强可选为60~80Pa,反应气体为硅烷和磷化氢,载运气体为氦气,此外,还可淀积300nm/100nm的Al/Ti合金,作为源极和漏极的接触金属层,并在1100±50℃温度下的氮气气氛中退火3分钟形成欧姆接触(欧姆接触是指金属与半导体的接触)。
本发明提出的技术方案中,在沟道上方采用原子层淀积生长SiO2,解决了沟道上方High-k介质与SiC之间存在的大量界面态的问题,从而降低了界面陷阱的密度,相比于纯High-k栅器件,提高了沟道迁移率,提高了器件的正向导通能力,减小了功率损耗,此外,本发明采用淀积的方式生长复合栅介质的氧化层,使得氧化层的生长速度得到提高,从而降低了工艺成本。
进一步地,基于第一实施例提出本发明制造方法的第二实施例。
制造方法第二实施例与制造方法第一实施例的区别在于,所述步骤S40之前,所述方法还包括:
对两次淀积后的碳化硅进行退火冷却处理,以便后续在退火冷却处理后的碳化硅正面淀积掺杂磷离子的栅极。
具体地,所述对两次淀积后的碳化硅进行退火冷却处理的步骤包括:
对淀积后的样片,在温度为500±5℃的条件下,10%O2:90%N2的混合气体中退火处理30min,接着在Ar气环境中冷却处理,速率冷却为5℃/min。
在本实施例中,通过对两次淀积后碳化硅进行冷却处理,以使得后续可以快速淀积掺杂磷离子的栅极,所述栅极优选为多晶硅栅。
基于上述各个实施例的具体描述,本实施例以具体的场景再次描述本发明碳化硅金属氧化物半导体场效应晶体管的制造方法的实现过程。
请参照图4,图4是本发明的SiC MOSFET制造方法具体过程:
步骤1.在N+碳化硅衬底片2上外延生长N-漂移层3。
对N+碳化硅衬底片2采用RCA清洗标准法进行清洗,然后在衬底表面外延生长厚度为8μm,氮离子掺杂浓度为1×1015cm-3的N-漂移层3,其工艺条件是:外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用液态氮气。
步骤2.多次铝离子选择性注入形成P阱4。
(2.1)通过低压热壁化学气相淀积法在碳化硅片正面淀积一层厚度为0.2μm的SiO2层,然后再淀积厚度为1μm的Al来作为P阱4离子注入的阻挡层,通过光刻和刻蚀来形成P阱4注入区;
(2.2)在650℃的环境温度下对P阱注入区进行四次Al离子注入,先后采用450keV、300keV、200keV和120keV的注入能量,将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的铝离子,注入到P阱注入区,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱4;
(2.3)采用RCA清洗标准对碳化硅表面进行清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛围中进行离子激活退火10min。
步骤3.多次氮离子选择性注入形成N+源区6。
(3.1)通过低压热壁化学气相淀积法在碳化硅片正面淀积一层厚度为0.2μm的SiO2层,然后再淀积厚度为1μm的Al来作为N+源区阱6离子注入的阻挡层,通过光刻和刻蚀来形成N+源区注入区;
(3.2)在650℃的环境温度下对N+源区6注入区进行两次氮离子注入,先后采用80keV、30keV的注入能量,将注入剂量为3.9×1014cm-2、1.88×1014cm-2,注入到N+源区注入区,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区6;
(3.3)采用RCA清洗标准对碳化硅表面进行清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛围中进行离子激活退火10min。
步骤4.多次铝离子选择性注入形成P+接触区7。
(4.1)通过低压热壁化学气相淀积法在碳化硅片正面淀积一层厚度为0.2μm的SiO2层,然后再淀积厚度为1μm的Al来作为P+接触区7离子注入的阻挡层,通过光刻和刻蚀来形成P+接触注入区;
(4.2)在650℃的环境温度下对P+接触区7进行两次Al离子注入,先后90keV、30keV的注入能量,将注入剂量为1.88×1014cm-2、3.8×1014cm-2的铝离子,注入到p+接触区注入区,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+接触区7,;
(4.3)采用RCA清洗标准对碳化硅表面进行清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛围中进行离子激活退火10min。
步骤5.淀积生长High-K介质层8。
(5.1)在预处理后的N型SiC外延片上,利用原子层淀积的方法在SiC外延层表面淀积High-K介质,淀积温度为200℃,淀积时间为60min,淀积厚度为50nm的High-K栅介质层;
(5.2)通过光刻、刻蚀形成栅介质薄膜。
步骤6.淀积形成SiO2介质层9。
(6.1)利用原子层淀积的方法,SiC外延层上淀积一层厚度为50nm的SiO2栅介质层,淀积氧化温度为300℃,淀积时间为2h;
(6.2)通过光刻、刻蚀形成栅介质薄膜;
(6.3)对淀积后的样片,在温度为500±5℃的条件下,10%O2:90%N2的混合气体中退火处理30min,接着在Ar气环境中冷却处理,速率冷却为5℃/min。
步骤7.淀积形成掺杂浓度为5×1019cm-3,厚度为200nm的磷离子重掺杂的栅极。
用低压热壁化学气相淀积法在碳化硅正面淀积生长200nm的多晶硅,其工艺条件是:淀积温度为600~650℃,淀积压强为60~80Pa,反应气体采用硅烷和磷化氢,载运气体采用氦气。然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅,形成磷离子掺杂浓度为5×1019cm-3,厚度为200nm的栅极11。
步骤8.淀积形成源接触金属层和漏接触金属层。
(8.1)对整个碳化硅片的正面进行涂胶、显影,形成N+以及P+接触区域,淀积300nm/100nm的Al/Ti合金,之后通过超声波剥离使正面形成源极金属10;
(8.2)在衬底背面淀积300nm/100nm的Al/Ti合金作为漏极1;
(8.3)在1100±50℃温度下,氮气气氛中对样品退火3分钟形成欧姆接触电极。
本发明与现有技术相比具有如下优点:
1)本发明由于在沟道上方采用原子层淀积生长的SiO2,从而降低了纯高k栅介质器件沟道处High-K介质与SiO2之间存在的大量界面态,降低了近界面陷阱的密度,相比于纯High-k栅器件,提升了沟道迁移率,提高了器件的正向导通能力,减小了功率损耗。
2)相比于纯SiO2栅器件,JEFT区上方以及其余栅区采用High-K材料作栅介质能有效缓解了栅氧化层在反偏条件下基于高斯定理分配的高电场强度,提高了器件耐压可靠性。
3)本发明由于采用淀积的方式生长栅氧化层,使得氧化层的生长速度得到提高,并经过后序的淀积后退火处理,使得生长的栅氧化层质量更好。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其它要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在如上所述的存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种碳化硅金属氧化物半导体场效应晶体管,自下而上依次包括:漏极金属、N+衬底、N-漂移层、P阱、结型场效应管JFET区域、N+源区、P+接触区、源极金属和栅极,其特征在于,所述碳化硅金属氧化物半导体场效应晶体管还包括:
介于P+接触区和源极金属之间的复合栅介质,所述复合栅介质由High-K介质与SiO2介质横向分布构成。
2.如权利要求1所述的碳化硅金属氧化物半导体场效应晶体管,其特征在于,所述SiO2介质覆盖于P阱与N+源区之间的沟道正上方,所述High-K介质覆盖于JFET区域以及除沟道正上方以外的其它栅区,以形成High-K/SiO2复合栅结构。
3.如权利要求1或2所述的碳化硅金属氧化物半导体场效应晶体管,所述源极金属包括位于左右两边的源极金属,其特征在于,所述复合栅介质的厚度为10~150nm,纵向位于栅极与JFET区域之间,横向位于两个源极金属之间。
4.一种碳化硅金属氧化物半导体场效应晶体管的制造方法,其特征在于,所述制造方法包括如下步骤:
对碳化硅进行预处理;
在预处理后的碳化硅表面,淀积High-K介质;
在淀积有High-K介质的碳化硅上,淀积SiO2介质;
在两次淀积后的碳化硅正面淀积掺杂磷离子的栅极,并淀积金属合金形成源接触金属层和漏接触金属层,以得到High-K/SiO2复合栅结构的碳化硅金属氧化物半导体场效应晶体管。
5.如权利要求4所述的碳化硅金属氧化物半导体场效应晶体管的制造方法,其特征在于,所述对碳化硅进行预处理的步骤包括:
在碳化硅衬底片上外延生成掺杂有氮离子的N-漂移层;
在掺杂有氮离子的N-漂移层上注入铝离子,以形成掺杂有铝离子的P阱;
在掺杂有铝离子的P阱上的第一预设区域注入氮离子,以形成掺杂有氮离子的N+源区;
在掺杂有铝离子的P阱上的第二预设区域注入铝离子,以形成掺杂有铝离子的P+接触区,实现碳化硅的预处理。
6.如权利要求4所述的碳化硅金属氧化物半导体场效应晶体管的制造方法,其特征在于,所述在预处理后的碳化硅上,淀积High-K介质的步骤包括:
采用原子层淀积的方法在预处理后的碳化硅表面淀积厚度为10~150nm的High-K介质,其中,淀积温度为200℃~400℃,淀积时间为30min~120min;
通过光刻、刻蚀形成High-K介质薄膜。
7.如权利要求4所述的碳化硅金属氧化物半导体场效应晶体管的制造方法,其特征在于,所述在淀积有High-K介质的碳化硅上,淀积SiO2介质的步骤包括:
采用原子层淀积的方法在淀积有High-K介质的碳化硅上的P阱所在沟道正上方,淀积一层厚度为30nm~150nm的SiO2介质层,其中,淀积氧化温度为300℃,淀积时间为30min~5h;
通过光刻、刻蚀形成SiO2介质薄膜。
8.如权利要求4至7任一项所述的碳化硅金属氧化物半导体场效应晶体管的制造方法,其特征在于,所述在两次淀积后的碳化硅正面淀积掺杂磷离子的栅极的步骤之前,所述制造方法还包括:
对两次淀积后的碳化硅进行退火冷却处理,以便后续在退火冷却处理后的碳化硅正面淀积掺杂磷离子的栅极。
9.如权利要求8所述的碳化硅金属氧化物半导体场效应晶体管的制造方法,其特征在于,所述对两次淀积后的碳化硅进行退火冷却处理的步骤包括:
对淀积后的样片,在温度为500±5℃的条件下,10%O2:90%N2的混合气体中退火处理30min,接着在Ar气环境中冷却处理,速率冷却为5℃/min。
CN201710445261.8A 2017-06-12 2017-06-12 碳化硅金属氧化物半导体场效应晶体管及其制造方法 Active CN109037333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710445261.8A CN109037333B (zh) 2017-06-12 2017-06-12 碳化硅金属氧化物半导体场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710445261.8A CN109037333B (zh) 2017-06-12 2017-06-12 碳化硅金属氧化物半导体场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN109037333A true CN109037333A (zh) 2018-12-18
CN109037333B CN109037333B (zh) 2021-04-30

Family

ID=64629388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710445261.8A Active CN109037333B (zh) 2017-06-12 2017-06-12 碳化硅金属氧化物半导体场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN109037333B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739219A (zh) * 2019-10-30 2020-01-31 北京工业大学 一种内嵌沟道二极管的SiC MOSFET制备方法
CN111834447A (zh) * 2020-07-16 2020-10-27 深圳市瑞之辰科技有限公司 HfO2基栅介质层材料及其制备方法和半导体器件
CN112599408A (zh) * 2020-12-18 2021-04-02 璨隆科技发展有限公司 具有复合氧化层的碳化硅金属氧化物半导体制备方法
CN113161240A (zh) * 2021-02-08 2021-07-23 西安电子科技大学 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
CN117936570A (zh) * 2024-03-20 2024-04-26 芯众享(成都)微电子有限公司 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151833A (ja) * 1992-11-16 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102779852A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件
CN103035732A (zh) * 2012-12-17 2013-04-10 华南理工大学 一种vdmos晶体管及其制备方法
CN104952917A (zh) * 2015-07-03 2015-09-30 电子科技大学 一种碳化硅vdmos器件
CN104966735A (zh) * 2015-05-26 2015-10-07 株洲南车时代电气股份有限公司 一种碳化硅mosfet器件及其制备方法
CN105244369A (zh) * 2015-09-16 2016-01-13 重庆平伟实业股份有限公司 一种超结vdmosfet制备方法及利用该方法形成的器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151833A (ja) * 1992-11-16 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102779852A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件
CN103035732A (zh) * 2012-12-17 2013-04-10 华南理工大学 一种vdmos晶体管及其制备方法
CN104966735A (zh) * 2015-05-26 2015-10-07 株洲南车时代电气股份有限公司 一种碳化硅mosfet器件及其制备方法
CN104952917A (zh) * 2015-07-03 2015-09-30 电子科技大学 一种碳化硅vdmos器件
CN105244369A (zh) * 2015-09-16 2016-01-13 重庆平伟实业股份有限公司 一种超结vdmosfet制备方法及利用该方法形成的器件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739219A (zh) * 2019-10-30 2020-01-31 北京工业大学 一种内嵌沟道二极管的SiC MOSFET制备方法
CN110739219B (zh) * 2019-10-30 2023-03-21 北京工业大学 一种内嵌沟道二极管的SiC MOSFET制备方法
CN111834447A (zh) * 2020-07-16 2020-10-27 深圳市瑞之辰科技有限公司 HfO2基栅介质层材料及其制备方法和半导体器件
CN112599408A (zh) * 2020-12-18 2021-04-02 璨隆科技发展有限公司 具有复合氧化层的碳化硅金属氧化物半导体制备方法
CN113161240A (zh) * 2021-02-08 2021-07-23 西安电子科技大学 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
CN113161240B (zh) * 2021-02-08 2023-02-10 西安电子科技大学 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
CN117936570A (zh) * 2024-03-20 2024-04-26 芯众享(成都)微电子有限公司 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法

Also Published As

Publication number Publication date
CN109037333B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
CN109037333A (zh) 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
US8546815B2 (en) SiC semiconductor element and manufacturing method for same
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN101859706B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
CN102194885B (zh) N型隐埋沟道的碳化硅demosfet器件及制备方法
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
JPH05326952A (ja) 半導体装置およびその製造方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN104409501B (zh) 碳化硅金属氧化物半导体场效应晶体管
CN109616523B (zh) 一种4H-SiC MOSFET功率器件及其制造方法
CN105047721A (zh) 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN102184964B (zh) N沟道积累型SiC IEMOSFET器件的制备方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN106920833A (zh) 半导体器件及其制造方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
CN107871781A (zh) 一种碳化硅mosfet及其制造方法
US8802552B2 (en) Method for manufacturing semiconductor device
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN109037332A (zh) 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
CN107546115A (zh) 一种SiC高压功率器件欧姆接触的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant