CN113161240A - 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 - Google Patents

基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 Download PDF

Info

Publication number
CN113161240A
CN113161240A CN202110179164.5A CN202110179164A CN113161240A CN 113161240 A CN113161240 A CN 113161240A CN 202110179164 A CN202110179164 A CN 202110179164A CN 113161240 A CN113161240 A CN 113161240A
Authority
CN
China
Prior art keywords
layer
metal
silicon
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110179164.5A
Other languages
English (en)
Other versions
CN113161240B (zh
Inventor
刘红侠
余文龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110179164.5A priority Critical patent/CN113161240B/zh
Publication of CN113161240A publication Critical patent/CN113161240A/zh
Application granted granted Critical
Publication of CN113161240B publication Critical patent/CN113161240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法，方法包括：SOI材料制备；衬底掺杂；沟槽制备；STI填充；多栅氧化层制备；多金属异质栅制备；制作轻掺杂源漏；侧墙制备；制作源漏区；清洗表面，器件完成。本发明中引入多金属异质栅结构，通过不同的栅金属与栅介质的组合，提高了器件的电学性能，消除了场氧陷阱引起的敏感参数退化，使得器件在辐照环境中泄漏电流减小，消除了寄生效应对器件阈值电压漂移的影响，提高了器件工作可靠性与抗总剂量辐照的能力。

Description

基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及 方法
技术领域
本发明属于半导体器件技术领域，涉及一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管。
背景技术
自从1964年首次发现金属氧化物半导体场效应晶体管MOSFET的电离辐射效应以来，对于空间应用的电子系统器件和电路来说，电离辐射的总剂量效应都是导致功能衰退的最重要因素之一。总剂量效应是指，能量大于半导体禁带宽度的致电离辐射粒子照射半导体时，半导体内部部分束缚态电子吸收辐射粒子能量，被激发到导带，产生电子空穴对的效应。研究表明，总剂量效应主要对器件的介质及界面产生重要影响。总剂量效应对于体硅结构器件的影响可以归结为以下几个方面：阈值电压、亚阈值摆幅以及关态泄漏电流，这些参数的退化会严重影响器件性能及可靠性。
随着集成电路技术按照摩尔定律飞速的发展，商用集成电路器件已经进入了7nm量级，而航空航天等国防军用系统器件和电路也在朝着更小尺寸不断迈进。对于商用集成电路系统中来说，采用SOI绝缘体上硅结构代替传统的体硅结构可以有效地消除闩锁效应，提高器件性能。对于航天航空应用来说，SOI结构在一定程度上减小了单粒子效应的影响，但是由于隔离介质层的存在，使得其抵抗总剂量效应的能力大大下降。传统的45nm FDSOIMOS晶体管，随着尺寸的不断减小，栅氧化层以及埋氧层厚度减薄，总剂量效应抗性有所提升。
有研究表明，总剂量导致的阈值电压漂移与介质厚度呈指数关系。随着器件尺寸缩小至45nm，其SiO2的栅氧化层厚度减薄至1nm量级，且具有很高的界面质量。介质厚度减薄及界面质量的提升使得总剂量效应得到自然的改善，但却使浅槽隔离STI以及埋氧层对器件的影响变得重要。浅槽隔离STI引入的寄生沟道会导致器件阈值电压漂移、亚阈值摆幅退化以及关态泄漏电流增加，甚至在总剂量累积至一定程度时沟道无法正常关断导致器件失效，严重威胁电路及系统的可靠性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于45nm工艺的多金属异质栅介质抗辐照 MOS场效应管的制备方法，包括以下步骤：
制备SOI衬底；
对所述SOI衬底进行掺杂处理得到从下至上依次层叠的P型衬底层、重掺杂外延层和埋氧层；
在所述埋氧层上生长单晶硅层；
去除浅槽隔离区域的单晶硅层，以在所形成的场区隔离槽内制备隔离槽区；
在所述单晶硅层上制备栅氧化层，所述栅氧化层包括高k介质层、氮化硅层和二氧化硅层；
在所述高k介质层、所述氮化硅层和所述二氧化硅层上制备金属栅极，所述金属栅极包括位于所述高k介质层上的钼金属、位于所述氮化硅层上的金金属和位于所述二氧化硅层上的钛金属；
对所述单晶硅层进行掺杂处理以制备位于所述栅氧化层下方的轻掺杂源漏区；
对所述单晶硅层进行掺杂处理以分别制备位于所述轻掺杂源漏区两侧的漏极有源区和源极有源区。
在本发明的一个实施例中，制备SOI衬底，包括：
利用热氧化方法在第一硅片上形成第一厚度的埋氧层；
对形成有所述埋氧层的所述第一硅片进行活化处理；
对第二硅片上进行H+或者He+注入；
将活化处理后的所述第一硅片与注入H+或者He+的所述第二硅片依次进行低温键合处理和热处理，以使H+或者He+离子注入的所述第二硅片起泡剥离，以制备SOI衬底。
在本发明的一个实施例中，对所述SOI衬底进行掺杂处理得到从下至上依次层叠的P型衬底层、重掺杂外延层和埋氧层，包括：
通过湿法刻蚀工艺去除所述SOI衬底上的单晶硅层；
对去除单晶硅层的所述SOI衬底进行P型离子掺杂使第一硅片形成P 阱，以制备P型衬底层；
对P型衬底层的外延层进行掺杂，以形成重掺杂外延层。
在本发明的一个实施例中，在所述埋氧层上生长单晶硅层，包括：
通过外延法生长在所述埋氧层上生长单晶硅层。
在本发明的一个实施例中，去除浅槽隔离区域的单晶硅层，以在所形成的场区隔离槽内制备隔离槽区，包括：
对所述单晶硅层进行P型离子掺杂形成P型沟道，并采用干氧工艺在所述单晶硅层热氧化生长第一SiO2缓冲层；
在所述第一SiO2缓冲层上生长第一Si3N4保护层；
在所述第一Si3N4保护层上涂抹第一光刻胶；
通过曝光和刻蚀去除掉所述浅槽隔离区域的所述单晶硅层、所述第一 SiO2缓冲层、所述第一Si3N4保护层和所述第一光刻胶，以形成所述场区隔离槽；
在所述场区隔离槽内生长SiO2材料，以制备所述隔离槽区。
在本发明的一个实施例中，在所述单晶硅层上制备栅氧化层，包括：
通过抽真空技术以及磁控溅射法在所述单晶硅层上生长高k介质二氧化铪材料，以制备所述高k介质层，通过低温化学气相沉积技术，在所述单晶硅层上制备所述氮化硅层，通过热氧化的方式在所述单晶硅层上制备所述二氧化硅层。
在本发明的一个实施例中，在所述高k介质层、所述氮化硅层和所述二氧化硅层上制备金属栅极，包括：
通过射频溅射法在所述栅氧化层上生成氮化钛阻挡层；
通过化学气相淀积在所述氮化钛阻挡层上淀积硅层，以制备阻挡层；
通过湿法腐蚀消除所述阻挡层上方的硅层；
在去除硅层的所述阻挡层上旋涂第二光刻胶；
通过曝光去除掉金属栅极窗口的所述第二光刻胶；
通过物理气相淀积方法在所述金属栅极窗口的所述高k介质层上淀积钼金属、所述氮化硅层上淀积金金属和所述二氧化硅层上淀积钛金属。
在本发明的一个实施例中，对所述单晶硅层进行掺杂处理以制备位于所述栅氧化层下方的轻掺杂源漏区，包括：
通过化学汽相淀积方法在所述单晶硅层生长多晶硅层；
通过干氧工艺在所述多晶硅层上生长第二SiO2缓冲层；
在所述第二SiO2缓冲层上旋涂第三光刻胶；
通过曝光在所述金属栅极两侧的第三光刻胶上刻蚀出轻掺杂源漏区的注入窗口；
在轻掺杂源漏区的注入窗口进行离子注入，以形成所述轻掺杂源漏区；
去除剩余的所述第三光刻胶。
在本发明的一个实施例中，对所述单晶硅层进行掺杂处理以分别制备位于所述轻掺杂源漏区两侧的漏极有源区和源极有源区，包括：
在所述第二SiO2缓冲层上生长第二Si3N4保护层；
在所述第二Si3N4保护层上涂抹第四光刻胶；
在所述第四光刻胶的注入窗口对所述第二Si3N4保护层进行反应离子刻蚀形成Si3N4侧墙；
在所述第四光刻胶的注入窗口进行离子注入分别形成所述漏极有源区和所述源极有源区。
本发明的另一个实施例提供的一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管，所述基于45nm工艺的多金属异质栅介质抗辐照 MOS场效应管由上述任一项实施例所述的制备方法制备形成，所述基于 45nm工艺的多金属异质栅介质抗辐照MOS场效应管包括：
P型衬底层；
重掺杂外延层，位于所述P型衬底层之上；
埋氧层，位于所述P型衬底层之上；
隔离槽区，位于所述重掺杂外延层之上，所述埋氧层位于所述隔离槽区的区域内；
单晶硅层，位于所述埋氧层上；
漏极有源区和源极有源区，分别位于所述单晶硅层内，且位于所述单晶硅层的两端；
轻掺杂源漏区，位于所述单晶硅层内，且位于所述漏极有源区和所述源极有源区之间；
栅氧化层，位于所述轻掺杂源漏区之上，所述栅氧化层包括依次分布的高k介质层、氮化硅层和二氧化硅层；
金属栅极，位于所述栅氧化层之上，所述金属栅极包括位于所述高k介质层上的钼金属、位于所述氮化硅层上的金金属和位于所述二氧化硅层上的钛金属。
与现有技术相比，本发明的有益效果：
1.本发明中引入多金属异质栅结构，通过不同的栅金属与栅介质的组合，提高了器件的电学性能，消除了场氧陷阱引起的敏感参数退化，使得器件在辐照环境中泄漏电流减小，消除了寄生效应对器件阈值电压漂移的影响，提高了器件工作可靠性与抗总剂量辐照的能力。
2.本发明增添了对于栅氧化层不同组分的生长以及不同栅金属的淀积操作，基于常规45nm MOS器件工艺制作而来，没有引入新的制造工艺，在兼容工艺的同时，降低了成本，增强了器件抗总剂量能力。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法的流程示意图；
图2为本发明实施例提供的一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的结构示意图；
图3为本发明实施例提供的仿真1的结果示意图；
图4为本发明实施例提供的仿真2的结果示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2，图1为本发明实施例提供的一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法的流程示意图，图2为本发明实施例提供的一种基于45nm工艺的多金属异质栅介质抗辐照MOS 场效应管的结构示意图。本发明提供一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，该制备方法包括以下步骤：
步骤1、制备SOI衬底。
步骤1.1、利用热氧化方法在第一硅片上形成第一厚度的埋氧层8，其中第一厚度小于第一硅片的整体厚度。
具体地，在第一硅片上利用热氧化完成厚度为30-100nm的埋氧层8，该埋氧层8为SiO2层。
步骤1.2、对形成有埋氧层8的第一硅片进行活化处理。
具体地，将热氧化的第一硅片在300～850℃下进行6分钟以上的活化处理，并用RCA清洗剂进行处理，
步骤1.3、对第二硅片上进行H+或者He+注入。
步骤1.4、将活化处理后的第一硅片与注入H+或者He+的第二硅片依次进行低温键合处理和热处理，以使H+或者He+离子注入的第二硅片起泡剥离，以制备SOI衬底。
具体地，首先对化处理后的第一硅片与注入H+或者He+的第二硅片进行低温键合，对键合后的第一硅片和第二硅片进行400～600℃的热处理，使得H+或者He+离子注入硅片起泡剥离，在支撑片上形成SOI结构，之后在 1100℃下进行高温退火处理，增加键合强度，同时采用化学机械抛光对于硅膜面进行平整度处理，完成SOI衬底的制备。
步骤2、对SOI衬底进行掺杂处理得到从下至上依次层叠的P型衬底层1、重掺杂外延层2和埋氧层8。
步骤2.1、通过湿法刻蚀工艺去除SOI衬底上的单晶硅层。
具体地，在SOI衬底上，通过湿法刻蚀工艺去除SOI衬底上未受保护的单晶硅层，对于受保护的区域通过光刻显影施加保护层来防止刻蚀。
步骤2.2、对去除单晶硅层的SOI衬底进行P型离子掺杂使第一硅片形成P阱，以制备P型衬底层1。
具体地，通过光刻、曝光以及显影制作受保护的区域，对于SOI衬底的第一硅片进行P型离子掺杂，使第一硅片形成P阱，以制备P型衬底层 1，另外，也可以通过N型离子掺杂形成N阱。
步骤2.3、对P型衬底层1的外延层进行掺杂，以形成重掺杂外延层2。
步骤3、在埋氧层8上生长单晶硅层。
具体地，在SOI衬底上，通过外延法生长在埋氧层8上生长一层20-40nm 厚的单晶硅层。
步骤4、去除浅槽隔离区域的单晶硅层，以在所形成的场区隔离槽内制备隔离槽区7。
步骤4.1、对单晶硅层进行P型离子掺杂形成P型沟道，并采用干氧工艺在单晶硅层热氧化生长第一SiO2缓冲层。
具体地，首先对单晶硅层进行P型离子掺杂形成P型沟道，然后采用干氧工艺在1100-1250℃的温度下热氧化单晶硅层生长5-10nm厚度的第一 SiO2缓冲层，隔离槽区7的形状为环形。
步骤4.2、在第一SiO2缓冲层上生长第一Si3N4保护层。
具体地，在第一SiO2缓冲层上生长20-25nm厚度的Si3N4保护层。
步骤4.3、在第一Si3N4保护层上涂抹第一光刻胶。
步骤4.4、通过曝光和刻蚀去除掉浅槽隔离区域的单晶硅层、第一SiO2缓冲层、第一Si3N4保护层和第一光刻胶，以形成场区隔离槽。
具体地，通过曝光在第一Si3N4保护层周边的第一光刻胶形成两个与沟道方向平行的隔离槽、两个与沟道方向垂直的隔离槽，刻蚀掉单晶硅层、第一SiO2缓冲层、第一Si3N4保护层和第一光刻胶，其中，埋氧层8可以刻蚀，也可以不刻蚀。
步骤4.5、在场区隔离槽内生长SiO2材料，以制备隔离槽区7。
具体地，使用化学汽相淀积(CVD)的方法在场区隔离槽内生长隔离氧化物SiO2，以填充场区隔离槽，并进行化学机械抛光，抛光完成后清洗第一光刻胶，再在温度为175-185℃的热磷酸液中清洗去除第一SiO2缓冲层与第一Si3N4保护层。
步骤5、在单晶硅层上制备栅氧化层9，栅氧化层9包括高k介质层、氮化硅层和二氧化硅层。
具体地，磷酸清洗后，通过干氧工艺在1100-1200℃的温度下热氧化单晶硅层生长6-12nm牺牲氧化层，再使用HF溶液去除该牺牲氧化层，使得单晶硅层表面更加洁净。之后，通过抽真空技术以及磁控溅射法完成对于选定区域厚度为1-5nm的高k介质二氧化铪材料的淀积，以制备所述高k介质层；通过低温化学气相沉积技术，在600-900℃的温度下采用氨气为氮源，制备出厚度为1-5nm以及组分均匀的氮化硅层；通过热氧化的方式在1100- 1200℃下生长厚度为1-5nm的二氧化硅层，
Figure RE-RE-GDA0003075945150000101
步骤6、在高k介质层、氮化硅层和二氧化硅层上制备金属栅极4，金属栅极4包括位于高k介质层上的钼金属、位于氮化硅层上的金金属和位于二氧化硅层上的钛金属。
步骤6.1、通过射频溅射法在所述栅氧化层9上生成氮化钛阻挡层。
具体地，栅氧化层9完成后，通过射频溅射法，在栅氧化层9上生成厚度为0.5nm-5nm的氮化钛阻挡层。
步骤6.2、通过化学气相淀积在氮化钛阻挡层上淀积硅层，以制备阻挡层。
具体地，通过化学气相淀积，在400-600℃下完成硅层的淀积，以实现阻挡层的制作。
步骤6.3、通过湿法腐蚀消除阻挡层上方的硅层。
步骤6.4、在去除硅层的阻挡层上旋涂第二光刻胶。
步骤6.5、通过曝光去除掉金属栅极窗口的第二光刻胶。
具体地，通过曝光在阻挡层上方中间位置的第二光刻胶上刻蚀出不同栅介质处的金属栅极窗口。
步骤6.6、通过物理气相淀积方法在金属栅极窗口的高k介质层上淀积钼金属、氮化硅层上淀积金金属和二氧化硅层上淀积钛金属。
具体地，通过物理气相淀积(PVD)的方法，形成金、钼以及钛电极，并在850℃氮气环境下进行退火，再通过化学机械抛光，对金属栅极4实现平整化，完成金属栅极4的制作。
步骤7、对单晶硅层进行掺杂处理以制备轻掺杂源漏区5。
步骤7.1、通过化学汽相淀积方法在单晶硅层生长多晶硅层。
具体地，使用化学汽相淀积方法在单晶硅层上生长厚度为10-20nm的多晶硅层。
步骤7.2、通过干氧工艺在所述多晶硅层上生长第二SiO2缓冲层。
具体地，在多晶硅层上通过干氧工艺在1100-1250℃的温度下热氧化生长3-5nm厚度的第二SiO2缓冲层。
步骤7.3、在第二SiO2缓冲层上旋涂第三光刻胶。
步骤7.4、通过曝光在金属栅极4两侧的第三光刻胶上刻蚀出轻掺杂源漏区的注入窗口。
步骤7.5、在轻掺杂源漏区的注入窗口进行离子注入，以形成轻掺杂源漏区5。
具体地，在轻掺杂源漏区的注入窗口内注入浓度为1×1018cm-3至 5×1018cm-3的砷离子，形成深度为10-15nm的轻掺杂源漏区5，轻掺杂源漏区5位于在栅氧化层9的侧下方。
步骤7.6、去除剩余的第三光刻胶。
具体地，清洗掉第三光刻胶并保留第二SiO2缓冲层。
步骤8、对单晶硅层进行掺杂处理以分别制备位于轻掺杂源漏区5两侧的漏极有源区3和源极有源区6。
步骤8.1、在第二SiO2缓冲层上生长第二Si3N4保护层。
具体地，在第二SiO2缓冲层上生长20-25nm厚度的第二Si3N4保护层。
步骤8.2、在第二Si3N4保护层上涂抹第四光刻胶。
步骤8.3、在第四光刻胶的注入窗口对第二Si3N4保护层进行反应离子刻蚀形成Si3N4侧墙。
具体地，通过曝光在第二SiO2缓冲层上刻蚀出注入窗口，该窗口边沿距离栅极10-20nm，在窗口内对第二Si3N4保护层进行反应离子刻蚀形成 Si3N4侧墙。
步骤8.4、在第四光刻胶的注入窗口进行离子注入分别形成漏极有源区 3和源极有源区6。
具体地，采用浓度为5×1018cm-3至2×1019cm-3的砷离子注入对注入窗口窗口内部进行掺杂，使金属栅极外侧分别形成深度为20-25nm的漏极有源区3和源极有源区6，其中漏极有源区3和源极有源区6的宽度为40nm，漏极有源区3和源极有源区6掺杂完成后，使用氢氟酸HF溶液除去表面氧化物以及硅膜层，完成基于45nm工艺的多金属异质栅抗辐照MOS场效应管的制作。
本发明的技术思路是在45nm FDSOI MOS工艺基础上，通过改变栅氧化层介质以及栅氧金属，引入不同的材料介电常数与功函数，利用不同栅金属功函数对于沟道区域中载流子的控制能力不同，提高器件的性能，降低辐照引起的沟道开启的电压退化量，降低敏感参数退化，实现抗辐照加固。
本发明的45nm多金属异质栅FDSOI MOS场效应管，包括P型衬底和位于衬底上的埋氧层与硅外延层，通过SOI材料生长的智能剥离技术，利用热氧化以及键合工艺实现将不同硅片组合，从而生成具有不同埋氧层的SOI衬底；对于栅金属以及栅介质，在源漏区掺杂一致的条件下，对于栅金属以及栅氧化层进行多组分淀积，对单一材料的栅氧化层进行多次淀积与刻蚀，使得栅氧化层由三种介质(二氧化硅、氮化硅以及二氧化铪)组成，并对不同栅介质上的栅金属(金、钼以及钛)进行单独淀积，生成多种栅金属与栅介质的栅极，以使栅极对于沟道的控制能力增强，降低辐照引起的耗尽区载流子与栅控沟道载流子的交叠数量，抑制辐照引起的电学参数退化，实现抗辐照加固。
本发明器件的工作原理与常规FDSOI MOS器件类似，但是由于对栅氧化层以及栅金属采用了不同成分的组成，改变了不同金属对于沟道的控制能力，类似于异质栅的作用效果，在源端附近由于高功函数的材料存在所以提高了载流子的速度，而漏端的低功函数材料使得栅控电场较低，可以降低热电子效应。并且在辐照下，场氧陷阱对于不同栅材料的作用效果不同，从而减小关态漏电，以及减弱阈值电压退化量，提高了器件抗总剂量辐照能力。
实施例二
本实施例在上述实施例的基础上提供一种具体的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，该制备方法制作靠近源极栅金属为金材料的45nmFDSOI MOS场效应晶体管，该制备方法包括以下步骤：
步骤1，SOI材料制备。
1.1)首先在第一硅片上利用热氧化在1250℃下完成厚度为50nm的埋氧层的制备，并对第二硅片进行H+或者He+注入，完成后将热氧化的第一硅片在600℃下进行活化处理6分钟及以上，并用RCA清洗剂进行处理，以对两块硅片进行低温键合。
1.2)键合完成后，对键合片进行550℃的热处理，使得H+或者He+离子注入硅片起泡剥离，在支撑片上形成SOI结构，进一步在1100℃下进行高温退火处理，增加键合强度，同时采用化学机械抛光对于硅膜面进行平整度处理，完成SOI衬底制备。
步骤2，衬底掺杂。
2.1)在SOI衬底上，通过湿法刻蚀工艺去除SOI衬底上未受保护的单晶硅层，对于受保护的区域通过光刻显影施加保护层来防止刻蚀；
2.2)通过光刻、曝光以及显影制作受保护的区域，对于SOI衬底进行浓度为9×1017cm-3的P型离子掺杂形成P阱，以制备P型衬底层；
2.3)对P型衬底层的外延层进行深度为30nm、浓度为1.5×1018cm-3的掺杂，以调节重掺杂区浓度，形成重掺杂外延层。
步骤3，隔离槽的制备。
3.1)在SOI衬底上，通过外延法生长一层37nm厚的单晶硅层，对该单晶硅层进行浓度为9×1017cm-3的P型离子掺杂形成P型沟道，并采用干氧工艺在1250℃的温度下热氧化单晶硅层生长10nm厚度的薄SiO2缓冲层，在该薄SiO2缓冲层上生长25nm厚度的Si3N4保护层；
3.2)在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶形成两个和沟道方向平行的隔离槽和两个与沟道方向垂直且宽度为10nm的隔离槽。
步骤4，填充隔离槽。
4.1)使用化学气相淀积的方法在550℃的温度下以O2与SiH4为反应物生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光；
4.2)抛光完成后清洗第一光刻胶，再在温度为185℃的热磷酸液中清洗去除薄SiO2缓冲层与Si3N4保护层。
步骤5，生长栅氧化层。
5.1)磷酸清洗后，通过干氧工艺在1200℃的温度下热氧化生长12nm 的牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得单晶硅层表面更加洁净；
5.2)通过抽真空技术以及磁控溅射法完成对于选定区域生成厚度为 1nm的高k介质二氧化铪材料，以制备所述高k介质层；通过低温化学气相沉积技术，在850℃的温度下采用氨气为氮源，制备出厚度为1nm以及组分均匀的氮化硅层；通过热氧化的方式在1200℃下生长厚度为1nm的二氧化硅层，
Figure RE-RE-GDA0003075945150000151
步骤6，制作多金属异质栅。
6.1)栅氧化层完成后，通过射频溅射法，在高k介质层上生成厚度为 2nm的氮化钛阻挡层，紧接着通过化学气相淀积，在450℃下完成硅层的淀积，以实现阻挡层的制作；
6.2)通过湿法腐蚀消除阻挡层上方的硅层，再通过曝光在阻挡层上方中间位置，距离隔离槽内侧边界50nm处的光刻胶上刻蚀出宽度为15nm的不同材料的金属栅极窗口，通过物理气相淀积方法，依次形成厚度为10nm 的金、钼以及钛栅电极，并在850℃氮气环境下进行退火；
6.3)再通过化学机械抛光，对金属栅极实现平整化，完成金属栅极制作。
步骤7，制作轻掺杂源漏区。
7.1)使用化学汽相淀积方法在单晶硅层上生长厚度15nm厚度的多晶硅层，在多晶硅层上通过干氧工艺在1250℃的温度下热氧化生长5nm厚度的薄SiO2缓冲层；
7.2)在薄SiO2缓冲层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1018cm-3的砷离子，形成深度为15nm的轻掺杂源漏区；
7.3)清洗掉光刻胶保留薄SiO2缓冲层。
步骤8，制作漏极有源区和源极有源区。
8.1)在薄SiO2缓冲层上生长25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在薄SiO2缓冲层上刻蚀出注入窗口，窗口边沿距离栅极10nm；
8.2)在窗口内对Si3N4保护层进行反应离子刻蚀形成Si3N4侧墙，并采用浓度2×1019cm-3的砷离子注入对窗口内部进行掺杂，使栅极外侧分别形成深度为25nm的漏极有源区和源极有源区，其中漏极有源区和源极有源区的宽度为40nm。
步骤9，漏极有源区和源极有源区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制作。
实施例三
本实施例在上述实施例的基础上提供一种具体的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，该制备方法制作靠近源极的栅金属为钼材料45nmFDSOI MOS场效应晶体管，该制备方法包括以下步骤：
步骤1，SOI材料制备。
1.1)首先在第一硅片上利用热氧化在1250℃下完成厚度为50nm的埋氧层的制备，并对第二硅片进行H+或者He+注入，完成后将热氧化的第一硅片在600℃下进行活化处理6分钟及以上，并用RCA清洗剂进行处理，以对两块硅片进行低温键合。
1.2)键合完成后，对键合片进行550℃的热处理，使得H+或者He+离子注入硅片起泡剥离，在支撑片上形成SOI结构，进一步在1100℃下进行高温退火处理，增加键合强度，同时采用化学机械抛光对于硅膜面进行平整度处理，完成SOI衬底制备。
步骤2，衬底掺杂。
2.1)在SOI衬底上，通过湿法刻蚀工艺去除SOI衬底上未受保护的单晶硅层，对于受保护的区域通过光刻显影施加保护层来防止刻蚀；
2.2)通过光刻、曝光以及显影制作保护区域，对于SOI衬底进行浓度为9×1017cm-3的P型离子掺杂形成P阱，以制备P型衬底层；
2.3)对P型衬底层的外延层进行深度为30nm、浓度为1.5×1018cm-3的掺杂，以调节重掺杂区浓度，形成重掺杂外延层。
步骤3，隔离槽的制备。
3.1)在SOI衬底上，通过外延法生长一层37nm厚的单晶硅层，对该单晶硅层进行浓度为9×1017cm-3的P型离子掺杂形成P型沟道，并采用干氧工艺在1250℃的温度下热氧化生长10nm厚度的薄SiO2缓冲层，在该薄 SiO2缓冲层上生长25nm厚度的Si3N4保护层；
3.2)在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶形成两个和沟道方向平行的隔离槽和两个与沟道方向垂直且宽度为10nm的隔离槽。
步骤4，填充隔离槽。
4.1)使用化学气相淀积的方法在550℃的温度下以O2与SiH4为反应物生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光；
4.2)抛光完成后清洗第一光刻胶，再在温度为185℃的热磷酸液中清洗去除薄SiO2缓冲层与Si3N4保护层。
步骤5，生长栅氧化层。
5.1)磷酸清洗后，通过干氧工艺在1200℃的温度下热氧化生长12nm 牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得单晶硅层表面更加洁净；
5.2)通过低温化学气相沉积技术对于选定区域，在850℃的温度下采用氨气为氮源，制备出厚度为1nm、长度为15nm以及组分均匀的氮化硅层；通过热氧化的方式在1200℃下生长厚度为1nm、长度为15nm的二氧化硅层，
Figure RE-RE-GDA0003075945150000181
通过抽真空技术以及磁控溅射法完成对于选定区域生成厚度为1nm、长度为15nm的高k介质二氧化铪材料，以制备所述高k介质层；
步骤6，制作多金属异质栅。
6.1)栅氧化层完成后，通过射频溅射法，在高k介质上生成厚度为2nm 的氮化钛阻挡层，紧接着通过化学气相淀积，在450℃下完成硅层的淀积，以实现阻挡层的制作；
6.2)通过湿法腐蚀消除阻挡层上方的硅层，再通过曝光在阻挡层上方中间位置，距离隔离槽内侧边界50nm处的光刻胶上刻蚀出宽度为15nm的不同材料的金属栅极窗口，通过物理气相淀积的方法，依次形成厚度为10nm的钼、钛以及金栅电极，并在850℃氮气环境下进行退火；
6.3)再通过化学机械抛光，对金属栅极实现平整化，完成金属栅极制作。
步骤7，制作轻掺杂源漏区。
7.1)使用化学汽相淀积方法在单晶硅层上生长厚度15nm厚度的多晶硅层，在多晶硅层上通过干氧工艺在1250℃的温度下热氧化生长5nm厚度的薄SiO2缓冲层；
7.2)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1018cm-3的砷离子，形成深度为15nm的轻掺杂源漏区；
7.3)清洗掉光刻胶保留薄SiO2缓冲层。
步骤8，制作漏极有源区和源极有源区。
8.1)在薄SiO2缓冲层上生长25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在薄SiO2缓冲层上刻蚀出注入窗口，窗口边沿距离栅极10nm；
8.2)在窗口内对Si3N4保护层进行反应离子刻蚀形成Si3N4侧墙，并采用浓度2×1019cm-3的砷离子注入对窗口内部进行掺杂，使栅极外侧分别形成深度为25nm的漏极有源区和源极有源区，其中漏极有源区和源极有源区的宽度为40nm。
步骤9，漏极有源区和源极有源区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制作。
本发明的效果可以通过以下仿真进一步说明：
一.仿真条件：
第一组参数：氧化物陷阱浓度1×1018cm-3，辐照剂量0krad、50krad、 100krad、200krad、300krad、400krad、500krad、800krad；
第二组参数：氧化物陷阱浓度1×1018cm-3，辐照剂量0krad、50krad、 100krad、200krad、300krad、400krad、500krad、800krad；
器件三维模型通过ISE-TCAD软件的器件描述工具SDE生成，仿真物理环境通过器件模拟工具SDEVICE设置。
通过ISE-TCAD软件描述工具SDE生成本发明器件和常规器件。
二.仿真内容：
仿真1
利用第一组参数仿真本发明实例二制作的器件和常规器件的电特性，结果如图3，其中图3(a)是本发明器件与常规器件随总剂量累积，关态漏电流的增长趋势图；图3(b)是常规器件的转移特性曲线图；图3(c)是本发明实例1制作的器件的转移特性曲线。表1.1为辐照前后关态电流退化量对比，表1.2为辐照前后阈值电压退化量对比(表格退化量仅用作对比说明)。
表1.1泄漏电流退化量
Figure RE-RE-GDA0003075945150000201
表1.2阈值电压退化量
Figure RE-RE-GDA0003075945150000202
从图3(a)中可以看出常规器件随总剂量累积关态漏电迅速增加。结合表 1.1可知，本发明器件在同样辐照下具有更小的关态漏电流，并且随着辐照剂量的增加漏电流的增加趋势远弱于常规器件。
从图3(b)、图3(c)中可以看出，在氧化物空间陷阱电荷浓度高的恶劣工艺条件下，结合表1.1与表1.2，本发明器件相比于常规器件而言，常规状态下泄漏电流小，性能更好，在辐照环境下，电学特性衰退小，整个曲线变化趋势较为平缓，抗辐照特性好。
仿真2
利用第二组参数仿真本发明实例三制作的器件和常规器件的电特性，结果如图4，其中图4(a)是本发明器件与常规器件随总剂量累积，关态漏电的增长趋势；其中图4(b)是常规器件的转移特性曲线；其中图4(c)是本发明实例2制作的器件的转移特性曲线。表2.1为辐照前后关态电流退化量对比，表2.2为辐照前后阈值电压退化量对比(表格退化量仅用作对比说明)。
表2.1泄漏电流退化量
Figure RE-RE-GDA0003075945150000211
表2.2阈值电压退化量
Figure RE-RE-GDA0003075945150000212
从图4(a)中可以看出常规器件随着总剂量累积，关态漏电迅速增加。而本发明器件在不同辐照剂量下，其泄漏电流的量级远低于常规结构，比常规器件关态漏电流小3个数量级，并且随着辐照剂量的增大，新型器件结构的泄漏电流随剂量的增加幅度变缓，这说明该结构具有很好的抗辐照特性。
从图4(b)、图4(c)中可以看出，在氧化物空间陷阱电荷浓度低的优良工艺条件下，本发明器件无论在关态漏电还是阈值电压漂移退化方面均优于常规器件。
仿真结果表明：
本发明具有较强的抗总剂量辐照能力，在相同总剂量辐照条件下，关态漏电流较普通MOS器件明显降低，并且随辐照剂量的增加其泄漏电流变化幅度低于常规器件；在不同辐照剂量下，本发明MOS器件的阈值电压在辐照下的退化量远低于常规MOS结构，抗辐照能力很强。
实施例四
请参见图2，图2为本发明实施例提供的一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的结构示意图。本发明提出一种基于45nm 工艺的多金属异质栅介质抗辐照MOS场效应管，该场效应管由实施例一所述的制备方法制备形成，该场效应管包括：
P型衬底层1；
重掺杂外延层2，位于P型衬底层1之上；
埋氧层8，位于P型衬底层1之上；
隔离槽区7，位于重掺杂外延层2之上，埋氧层8位于所述隔离槽区7 内；
单晶硅层，位于埋氧层8上；
漏极有源区3和源极有源区6，分别位于单晶硅层内，且位于单晶硅层的两端；
轻掺杂源漏区5，位于单晶硅层内，且位于漏极有源区3和源极有源区 6之间；
栅氧化层9，位于轻掺杂源漏区5之上，栅氧化层9包括依次分布的高 k介质层、氮化硅层和二氧化硅层；
金属栅极4，位于栅氧化层9之上，金属栅极4包括位于高k介质层上的钼金属、位于氮化硅层上的金金属和位于二氧化硅层上的钛金属。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，包括以下步骤：
制备SOI衬底；
对所述SOI衬底进行掺杂处理得到从下至上依次层叠的P型衬底层(1)、重掺杂外延层(2)和埋氧层(8)；
在所述埋氧层(8)上生长单晶硅层；
去除浅槽隔离区域的单晶硅层，以在所形成的场区隔离槽内制备隔离槽区(7)；
在所述单晶硅层上制备栅氧化层(9)，所述栅氧化层(9)包括高k介质层、氮化硅层和二氧化硅层；
在所述高k介质层、所述氮化硅层和所述二氧化硅层上制备金属栅极(4)，所述金属栅极(4)包括位于所述高k介质层上的钼金属、位于所述氮化硅层上的金金属和位于所述二氧化硅层上的钛金属；
对所述单晶硅层进行掺杂处理以制备轻掺杂源漏区(5)；
对所述单晶硅层进行掺杂处理以分别制备位于所述轻掺杂源漏区(5)两侧的漏极有源区(3)和源极有源区(6)。
2.根据权利要求1所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，制备SOI衬底，包括：
利用热氧化方法在第一硅片上形成第一厚度的埋氧层(8)；
对形成有所述埋氧层(8)的所述第一硅片进行活化处理；
对第二硅片上进行H+或者He+注入；
将活化处理后的所述第一硅片与注入H+或者He+的所述第二硅片依次进行低温键合处理和热处理，以使H+或者He+离子注入的所述第二硅片起泡剥离，以制备SOI衬底。
3.根据权利要求2所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，对所述SOI衬底进行掺杂处理得到从下至上依次层叠的P型衬底层(1)、重掺杂外延层(2)和埋氧层(8)，包括：
通过湿法刻蚀工艺去除所述SOI衬底上的单晶硅层；
对去除单晶硅层的所述SOI衬底进行P型离子掺杂使第一硅片形成P阱，以制备P型衬底层(1)；
对P型衬底层(1)的外延层进行掺杂，以形成重掺杂外延层(2)。
4.根据权利要求1所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，在所述埋氧层(8)上生长单晶硅层，包括：
通过外延法生长在所述埋氧层(8)上生长单晶硅层。
5.根据权利要求1所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，去除浅槽隔离区域的单晶硅层，以在所形成的场区隔离槽内制备隔离槽区(7)，包括：
对所述单晶硅层进行P型离子掺杂形成P型沟道，并采用干氧工艺在所述单晶硅层热氧化生长第一SiO2缓冲层；
在所述第一SiO2缓冲层上生长第一Si3N4保护层；
在所述第一Si3N4保护层上涂抹第一光刻胶；
通过曝光和刻蚀去除掉所述浅槽隔离区域的所述单晶硅层、所述第一SiO2缓冲层、所述第一Si3N4保护层和所述第一光刻胶，以形成所述场区隔离槽；
在所述场区隔离槽内生长SiO2材料，以制备所述隔离槽区(7)。
6.根据权利要求1所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，在所述单晶硅层上制备栅氧化层(9)，包括：
通过抽真空技术以及磁控溅射法在所述单晶硅层上生长高k介质二氧化铪材料，以制备所述高k介质层，通过低温化学气相沉积技术，在所述单晶硅层上制备所述氮化硅层，通过热氧化的方式在所述单晶硅层上制备所述二氧化硅层。
7.根据权利要求1所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，在所述高k介质层、所述氮化硅层和所述二氧化硅层上制备金属栅极(4)，包括：
通过射频溅射法在所述栅氧化层(9)上生成氮化钛阻挡层；
通过化学气相淀积在所述氮化钛阻挡层上淀积硅层，以制备阻挡层；
通过湿法腐蚀消除所述阻挡层上方的硅层；
在去除硅层的所述阻挡层上旋涂第二光刻胶；
通过曝光去除掉金属栅极窗口的所述第二光刻胶；
通过物理气相淀积方法在所述金属栅极窗口的所述高k介质层上淀积钼金属、所述氮化硅层上淀积金金属和所述二氧化硅层上淀积钛金属。
8.根据权利要求1所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，对所述单晶硅层进行掺杂处理以制备轻掺杂源漏区(5)，包括：
通过化学汽相淀积方法在所述单晶硅层生长多晶硅层；
通过干氧工艺在所述多晶硅层上生长第二SiO2缓冲层；
在所述第二SiO2缓冲层上旋涂第三光刻胶；
通过曝光在所述金属栅极(4)两侧的第三光刻胶上刻蚀出轻掺杂源漏区的注入窗口；
在轻掺杂源漏区的注入窗口进行离子注入，以形成所述轻掺杂源漏区(5)；
去除剩余的所述第三光刻胶。
9.根据权利要求8所述的基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管的制备方法，其特征在于，对所述单晶硅层进行掺杂处理以分别制备位于所述轻掺杂源漏区(5)两侧的漏极有源区(3)和源极有源区(6)，包括：
在所述第二SiO2缓冲层上生长第二Si3N4保护层；
在所述第二Si3N4保护层上涂抹第四光刻胶；
在所述第四光刻胶的注入窗口对所述第二Si3N4保护层进行反应离子刻蚀形成Si3N4侧墙；
在所述第四光刻胶的注入窗口进行离子注入分别形成所述漏极有源区(3)和所述源极有源区(6)。
10.一种基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管，其特征在于，由权利要求1至9任一项所述的制备方法制备而成，所述基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管包括：
P型衬底层(1)；
重掺杂外延层(2)，位于所述P型衬底层(1)之上；
埋氧层(8)，位于所述P型衬底层(1)之上；
隔离槽区(7)，位于所述重掺杂外延层(2)之上，所述埋氧层(8)位于所述隔离槽区(7)内；
单晶硅层，位于所述埋氧层(8)上；
漏极有源区(3)和源极有源区(6)，分别位于所述单晶硅层内，且位于所述单晶硅层的两端；
轻掺杂源漏区(5)，位于所述单晶硅层内，且位于所述漏极有源区(3)和所述源极有源区(6)之间；
栅氧化层(9)，位于所述轻掺杂源漏区(5)之上，所述栅氧化层(9)包括依次分布的高k介质层、氮化硅层和二氧化硅层；
金属栅极(4)，位于所述栅氧化层(9)之上，所述金属栅极(4)包括位于所述高k介质层上的钼金属、位于所述氮化硅层上的金金属和位于所述二氧化硅层上的钛金属。
CN202110179164.5A 2021-02-08 2021-02-08 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 Active CN113161240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110179164.5A CN113161240B (zh) 2021-02-08 2021-02-08 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110179164.5A CN113161240B (zh) 2021-02-08 2021-02-08 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法

Publications (2)

Publication Number Publication Date
CN113161240A true CN113161240A (zh) 2021-07-23
CN113161240B CN113161240B (zh) 2023-02-10

Family

ID=76882959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110179164.5A Active CN113161240B (zh) 2021-02-08 2021-02-08 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法

Country Status (1)

Country Link
CN (1) CN113161240B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611735A (zh) * 2021-08-05 2021-11-05 西安电子科技大学 基于soi工艺的堆叠层栅极mos场效应管及制备方法
CN114664919A (zh) * 2022-03-14 2022-06-24 电子科技大学 一种沟道重掺杂的抗总剂量nmos器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225669B1 (en) * 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
CN108022975A (zh) * 2016-10-31 2018-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN108122760A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109037333A (zh) * 2017-06-12 2018-12-18 中兴通讯股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
US20200194267A1 (en) * 2018-12-14 2020-06-18 SK Hynix Inc. Semiconductor device and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225669B1 (en) * 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
CN108022975A (zh) * 2016-10-31 2018-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN108122760A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109037333A (zh) * 2017-06-12 2018-12-18 中兴通讯股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
US20200194267A1 (en) * 2018-12-14 2020-06-18 SK Hynix Inc. Semiconductor device and method for fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELENI CHATZIKYRIAKOU等: "Total Ionizing Dose, Random Dopant Fluctuations, and its combined effect in the 45 nm PDSOI node", 《MICROELECTRONICS RELIABILITY》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611735A (zh) * 2021-08-05 2021-11-05 西安电子科技大学 基于soi工艺的堆叠层栅极mos场效应管及制备方法
CN114664919A (zh) * 2022-03-14 2022-06-24 电子科技大学 一种沟道重掺杂的抗总剂量nmos器件

Also Published As

Publication number Publication date
CN113161240B (zh) 2023-02-10

Similar Documents

Publication Publication Date Title
US6245618B1 (en) Mosfet with localized amorphous region with retrograde implantation
US6426279B1 (en) Epitaxial delta doping for retrograde channel profile
JP4665141B2 (ja) 半導体装置とその製造方法
JP4631833B2 (ja) 半導体装置
US7186621B2 (en) Method of forming a negative differential resistance device
CN113035716B (zh) 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法
US6509613B1 (en) Self-aligned floating body control for SOI device through leakage enhanced buried oxide
US6365475B1 (en) Method of forming a MOS transistor
CN113161240B (zh) 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
US8790972B2 (en) Methods of forming CMOS transistors using tensile stress layers and hydrogen plasma treatment
CN106449760A (zh) 基于soi衬底的环栅抗辐照mos场效应管
US7557009B2 (en) Process for controlling performance characteristics of a negative differential resistance (NDR) device
US6747318B1 (en) Buried channel devices and a process for their fabrication simultaneously with surface channel devices to produce transistors and capacitors with multiple electrical gate oxides
US20040227186A1 (en) Semiconductor device
US7015536B2 (en) Charge trapping device and method of forming the same
US20090114957A1 (en) Semiconductor device and method of manufacturing the same
JP5045686B2 (ja) 半導体装置の製造方法
CN113644115B (zh) 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法
CN103367128A (zh) 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法
CN108493240B (zh) 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法
JP2001267435A (ja) 半導体集積回路装置
CN116936363A (zh) 采用应力记忆技术的nmosfet制造方法及nmosfet
KR100774818B1 (ko) Ｓｏｉ기판
CN115602729A (zh) 横向双扩散金属氧化物半导体器件及制作方法
KR100505403B1 (ko) 몸체 접촉 에스오아이 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant