CN106449760A - 基于soi衬底的环栅抗辐照mos场效应管 - Google Patents
基于soi衬底的环栅抗辐照mos场效应管 Download PDFInfo
- Publication number
- CN106449760A CN106449760A CN201611033213.XA CN201611033213A CN106449760A CN 106449760 A CN106449760 A CN 106449760A CN 201611033213 A CN201611033213 A CN 201611033213A CN 106449760 A CN106449760 A CN 106449760A
- Authority
- CN
- China
- Prior art keywords
- layer
- ring
- grid
- epitaxial layer
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 230000005669 field effect Effects 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 6
- 239000010703 silicon Substances 0.000 title claims abstract description 6
- 239000012212 insulator Substances 0.000 title abstract 2
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 238000002955 isolation Methods 0.000 claims abstract description 49
- 230000005855 radiation Effects 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 139
- 238000000034 method Methods 0.000 claims description 50
- 239000011241 protective layer Substances 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052681 coesite Inorganic materials 0.000 claims description 17
- 229910052906 cristobalite Inorganic materials 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 229910052682 stishovite Inorganic materials 0.000 claims description 17
- 229910052905 tridymite Inorganic materials 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 230000003139 buffering effect Effects 0.000 claims description 16
- 239000000376 reactant Substances 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000002253 acid Substances 0.000 claims description 11
- 239000000243 solution Substances 0.000 claims description 9
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 11
- 239000000126 substance Substances 0.000 description 8
- 238000001947 vapour-phase growth Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910003910 SiCl4 Inorganic materials 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 206010054949 Metaplasia Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 206010016256 fatigue Diseases 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015689 metaplastic ossification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于SOI衬底的环栅抗辐照MOS场效应管，其包括Si衬底(1)和位于Si衬底(1)内的埋氧层(2)，以及Si衬底(1)上的外延层(3)，外延层中部内设有漏区(5)，漏区外边界紧邻的外延层上方设有环形栅极(4)，环形栅极(4)内外两侧边缘下方的外延层内设有轻掺杂源漏区(7)，该轻掺杂源漏区之间的区域形成沟道；栅极外边缘紧邻的外延层内设有环形源极有源区(6)，环形源极有源区(6)外围紧邻的外延层内设有环形隔离槽(8)，形成依次包围在有源区外部的栅环、源环和隔离槽环这种环套结构。本发明抑制了阈值电压漂移、亚阈值摆幅退化，提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。
Description
技术领域
本发明属于半导体器件技术领域，特别涉及一种抗总剂量辐照的SOI衬底场效应晶体管，可用于大规模集成电路的制备。
背景技术
自从1964年首次发现金属氧化物半导体场效应晶体管MOSFET的电离辐射效应以来，对于空间应用的电子系统器件和电路来说，电离辐射的总剂量效应都是导致器件功能衰退的最重要因素之一。总剂量效应是指，能量大于半导体禁带宽度的致电离辐射粒子照射半导体时，半导体内部部分束缚态电子吸收辐射粒子能量，被激发到导带，产生电子空穴对的效应。研究表明，总剂量效应主要对器件的介质及界面产生重要影响。总剂量效应对于体硅结构器件的影响可以归结为以下几个方面：阈值电压、亚阈值摆幅以及关态泄漏电流，这些参数的退化会严重影响器件性能及可靠性。
随着集成电路技术按照摩尔定律飞速的发展，商用集成电路器件已经进入了22nm等级，而航空航天等国防军用系统器件和电路也在朝着更小尺寸不断迈进。对于商用集成电路系统中来说，采用SOI绝缘体上硅结构代替传统的体硅结构可以有效地消除闩锁效应，提高器件性能。对于航天航空应用来说，SOI结构在一定程度上减小了单粒子效应对器件可靠性的影响，但是由于隔离介质层的存在，使得其抵抗总剂量效应的能力相对较低。
如图1所示，传统常规的SOI结构场效应晶体管，包括底层Si衬底(1)，位于衬底上的氧化层(2)，氧化层(2)上方的顶层Si外延层(3)，外延层(3)四周的隔离槽(8)、外延层(3)上方中部的栅极(4)，其中外延层(3)中栅极(4)两侧边界到隔离槽(8)内边界之间分别设有源区(6)和漏区(5)，栅极(4)两侧边界下方的外延层中设有轻掺杂源漏区(7)，两个轻掺杂源漏区(7)之间的区域形成沟道。这种传统的SOI结构场效应晶体管，随着尺寸的不断减小，栅氧化层厚度减薄，总剂量效应抗性有所提升。有研究表明，总剂量导致的阈值电压漂移与介质厚度呈指数关系。随着器件尺寸缩小，其SiO2的栅氧化层厚度减薄至1nm量级，且具有很高的界面质量。介质厚度减薄及界面质量的提升使得总剂量效应得到自然的改善，但却使浅槽隔离STI以及互连介质对器件的影响变得重要。浅槽隔离STI引入的寄生沟道会导致器件阈值电压漂移、亚阈值摆幅退化以及关态泄漏电流增加，影响器件的可靠性，甚至在总剂量累积至一定程度时沟道无法正常关断导致器件失效。
发明内容
本发明的目的在于针对上述现有SOI衬底MOS场效应管的不足，提出一种环栅抗辐照SOI衬底MOS场效应管，以提高器件在辐照环境下的可靠性。
本发明的技术思路是参照MOS器件结构加固技术，通过使隔离-源-栅-漏从外到内依次形成环套结构，从而消除辐照敏感区域，实现抗辐照加固。
根据上述思路，本发明的技术方案是这样实现的：
一.基于SOI衬底的环栅抗辐照MOS场效应管，包括Si衬底，埋氧层、外延层和栅极，特征在于：外延层的中部内设有漏极有源区，漏极有源区外围紧邻的外延层上方设有多晶硅，形成环形栅极；环形栅极内外两侧边界下方的外延层内设有浓度为5×1017cm-3至5×1018cm-3的轻掺杂源漏区，该轻掺杂源漏区之间的区域形成沟道；环形栅极(4)外围紧邻的外延层内设有环形源极有源区，该源极有源区外围紧邻的外延层内设有环形隔离槽，构成环形栅极-环形源极有源区-环形隔离槽的环套结构，以消除沟道与隔离槽界面处的寄生沟道，实现抗辐照加固。
二.制作本发明的SOI结构场效应管的方法，包括如下步骤：
1)在厚度为600-1200nm的P型Si衬底(1)上，使用注氧隔离技术SIMOX注入厚度为300-500nm的埋氧层(2)，生成SOI衬底；
2)在SOI衬底上生长厚度为300nm的外延层(3)，再对外延层(3)进行深度为100-150nm，浓度为2×1017cm-3至1×1018cm-3的硼离子掺杂，以调节沟道浓度；
3)在外延层(3)上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层，再在SiO2缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作宽度为300-500nm的隔离槽窗口并进行刻蚀，形成环形隔离槽(8)；
4)刻蚀完成后在175-185℃的热磷酸中清洗去除掉隔离槽窗口内残余的SiO2缓冲层与Si3N4保护层，再使用化学汽相淀积CVD的方法生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光，抛光完成后再在温度为175-185℃的热磷酸液中清洗去除掉外延层上的SiO2缓冲层与Si3N4保护层；
5)在磷酸清洗后的外延层上，通过干氧工艺在1100-1200℃的温度下热氧化生长6-12nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净，再在1100-1200℃的温度下热氧化生长厚度1-2nm、厚度精确为的栅氧化层；
6)制作多晶硅环形栅
6a)使用化学汽相淀积CVD的方法在栅氧化层上生长厚度为50-80nm的多晶硅层，在多晶硅层上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层；
6b)在SiO2缓冲层上生长20-25nm厚的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀环状的多晶硅栅极窗口并光刻，形成65nm的多晶硅环形栅极(4)；再在175-185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层；
7)制作轻掺杂源漏
7a)在1100-1250℃的温度下对环形栅极(4)与外延层(3)进行热氧化，使环形栅极(4)与外延层(3)表面生长出3-5nm厚的氧化层，作为缓冲隔离层；
7b)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1017cm-3至5×1018cm-3的砷离子，形成深度为30-50nm的轻掺杂源漏区(5)，再清洗掉光刻胶保留缓冲隔离层；
8)制作源漏区
8a)在缓冲隔离层上生长20-25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出注入窗口，窗口边外侧边缘至环形栅极外侧边缘的距离为120-180nm；
8b)在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度为2×1019cm-3至1×1020cm-3的砷离子注入，以对窗口内部进行掺杂，使栅极内、外侧分别形成深度为40-80nm的漏极有源区(3)和宽度为120-180nm的环形源极有源区(6)；
9)源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于SOI衬底的环栅抗辐照MOS场效应管的制作。
本发明具有如下优点：
1.本发明中由于引入环栅结构，消除了常规器件的沟道与隔离槽界面处的寄生沟道，使得器件在辐照环境中泄漏电流减小，消除了寄生结构对器件阈值电压以及亚阈值摆幅的影响，提高了器件工作可靠性与抗总剂量辐照的能力。
2.本发明由于仅改变部分光刻窗口形状，与常规SOI器件相比可在不增加工艺成本的条件下增强器件抗总剂量能力。
3.仿真结果表明：
本发明具有较强的抗总剂量辐照能力，在相同总剂量辐照条件下，关态漏电流较普通SOI衬底MOS器件明显降低；
本发明随剂量累积泄漏电流无明显增长，在剂量累积至1Mrad时关态漏电流比普通SOI器件小6个数量级，表现出十分良好的抗总剂量辐照特性。
附图说明
图1是常规SOI衬底MOS场效应管结构示意图；
图2是本发明SOI环栅场效应管的结构示意图；
图3是制备本发明器件的工艺流程图；
图4是对本发明第一实施例SOI环栅器件与常规SOI衬底MOS场效应管的电特性仿真图；
图5是对本发明第二实施例SOI环栅器件与常规SOI衬底MOS场效应管的电特性仿真图；
图6是对本发明第三实施例SOI环栅场效应管在不同沟道掺杂浓度下的关态漏电流随总剂量变化的曲线。
具体实施方式
以下结合附图对本发明的技术方案和效果做进一步详细描述。
参照图2，本发明的SOI衬底MOS场效应管包括Si衬底1、外延层2、外延层3、环形栅极4、漏极有源区5、环形源极有源区6、轻掺杂源漏区7以及环形隔离槽8，其中：
埋氧层2位于Si衬底1的内部，外延层3位于Si衬底1的上方；漏极有源区5位于外延层3的内部中间，并被位于外延层3上方的环形栅极4所包围；环形栅极4的内侧边缘紧邻漏极有源区5的外侧边缘，并将其包围，环形栅极4的外侧边缘紧邻环形源极有源区6的内侧边缘，环形栅极的环长为65nm；
轻掺杂源漏区7分为两个，一个位于环形栅极4内侧边缘下方的外延层内，并与漏极有源区5外侧边缘相互邻接；另一个位于环形栅极4外侧边缘下方的外延层内，并与环形源极有源区6内侧边缘相互邻接；这两个环形轻掺杂源漏区之间的区域形成沟道；
环形源极有源区6位于外延层3内，其内侧边缘紧邻环形栅极4的外侧边缘，并将环形栅极包围；环形源极有源区6的外侧边缘紧邻环形隔离槽8，该环形隔离槽8位于外延层3的外围，其内侧边缘紧邻环形源极有源区6并将其包围；该环形源极有源区6的宽度为120-180nm，该环形隔离槽8的宽度为300-500nm；
上述环形栅极4、环形源极有源区6和环形隔离槽8从内向外依次相套，形成环套结构，以消除寄生沟道，使得器件抗总剂量辐照能力提高。
所述的环形栅极4、环形源极有源区6和环形隔离槽8，其形状可采用正方形环或长方形环或圆形环或非规则形状环。
参照图3，上述SOI衬底MOS场效应管的制备方法给出如下三种实施例：
实例1，制作栅环为正方形的SOI衬底MOS场效应晶体管。
步骤1，制备SOI衬底。
1.1)在温度为600℃的条件下，对厚度为600nm的P型Si衬底进行浓度为1.7×1018cm-2、能量为180KeV的氧离子注入；
1.2)对氧离子注入后的P型Si衬底在1300℃高温下进行退火5h；
1.3)退火工艺完成后，将制得的SOI衬底用5％的氢氟酸HF漂洗5min，并用清水清洗10min。
步骤2，生成外延层。
2.1)在SOI衬底上，生长300nm厚度的Si外延层，其工艺条件是：反应物为SiCl4与H2，，温度为1100℃；
2.2)对外延层进行深度为100nm，浓度为2×1017cm-3的硼离子掺杂，用以调节沟道浓度。
步骤3，刻蚀隔离槽。
3.1)在外延层上通过干氧工艺在1100℃的温度下热氧化生长5nm厚度的薄SiO2缓冲层；
3.2)在SiO2缓冲层上采用低压化学气相淀积LPCVD的方法，在750℃的温度下以NH3与SiH2Cl2为反应物，生长25nm厚度的Si3N4保护层；
3.3)在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作宽度为300nm的隔离槽窗口并进行刻蚀，形成环形隔离槽；
步骤4，填充隔离槽。
4.1)刻蚀完成后在185℃的热磷酸中清洗去除掉隔离槽窗口内残余的SiO2缓冲层与Si3N4保护层；
4.2)使用化学气相淀积CVD的方法，在400℃的温度下以O2与SiH4为反应物，生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光；
4.3)抛光完成后再在温度为175℃的热磷酸液中清洗去除掉外延层上的SiO2缓冲层与Si3N4保护层。
步骤5，生长栅氧化层。
5.1)在磷酸清洗后的外延层上，通过干氧工艺在1100℃的温度下热氧化生长6nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净；
5.2)在1100℃的温度下热氧化生长厚度为1nm、厚度精确为的栅氧化层。
步骤6，制作多晶硅环形栅。
6.1)在栅氧化层上，使用化学气相淀积CVD的方法，在400℃的温度下，以SiH4为反应物，生长厚度为50nm的多晶硅层，并在多晶硅层上通过干氧工艺在1100℃的温度下热氧化生长5nm厚度的薄SiO2缓冲层；
6.2)在SiO2缓冲层上，采用低压化学气相淀积LPCVD的方法，在750℃的温度下，以NH3与SiH2Cl2为反应物，生长20nm厚度的Si3N4保护层；
6.3)在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀正方形环状多晶硅栅极窗口并光刻，使窗口外侧边缘至环形隔离槽内侧边缘的距离为180nm，形成环状的65nm多晶硅栅；
6.4)在175℃的热磷酸液中清洗去除掉SiO2缓冲层与Si3N4保护层。
步骤7，制作轻掺杂源漏。
7.1)在1100℃的温度下对正方形环栅与外延层进行热氧化，使正方形环栅与外延层表面生长出3nm厚的氧化层，作为缓冲隔离层；
7.2)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1017cm-3的砷离子，形成深度为30nm的轻掺杂源漏区；
7.3)清洗掉光刻胶保留缓冲隔离层。
步骤8，制作源漏区。
8.1)在缓冲隔离层上，采用低压化学气相淀积LPCVD的方法，在750℃的温度下，以NH3与SiH2Cl2为反应物，生长20nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出正方形注入窗口，窗口边外侧边缘至环形栅极外侧边缘的距离为120nm；
8.2)在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度2×1019cm-3的砷离子注入，以对窗口内部进行掺杂，使栅极内、外侧分别形成深度为40nm的正方形漏区和宽度为120nm的正方形环形源极有源区。
步骤9，源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的环栅抗辐照MOS场效应管的制作。
实例2，制作栅环为长方形的SOI衬底MOS场效应晶体管。
步骤一，制备SOI衬底。
先在温度为650℃的条件下，对厚度为900nm的P型Si衬底(1)进行浓度为1.7×1018cm-2、能量为180KeV的氧离子注入；再在1300℃高温下退火5.5h；最后用5％的氢氟酸HF漂洗5min，并用清水清洗10min。
步骤二，生成外延层。
在SOI衬底上，通过外延工艺在1100℃的温度下，以SiCl4与H2为反应物，生长300nm厚度的Si外延层；再对外延层进行深度为120nm，浓度为6×1017cm-3的硼离子掺杂，以调节沟道浓度。
步骤三，刻蚀隔离槽。
在外延层上通过干氧工艺在1200℃的温度下热氧化生长8nm厚度的薄SiO2缓冲层，再在SiO2缓冲层上采用低压化学气相淀积LPCVD的方法，在750℃的温度下以NH3与SiH2Cl2为反应物，生长22nm厚度的Si3N4保护层；在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作宽度400nm的长方形环状隔离槽窗口并进行刻蚀，形成环形隔离槽。
步骤四，填充隔离槽。
刻蚀完成后在180℃的热磷酸中清洗去除掉隔离槽窗口内残余的SiO2缓冲层与Si3N4保护层。再使用化学气相淀积CVD的方法，在500℃的温度下以O2与SiH4为反应物生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛，抛光完成后再在温度为180℃的热磷酸液中清洗去除掉外延层上的SiO2缓冲层与Si3N4保护层。
步骤五，生长栅氧化层。
磷酸清洗后的外延层上，通过干氧工艺在1150℃的温度下热氧化生长10nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净，再在1150℃的温度下热氧化生长厚度1.5nm、厚度精确在的栅氧化层。
步骤六，制作多晶硅环形栅。
使用化学气相淀积CVD的方法，在500℃的温度下以SiH4为反应物，生长厚度为70nm的多晶硅层，在多晶硅层上通过干氧工艺在1200℃的温度下热氧化生长8nm厚度的薄SiO2缓冲层；在SiO2缓冲层上采用低压化学气相淀积LPCVD的方法，在750℃的温度下以NH3与SiH2Cl2为反应物，生长22nm厚的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光，在保护层上方中间位置的光刻胶上刻蚀长方形环状多晶硅栅极窗口并光刻，使窗口外侧边缘至环形隔离槽内侧边缘的距离为180nm，形成环状的65nm多晶硅栅；之后，在180℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤七，制作轻掺杂源漏。
在1200℃的温度下对长方形环栅与外延层进行热氧化，使长方形环栅与外延层表面生长出4nm氧化层作为缓冲隔离层；再在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为1×1018cm-3的砷离子，形成深度为40nm的轻掺杂源漏，再清洗掉光刻胶保留缓冲隔离层。
步骤八，制作源漏区。
在缓冲隔离层上采用低压化学气相淀积LPCVD的方法，在750℃的温度下以NH3与SiH2Cl2为反应物，生长22nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在保护层上刻蚀出长方形注入窗口，窗口边外侧边缘至环形栅极外侧边缘的距离为160nm；再在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度5×1019cm-3的砷离子注入，以对窗口内部进行掺杂，使栅极内、外侧分别形成深度为60nm的长方形漏区和宽度为160nm的长方形环形源极有源区。
步骤九，源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于SOI衬底的环栅抗辐照MOS场效应管的制作。
实例3，制作栅环为圆形的SOI衬底MOS场效应晶体管。
步骤A，制备SOI衬底。
A1)在温度为700℃的条件下，对厚度为1200nm的P型Si衬底进行浓度为1.7×1018cm-2、能量为180KeV的氧离子注入；
A2)对氧离子注入后的P型Si衬底在1300℃高温下进行退火6h；
A3)退火工艺完成后，将制得的SOI衬底用5％的氢氟酸HF漂洗5min，并用清水清洗10min。
步骤B，衬底掺杂。
B1)在SOI衬底上，通过外延工艺在1100℃的温度下，以SiCl4与H2为反应物，生长300nm厚度的Si外延层；
B2)外延层进行深度为150nm，浓度为1×1018cm-3的硼离子掺杂，以调节沟道浓度。
步骤C，刻蚀隔离槽。
C1)在外延层上通过干氧工艺在1250℃的温度下热氧化生长10nm厚度的薄SiO2缓冲层；
C2)SiO2缓冲层上采用低压化学气相淀积LPCVD的方法在750℃的温度下以NH3与SiH2Cl2为反应物生长20nm厚度的Si3N4保护层；
C3)通过曝光在Si3N4保护层周边的光刻胶上制作宽度为500nm的圆形的环状隔离槽窗口并进行刻蚀，形成隔离槽；
步骤D，填充隔离槽。
D1)刻蚀完成后在185℃的热磷酸中清洗去除掉隔离槽窗口内残余的SiO2缓冲层与Si3N4保护层；
D2)使用化学气相淀积的方法在550℃的温度下以O2与SiH4为反应物生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光；
D3)抛光完成后再在温度为185℃的热磷酸液中清洗去除掉外延层上的SiO2缓冲层与Si3N4保护层。
步骤E，生长栅氧化层。
E1)磷酸清洗后的外延层上，通过干氧工艺在1200℃的温度下热氧化生长12nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净；
E2)在1100℃的温度下热氧化生长厚度2nm、厚度精确为的栅氧化层。
步骤F，制作多晶硅栅。
F1)栅氧化层上，使用化学气相淀积CVD的方法，在550℃的温度下，以SiH4为反应物，生长厚度为80nm的多晶硅层，并在多晶硅层上通过干氧工艺在1250℃的温度下热氧化生长10nm厚度的薄SiO2缓冲层；
F2)在SiO2缓冲层上，采用低压化学气相淀积LPCVD的方法，在750℃的温度下，以NH3与SiH2Cl2为反应物，生长25nm厚度的Si3N4保护层；
F3)在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀圆形环状多晶硅栅极窗口并光刻，使窗口外侧边缘至环形隔离槽内侧边缘的距离为120nm，形成环状的65nm多晶硅栅；
F4)在185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤G，制作轻掺杂源漏。
G1)在1250℃的温度下对圆形环栅与外延层进行热氧化，使圆形环栅与外延层表面生长出5nm氧化层，作为缓冲隔离层；
G2)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1018cm-3的砷离子，形成深度为50nm的轻掺杂源漏区；
G3)清洗掉光刻胶保留缓冲隔离层。
步骤H，制作源漏区。
H1)在缓冲隔离层上采用低压化学气相淀积LPCVD的方法，在750℃的温度下，以NH3与SiH2Cl2为反应物，生长25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出圆形注入窗口，窗口边外侧边缘至环形栅极外侧边缘的距离为180nm；
H2)在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度1×1020cm-3的砷离子注入，以对窗口内部进行掺杂，使栅极内、外侧分别形成深度为80nm的圆形漏区和宽度为180nm的圆形环形源极有源区。
步骤I，源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于SOI衬底的环栅抗辐照MOS场效应管的制作。
本发明的效果可以通过以下仿真进一步说明：
一.仿真条件：
第一组参数：氧化物陷阱最大浓度5×1018cm-3，辐照剂量0、50krad、100krad、200krad、1Mrad；
第二组参数：氧化物陷阱最大浓度5×1017cm-3，辐照剂量0、50krad、100krad、200krad、1Mrad；
第三组参数：沟道掺杂浓度1×1018cm-3，7×1017cm-3，6×1017cm-3，5×1017cm-3，4×1017cm-3，3×1017cm-3，2×1017cm-3，辐照剂量0、50krad、100krad、200krad、1Mrad。
器件三维模型通过ISE-TCAD软件的器件描述工具DEVICES生成，仿真物理环境通过器件模拟工具DESSIS设置。
通过ISE-TCAD软件描述工具DEVICES生成本发明器件和常规器件。
二.仿真内容：
仿真1
利用第一组参数仿真本发明实例1制作的器件和常规器件的电特性，结果如图4，其中图4(a)是本发明器件与常规器件随总剂量累积，关态漏电的增长趋势图；图4(b)是常规器件的转移特性曲线图；图4(c)是本发明实例1制作的器件的转移特性曲线。
从图4(a)中可以看出常规器件随总剂量累积关态漏电迅速增加，当总剂量累积至200krad时，常规器件已经出现明显的关态漏电流。而本发明器件在200krad以下的关态漏电几乎不增加，当总剂量累积至1Mrad时，关态漏电无明显增加，比常规器件关态漏电流小近6个数量级。
从图4(b)、图4(c)中可以看出，在氧化物空间陷阱电荷浓度高的恶劣工艺条件下，本发明器件无论在关态漏电、阈值电压漂移以及亚阈值特性退化方面均大幅优于常规器件。
仿真2
利用第二组参数仿真本发明实例2制作的器件和常规器件的电特性，结果如图5，其中图5(a)是本发明器件与常规器件随总剂量累积，关态漏电的增长趋势；其中图5(b)是常规器件的转移特性曲线；其中图5(c)是本发明实例2制作的器件的转移特性曲线。
从图5(a)中可以看出常规器件随着总剂量累积，关态漏电迅速增加，当总剂量累积至200krad时，常规器件已经出现明显的关态漏电流。而本发明器件当总剂量累积至1Mrad时关态漏电几乎不增加，比常规器件关态漏电流小6个数量级。
从图5(b)、图5(c)中可以看出，在氧化物空间陷阱电荷浓度低的优良工艺条件下，本发明器件无论在关态漏电、阈值电压漂移以及亚阈值特性退化方面均大幅优于常规器件。
仿真3
利用第三组参数仿真本发明实例3制作的器件在不同沟道掺杂浓度下关态漏电流随总剂量变化曲线，结果如图6。
从图6中可以看出，随着沟道掺杂增加，本发明器件关态漏电呈减小趋势，采用较高的沟道掺杂可以使本发明器件获得更小的关态泄漏电流。
以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制。显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，例如本发明的环套结构，除了本实例给出矩形环及圆形环以外，还可使用其他非规则形状环，这些基于发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (9)
1.一种基于SOI衬底的环栅抗辐照MOS场效应管，包括Si衬底(1)，埋氧层(2)、Si外延层(3)和栅极，埋氧层(2)注入在硅衬底(1)内，特征在于：外延层(3)的中部内设有漏极有源区(5)，漏极有源区(5)外围紧邻的外延层上方设有多晶硅，形成环形栅极(4)；环形栅极(4)内外两侧边界下方的外延层内设有浓度为5×1017cm-3至5×1018cm-3的轻掺杂源漏区(7)，该轻掺杂源漏区之间的区域形成沟道；环形栅极(4)外围紧邻的外延层内设有环形源极有源区(6)，该源极有源区外围紧邻的外延层内设有环形隔离槽(8)，构成环形栅极-环形源极有源区-环形隔离槽的环套结构，以消除沟道与隔离槽界面处的寄生沟道，实现抗辐照加固。
2.根据权利要求1所述的基于SOI衬底的环栅抗辐照MOS场效应管，其特征在于环形栅极(4)的形状为矩形环或圆形环，环长为65nm，环宽根据所需的器件宽长比确定。
3.根据权利要求1所述的基于SOI衬底的环栅抗辐照MOS场效应管，其特征在于环形源极有源区(6)的形状为矩形或圆形，宽度为120-180nm。
4.根据权利要求1所述的基于SOI衬底的环栅抗辐照MOS场效应管，其特征在于环形隔离槽(8)的形状为矩形或圆形，宽度为300-500nm。
5.一种制备基于SOI衬底的环栅抗辐照MOS场效应管的方法，包括如下过程：
1)在厚度为600-1200nm的P型Si衬底(1)上，使用注氧隔离技术SIMOX注入厚度为300-500nm的埋氧层(2)，生成SOI衬底；
2)在SOI衬底上生长厚度为300nm的外延层(3)，再对外延层(3)进行深度为100-150nm，浓度为2×1017cm-3至1×1018cm-3的硼离子掺杂，以调节沟道浓度；
3)在外延层(3)上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层，再在SiO2缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作宽度为300-500nm的隔离槽窗口并进行刻蚀，形成环形隔离槽(8)；
4)刻蚀完成后在175-185℃的热磷酸中清洗去除掉隔离槽窗口内残余的SiO2缓冲层与Si3N4保护层，再使用化学汽相淀积CVD的方法生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光，抛光完成后再在温度为175-185℃的热磷酸液中清洗去除掉外延层上的SiO2缓冲层与Si3N4保护层；
5)在磷酸清洗后的外延层上，通过干氧工艺在1100-1200℃的温度下热氧化生长6-12nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净，再在1100-1200℃的温度下热氧化生长厚度1-2nm、厚度精确为±的栅氧化层；
6)制作多晶硅环形栅
6a)使用化学气相淀积CVD的方法在栅氧化层上生长厚度为50-80nm的多晶硅层，在多晶硅层上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层；
6b)在SiO2缓冲层上生长20-25nm厚的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀环状的多晶硅栅极窗口并光刻，形成65nm的多晶硅环形栅极(4)；再在175-185℃的热磷酸液中清洗去除掉SiO2缓冲层与Si3N4保护层；
7)制作轻掺杂源漏
7a)在1100-1250℃的温度下对环形栅极(4)与外延层(3)进行热氧化，使环形栅极(4)与外延层(3)表面生长出3-5nm厚的氧化层，作为缓冲隔离层；
7b)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1017cm-3至5×1018cm-3的砷离子，形成深度为30-50nm的轻掺杂源漏区(5)，再清洗掉光刻胶保留缓冲隔离层；
8)制作源漏区
8a)在缓冲隔离层上生长20-25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出注入窗口，窗口边外侧边缘至环形栅极外侧边缘的距离为120-180nm；
8b)在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度为2×1019cm-3至1×1020cm-3的砷离子注入，以对窗口内部进行掺杂，使栅极内、外侧分别形成深度为40-80nm的漏极有源区(3)和宽度为120-180nm的环形源极有源区(6)；
9)源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于SOI衬底的环栅抗辐照MOS场效应管的制作。
6.根据权利要求5所述的方法，其中所述步骤1)使用的SIMOX的方法注入埋氧层，是先在温度为600-700℃的条件下，对P型Si衬底(1)进行浓度为1.7×1018cm-2、能量为180KeV的氧离子注入；再在1300℃高温下退火5-6h；最后用5％的氢氟酸HF漂洗5min，并用清水清洗10min。
7.根据权利要求5所述的方法，其中所述步骤4)使用化学汽相淀积CVD的方法生长隔离氧化物SiO2，其工艺条件是：反应物为O2与SiH4；温度为400-550℃。
8.根据权利要求5所述的方法，其中所述步骤3)、6b)、8a)生长Si3N4保护层，采用低压化学气相淀积LPCVD方法进行，其工艺条件是：反应物为NH3与SiH2Cl2；温度为750℃。
9.根据权利要求5所述的方法，其中所述步骤6)使用化学汽相淀积CVD的方法生长多晶硅层，其工艺条件是：反应物为SiH4；温度为400-550℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611033213.XA CN106449760A (zh) | 2016-11-02 | 2016-11-02 | 基于soi衬底的环栅抗辐照mos场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611033213.XA CN106449760A (zh) | 2016-11-02 | 2016-11-02 | 基于soi衬底的环栅抗辐照mos场效应管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106449760A true CN106449760A (zh) | 2017-02-22 |
Family
ID=58221253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611033213.XA Pending CN106449760A (zh) | 2016-11-02 | 2016-11-02 | 基于soi衬底的环栅抗辐照mos场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449760A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109211897A (zh) * | 2017-06-30 | 2019-01-15 | 中国科学院微电子研究所 | 离子敏感场效应晶体管及其制备方法 |
| CN110098112A (zh) * | 2019-05-17 | 2019-08-06 | 电子科技大学 | 一种抗总剂量soi集成电路器件结构的实现方法 |
| CN111952189A (zh) * | 2020-08-21 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 基于空腔包围结构的环形栅场效应晶体管及制备方法 |
| CN112436051A (zh) * | 2020-11-03 | 2021-03-02 | 西安电子科技大学 | 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管 |
| CN112748640A (zh) * | 2019-10-31 | 2021-05-04 | 浙江大学 | 一种场效应细胞培养皿的制备流程 |
| CN113707721A (zh) * | 2021-07-27 | 2021-11-26 | 上海华力集成电路制造有限公司 | 一种环栅半导体器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030143811A1 (en) * | 2001-08-15 | 2003-07-31 | Joseph Benedetto | Method for radiation hardening N-channel MOS transistors |
| CN104934475A (zh) * | 2015-03-12 | 2015-09-23 | 西安电子科技大学 | 基于65nm工艺的环栅抗辐照MOS场效应管 |
-
2016
- 2016-11-02 CN CN201611033213.XA patent/CN106449760A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030143811A1 (en) * | 2001-08-15 | 2003-07-31 | Joseph Benedetto | Method for radiation hardening N-channel MOS transistors |
| CN104934475A (zh) * | 2015-03-12 | 2015-09-23 | 西安电子科技大学 | 基于65nm工艺的环栅抗辐照MOS场效应管 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109211897A (zh) * | 2017-06-30 | 2019-01-15 | 中国科学院微电子研究所 | 离子敏感场效应晶体管及其制备方法 |
| CN110098112A (zh) * | 2019-05-17 | 2019-08-06 | 电子科技大学 | 一种抗总剂量soi集成电路器件结构的实现方法 |
| CN112748640A (zh) * | 2019-10-31 | 2021-05-04 | 浙江大学 | 一种场效应细胞培养皿的制备流程 |
| CN111952189A (zh) * | 2020-08-21 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 基于空腔包围结构的环形栅场效应晶体管及制备方法 |
| CN112436051A (zh) * | 2020-11-03 | 2021-03-02 | 西安电子科技大学 | 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管 |
| CN113707721A (zh) * | 2021-07-27 | 2021-11-26 | 上海华力集成电路制造有限公司 | 一种环栅半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449760A (zh) | 基于soi衬底的环栅抗辐照mos场效应管 | |
| KR101020811B1 (ko) | 개선된 캐리어 이동도를 구비한 ｆｉｎｆｅｔ과 그 형성방법 | |
| CN104347420B (zh) | Ldmos器件及其形成方法 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN101777499B (zh) | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 | |
| US6509613B1 (en) | Self-aligned floating body control for SOI device through leakage enhanced buried oxide | |
| CN113035716B (zh) | 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法 | |
| CN104752513B (zh) | 一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法 | |
| CN104934475A (zh) | 基于65nm工艺的环栅抗辐照MOS场效应管 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| US8324035B2 (en) | Manufacturing method of SOI MOS device eliminating floating body effects | |
| CN113161240B (zh) | 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 | |
| CN101621009A (zh) | 一种制作部分耗尽soi器件体接触结构的方法 | |
| US9312378B2 (en) | Transistor device | |
| CN105514169A (zh) | 基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管 | |
| CN103531592B (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN211480035U (zh) | 一种半导体器件 | |
| CN114496763A (zh) | 一种提升mos器件抗总剂量能力的栅氧加固方法 | |
| CN102916047B (zh) | 一种利用埋氧腐蚀技术的soi体接触结构及形成方法 | |
| CN106384718A (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
| CN218101271U (zh) | 一种阈值电压与击穿电压自由可调的、抗热载流子效应的ldmos器件结构设计 | |
| CN111834221A (zh) | Ldmos和其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170222 |