CN111952189A - 基于空腔包围结构的环形栅场效应晶体管及制备方法 - Google Patents

基于空腔包围结构的环形栅场效应晶体管及制备方法 Download PDF

Info

Publication number
CN111952189A
CN111952189A CN202010850781.9A CN202010850781A CN111952189A CN 111952189 A CN111952189 A CN 111952189A CN 202010850781 A CN202010850781 A CN 202010850781A CN 111952189 A CN111952189 A CN 111952189A
Authority
CN
China
Prior art keywords
cavity
annular
ring
pole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010850781.9A
Other languages
English (en)
Inventor
刘强
俞文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010850781.9A priority Critical patent/CN111952189A/zh
Publication of CN111952189A publication Critical patent/CN111952189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种基于空腔包围结构的环形栅场效应晶体管及制备方法，场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，半导体顶层上设置有呈环形的环形栅极，半导体顶层中形成有第一极与第二极，第一极位于环形栅极内侧并被环形栅极包围，第二极位于环形栅极外侧并包围环形栅极，绝缘层中形成有环形空腔，环形空腔在垂直投影方向上包围第一极，且环形空腔在垂直投影方向上与环形栅极具有交叠。本发明在源区或漏区下方引入环型空腔，并且将栅极设置成与所述环型空腔对应的环形栅极结构，可以彻底消除绝缘层导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。

Description

基于空腔包围结构的环形栅场效应晶体管及制备方法
技术领域
本发明属于半导体设计及制造领域，特别是涉及一种基于空腔包围结构的环形栅场效应晶体管及制备方法。
背景技术
基于SOI衬底的晶体管具有良好的抗单粒子效应，但由于SOI结构中，绝缘层(BOX层)在高能粒子入射时，容易累积较多的正电荷，该正电荷在SOI顶层硅中引起了寄生导电沟道，从而引入了漏电流，使器件的电学性能发生漂移。
将SOI晶体管沟道下方的绝缘层(BOX层)去除，可以有效防止总剂量效应，一种基于图形化SOI衬底的晶体管结构如图1所示，该方案去除了晶体管沟道下方的绝缘层形成凹槽101，可以有效降低总剂量效应，然而，结构中绝缘层(BOX层)仍与导电沟道有重叠接触部分102，在发生总剂量效应时，会造成如虚线剪头方向上的漏电。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于空腔包围结构的环形栅场效应晶体管及制备方法，用于解决现有技术中图形化SOI衬底的晶体管结构的绝缘层与导电沟道有重叠接触部分，在发生总剂量效应时会造成漏电的问题。
为实现上述目的及其他相关目的，本发明提供一种基于空腔包围结构的环形栅场效应晶体管的制备方法，所述制备方法包括步骤：1)提供依次层叠的基底、绝缘层及半导体顶层，所述绝缘层中具有环形空腔；2)于所述半导体顶层上形成呈环形的环形栅极，所述环形空腔在垂直投影方向上与所述环形栅极具有交叠；3)于所述半导体顶层中形成第一极与第二极，所述第一极位于所述环形栅极内侧并被所述环形栅极包围，所述第二极位于所述环形栅极外侧并包围所述环形栅极，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个，所述环形空腔在垂直投影方向上包围所述第一极。
可选地，步骤1)包括：1-1)提供半导体层，对所述半导体层进行离子注入，以于所述半导体层中形成剥离层，所述剥离层与需要形成的空腔结构之间具有预设距离，所述预设距离依据所述空腔结构设定，所述设定方式包括所述预设距离大于所述空腔结构的空腔特征尺寸的1/8；1-2)提供基底，所述基底表面包含具有空腔结构的绝缘层，将所述半导体层进行所述离子注入的一侧与所述基底进行键合；1-3)沿所述剥离层剥离所述半导体层，使所述半导体层的一部分转移到所述图形化介质层上，以在所述图形化介质层上形成转移衬底膜层；1-4)氧化所述转移衬底膜层以在所述转移衬底膜层表层形成氧化层，去除所述氧化层以减薄所述转移衬底膜层，或者采用机械化学抛光工艺减薄所述转移衬底层，以形成所述半导体顶层；其中，所述空腔特征尺寸的定义方式包括：定义所述空腔结构上方平行于所述空腔结构表面的二维平面；在所述二维平面内，所述空腔结构上方具有若干选定点；对于每一所述选定点，具有经过所述选定点的若干条直线；每一条所述直线与所述空腔结构的边缘之间具有至少两个接触点，选择经过所述选定点的所述直线延伸的两个方向分别与所述选定点近邻的第一接触点及第二接触点，所述第一接触点与所述第二接触点之间的距离定义为空腔尺寸；基于经过每一所述选定点的若干所述直线得到最小的所述空腔尺寸；基于所述空腔结构上方的若干所述选定点，选取所有所述空腔尺寸中的最大值，获得所述空腔特征尺寸。
可选地，所述环形空腔的宽度小于所述环形栅极的宽度，且所述环形栅极在垂直投影方向上完全覆盖所述环形空腔。
可选地，所述环形空腔的宽度大于或等于所述环形栅极的宽度，且所述环形空腔在垂直投影方向上完全覆盖所述环形栅极。
可选地，还包括步骤：制备栅极引出结构，所述栅极引出结构包括引出焊盘及引出跨桥，所述引出焊盘位于所述第二极外侧且与所述第二极电隔离，所述引出跨桥跨越所述第二极与所述环形栅极连接。
可选地，所述环形空腔内具有一个或多个环形支撑结构，所述环形支撑结构由所述绝缘层保留而成。
可选地，所述环形栅极包括圆形环及矩形环中的一种。
可选地，所述第二极外围的半导体顶层中还形成有环形重掺杂隔离区，且所述环形重掺杂隔离区的导电类型与所述第二极的导电类型相反；或者，所述第二极外围还形成有环形浅沟道隔离区，所述浅沟道隔离区包括环形槽以及填充于所述环形槽中的绝缘材料。
本发明还提供一种基于空腔包围结构的环形栅场效应晶体管，所述场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，所述半导体顶层上设置有呈环形的环形栅极，所述半导体顶层中形成有第一极与第二极，所述第一极位于所述环形栅极内侧并被所述环形栅极包围，所述第二极位于所述环形栅极外侧并包围所述环形栅极，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个，所述绝缘层中形成有环形空腔，所述环形空腔在垂直投影方向上包围所述第一极，且所述环形空腔在垂直投影方向上与所述环形栅极具有交叠。
可选地，所述环形空腔的宽度小于所述环形栅极的宽度，且所述环形栅极在垂直投影方向上完全覆盖所述环形空腔。
可选地，所述环形空腔的宽度大于或等于所述环形栅极的宽度，且所述环形空腔在垂直投影方向上完全覆盖所述环形栅极。
可选地，还包括栅极引出结构，所述栅极引出结构包括引出焊盘及引出跨桥，所述引出焊盘位于所述第二极外侧且与所述第二极电隔离，所述引出跨桥跨越所述第二极与所述环形栅极连接。
可选地，所述环形栅极包括圆形环及矩形环中的一种。
可选地，所述环形空腔内具有一个或多个环形支撑结构，所述环形支撑结构由所述绝缘层保留而成。
可选地，所述第二极外围的半导体顶层中还形成有环形重掺杂隔离区，且所述环形重掺杂隔离区的导电类型与所述第二极的导电类型相反。
可选地，所述第二极外围还形成有环形浅沟道隔离区，所述浅沟道隔离区包括环形槽以及填充于所述环形槽中的绝缘材料。
如上所述，本发明的基于空腔包围结构的环形栅场效应晶体管及制备方法，具有以下有益效果：
本发明在源区或漏区下方引入环型空腔，并且将栅极设置成与所述环型空腔对应的环形栅极结构，可以彻底消除绝缘层导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
本发明在进行离子注入形成剥离界面时依据需要形成的空腔结构预制剥离层，使剥离层与需要形成的空腔结构之间的预设距离大于所述空腔结构的空腔特征尺寸的1/8，再通过抛光减薄、氧化减薄形成所需厚度的半导体顶层，可以保证空腔结构上方的材料层在制备得到具有空腔结构的半导体衬底的过程中不发生破损，提高器件良率及性能。
附图说明
图1显示为一种基于图形化SOI衬底的晶体管结构示意图。
图2～图11显示为本发明实施例1的基于空腔包围结构的环形栅场效应晶体管的制备方法各步骤所呈现的结构示意图。
图12～图13显示为本发明实施例2的基于空腔包围结构的环形栅场效应晶体管所呈现的结构示意图。
图14～图15显示为本发明实施例3的基于空腔包围结构的环形栅场效应晶体管所呈现的结构示意图。
图16显示为本发明实施例4的基于空腔包围结构的环形栅场效应晶体管所呈现的结构示意图。
图17显示为本发明的基于空腔包围结构的环形栅场效应晶体管的性能曲线示意图。
元件标号说明
201 基底
202 绝缘层
203 半导体顶层
204 环形空腔
2041 环形支撑结构
205 环形栅极
2051 栅氧化层
2052 栅电极
2053 栅极侧墙
206 第一极
207 第二极
301 栅极引出结构
3011 引出焊盘
3012 引出跨桥
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图2～图16所示，其中，图3、5、7、9、11、13、15分别显示为图2、4、6、8、10、12、14中A-A’处的截面结构示意图，本实施例提供一种基于空腔包围结构的环形栅场效应晶体管的制备方法，所述制备方法包括步骤：
如图2～图3所示，首先进行步骤1)，提供依次层叠的基底201、绝缘层202及半导体顶层203，所述绝缘层202中具有环形空腔204。
具体地，步骤1)包括：
如图3所示，首先进行1-1)，提供半导体层，对所述半导体层进行离子注入，以于所述半导体层中形成剥离层，所述剥离层与需要形成的空腔结构之间具有预设距离，所述预设距离依据所述空腔结构设定，所述设定方式包括所述预设距离大于所述空腔结构的空腔特征尺寸的1/8。
例如，所述半导体层可以为Si，当然，Si也可以被可替换为Ge、GaN、SiC、GaAs、AlGaN、Ga2O3、InP或其它晶体半导体。
在本实施例中，所述空腔特征尺寸的定义方式包括：定义所述空腔结构上方平行于所述空腔结构表面的二维平面；在所述二维平面内，所述空腔结构上方具有若干选定点；对于每一所述选定点，具有经过所述选定点的若干条直线；每一条所述直线与所述空腔结构的边缘之间具有至少两个接触点，选择经过所述选定点的所述直线延伸的两个方向分别与所述选定点近邻的第一接触点及第二接触点，所述第一接触点与所述第二接触点之间的距离定义为空腔尺寸；基于经过每一所述选定点的若干所述直线得到最小的所述空腔尺寸；基于所述空腔结构上方的若干所述选定点，选取所有所述空腔尺寸中的最大值，获得所述空腔特征尺寸。例如，在本实施例中，所述空腔特征尺寸为所述环形空腔204的宽度。
如图3所示，然后进行步骤1-2)，提供基底201，所述基底201表面包含具有空腔结构的绝缘层202，将所述半导体层进行所述离子注入的一侧与所述基底201进行键合。
例如，所述基底201可以为Si等，所述绝缘层202可以是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化铪铝、氧化锆、氧化铪锆、氧化镧镥或其它绝缘介质。可以通过如光刻-刻蚀工艺在所述绝缘层202中形成所述空腔结构，所述空腔结构底部可以保留部分的绝缘层202，也可以是完全去除所述绝缘层202，也可以是贯穿所述绝缘层202并延伸至所述基底201一深度。
如图3所示，接着进行步骤1-3)，沿所述剥离层剥离所述半导体层，使所述半导体层的一部分转移到所述图形化介质层上，以在所述图形化介质层上形成转移衬底膜层；
如图3所示，最后进行步骤1-4)，氧化所述转移衬底膜层以在所述转移衬底膜层表层形成氧化层，去除所述氧化层以减薄所述转移衬底膜层，或者采用机械化学抛光工艺减薄所述转移衬底层，以形成所述半导体顶层203。
本发明在进行离子注入形成剥离界面时依据需要形成的空腔结构预制剥离层，使剥离层与需要形成的空腔结构之间的预设距离大于所述空腔结构的空腔特征尺寸的1/8，再通过抛光减薄、氧化减薄形成所需厚度的半导体顶层203，可以保证空腔结构上方的材料层在制备得到具有空腔结构的半导体衬底的过程中不发生破损，提高器件良率及性能。
如图4～图7所示，然后进行步骤2)，于所述半导体顶层203上形成呈环形的环形栅极205，所述环形空腔204在垂直投影方向上与所述环形栅极205具有交叠区域，其中，所述交叠区域在从源到漏的方向上最小距离超过所述半导体顶层203厚度的1/2。
具体地，包括步骤：
如图4～图5所示，进行步骤2-1)，采用热氧化方法或沉积方法于所述半导体顶层203表面形成栅氧化层2051，所述栅氧化层2051可以由热氧化、原子层沉积等方式制备，栅氧化层2051可以是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氧化铪铝、氧化锆、氧化铪锆、氧化镧镥，或其它具有良好绝缘性介质。
如图6～图7所示，进行步骤2-2)，采用沉积方法于所述栅氧化层2051上形成栅电极材料并通过刻蚀形成栅电极2052，所述栅电极材料可以是多晶硅、Ti、Cu、Al、W、Ni、Cr、Ta、Mo、TiN、TaN等导电材料或合金。
然后进行步骤2-3)，在所述栅电极2052两侧形成栅极侧墙2053。
在本实施例中，还包括对所述源区及漏区进行轻掺杂的步骤，以降低导通电阻。
在本实施例中，所述环形空腔204的宽度大于或等于所述环形栅极205的宽度，且所述环形空腔204在垂直投影方向上完全覆盖所述环形栅极205，本实施例的环形空腔204的宽度大于或等于所述环形栅极205的宽度，可以进一步提高器件的抗总剂量辐照性能。
如图8～图11所示，最后进行步骤3)，通过离子注入及退火工艺，于所述半导体顶层203中形成第一极与第二极207，所述第一极206位于所述环形栅极205内侧并被所述环形栅极205包围，所述第二极207位于所述环形栅极205外侧并包围所述环形栅极205，所述第一极206为源极与漏极中的一个，所述第二极207为源极与漏极中的另一个，所述环形空腔204在垂直投影方向上包围所述第一极206。
所述场效应晶体管可以为NMOS，所述源极与漏极为N型掺杂，所述场效应晶体管也可以为PMOS，所述源极与漏极为P型掺杂。
进一步地，还可以对所述源区及漏区进行Halo注入，形成Halo注入区。
需要说明的是，所述环形栅极205包括圆形环及矩形环中的一种。在本实施例中，所述环形栅极205为圆形环。
进一步地，所述第二极207外围的半导体顶层203中还可以形成有环形重掺杂隔离区，且所述环形重掺杂隔离区的导电类型与所述第二极207的导电类型相反；或者，所述第二极207外围还形成有环形浅沟道隔离区，所述浅沟道隔离区包括环形槽以及填充于所述环形槽中的绝缘材料。
如图10～图11所示，本实施例还提供一种基于空腔包围结构的环形栅场效应晶体管，所述场效应晶体管包括依次层叠的基底201、绝缘层202及半导体顶层203，所述半导体顶层203上设置有呈环形的环形栅极205，所述半导体顶层203中形成有第一极206与第二极207，所述第一极206位于所述环形栅极205内侧并被所述环形栅极205包围，所述第二极207位于所述环形栅极205外侧并包围所述环形栅极205，所述第一极206为源极与漏极中的一个，所述第二极207为源极与漏极中的另一个，所述绝缘层202中形成有环形空腔204，所述环形空腔204在垂直投影方向上包围所述第一极206，且所述环形空腔204在垂直投影方向上与所述环形栅极205具有交叠。
所述场效应晶体管可以为NMOS，所述源极与漏极为N型掺杂，所述场效应晶体管也可以为PMOS，所述源极与漏极为P型掺杂。
在本实施例中，所述环形空腔204的宽度大于或等于所述环形栅极205的宽度，且所述环形空腔204在垂直投影方向上完全覆盖所述环形栅极205。本实施例的环形空腔204的宽度大于或等于所述环形栅极205的宽度，可以进一步提高器件的抗总剂量辐照性能。
所述环形栅极205包括圆形环及矩形环中的一种。在本实施例中，所述环形栅极205为圆形环。
可选地，所述第二极207外围的半导体顶层203中还形成有环形重掺杂隔离区，且所述环形重掺杂隔离区的导电类型与所述第二极207的导电类型相反。或者，所述第二极207外围还形成有环形浅沟道隔离区，所述浅沟道隔离区包括环形槽以及填充于所述环形槽中的绝缘材料。
本发明在源区或漏区下方引入环型空腔，并且将栅极设置成与所述环型空腔对应的环形栅极205结构，可以彻底消除绝缘层202导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
如图17所示，本发明基于空腔包围结构的环形栅场效应晶体管在TG偏置下，经过1Mrad(Si)剂量辐照，器件性能仅出现轻微恶化，表明该器件具有良好的抗总剂量辐照能力。
实施例2
如图12～图13所示，本实施例还提供一种基于空腔包围结构的环形栅场效应晶体管及制备方法，其基本结构如实施例1，其中，与实施例1的不同之处在于：所述环形空腔204的宽度小于所述环形栅极205的宽度，且所述环形栅极205在垂直投影方向上完全覆盖所述环形空腔204。
实施例3
如图14～图15所示，本实施例还提供一种基于空腔包围结构的环形栅场效应晶体管及制备方法，其基本结构如实施例1，其中，与实施例1的不同之处在于：所述环形空腔204内具有一个或多个环形支撑结构2041，所述环形支撑结构由所述绝缘层202保留而成。所述环形空腔204内具有环形支撑结构2041，可以有效减小环形空腔204的空腔特征尺寸，降低剥离的半导体层所需厚度，节省后续减薄的工艺时间。同时，所述环形支撑结构2041在后续的器件使用中，可以有效加强环形空腔204的机械强度，提高器件的稳定性。
实施例4
如图16所示，本实施例还提供一种基于空腔包围结构的环形栅场效应晶体管及制备方法，其基本结构如实施例1，其中，与实施例1的不同之处在于：还包括步骤：制备栅极引出结构301，所述栅极引出结构301包括引出焊盘3011及引出跨桥3012，所述引出焊盘3011位于所述第二极207外侧且与所述第二极207电隔离，所述引出跨桥3012跨越所述第二极207与所述环形栅极205连接。本实施例的栅极引出结构301通过跨桥引出，可以大大简化后续栅极的引线制作，有利于场效应晶体管的封装或与其他电路的连接。
如上所述，本发明的基于空腔包围结构的环形栅场效应晶体管的制备方法，具有以下有益效果：
本发明在源区或漏区下方引入环型空腔，并且将栅极设置成与所述环型空腔对应的环形栅极205结构，可以彻底消除绝缘层202导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
本发明在进行离子注入形成剥离界面时依据需要形成的空腔结构预制剥离层，使剥离层与需要形成的空腔结构之间的预设距离大于所述空腔结构的空腔特征尺寸的1/8，再通过抛光减薄、氧化减薄形成所需厚度的半导体顶层203，可以保证空腔结构上方的材料层在制备得到具有空腔结构的半导体衬底的过程中不发生破损，提高器件良率及性能。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：
1)提供依次层叠的基底、绝缘层及半导体顶层，所述绝缘层中具有环形空腔；
2)于所述半导体顶层上形成呈环形的环形栅极，所述环形空腔在垂直投影方向上与所述环形栅极具有交叠；
3)于所述半导体顶层中形成第一极与第二极，所述第一极位于所述环形栅极内侧并被所述环形栅极包围，所述第二极位于所述环形栅极外侧并包围所述环形栅极，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个，所述环形空腔在垂直投影方向上包围所述第一极。
2.根据权利要求1所述的基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于，步骤1)包括：
1-1)提供半导体层，对所述半导体层进行离子注入，以于所述半导体层中形成剥离层，所述剥离层与需要形成的空腔结构之间具有预设距离，所述预设距离依据所述空腔结构设定，所述设定方式包括所述预设距离大于所述空腔结构的空腔特征尺寸的1/8；
1-2)提供基底，所述基底表面包含具有空腔结构的绝缘层，将所述半导体层与所述基底进行键合；
1-3)沿所述剥离层剥离所述半导体层，使所述半导体层的一部分转移到所述图形化介质层上，以在所述图形化介质层上形成转移衬底膜层；
1-4)氧化所述转移衬底膜层以在所述转移衬底膜层表层形成氧化层，去除所述氧化层以减薄所述转移衬底膜层，或者采用机械化学抛光工艺减薄所述转移衬底层，以形成所述半导体顶层；
其中，所述空腔特征尺寸的定义方式包括：定义所述空腔结构上方平行于所述空腔结构表面的二维平面；在所述二维平面内，所述空腔结构上方具有若干选定点；对于每一所述选定点，具有经过所述选定点的若干条直线；每一条所述直线与所述空腔结构的边缘之间具有至少两个接触点，选择经过所述选定点的所述直线延伸的两个方向分别与所述选定点近邻的第一接触点及第二接触点，所述第一接触点与所述第二接触点之间的距离定义为空腔尺寸；基于经过每一所述选定点的若干所述直线得到最小的所述空腔尺寸；基于所述空腔结构上方的若干所述选定点，选取所有所述空腔尺寸中的最大值，获得所述空腔特征尺寸。
3.根据权利要求1所述的基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于：所述环形空腔的宽度小于所述环形栅极的宽度，且所述环形栅极在垂直投影方向上完全覆盖所述环形空腔。
4.根据权利要求1所述的基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于：所述环形空腔的宽度大于或等于所述环形栅极的宽度，且所述环形空腔在垂直投影方向上完全覆盖所述环形栅极。
5.根据权利要求1所述的基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于：还包括步骤：制备栅极引出结构，所述栅极引出结构包括引出焊盘及引出跨桥，所述引出焊盘位于所述第二极外侧且与所述第二极电隔离，所述引出跨桥跨越所述第二极与所述环形栅极连接。
6.根据权利要求1所述的基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于：所述环形空腔内具有一个或多个环形支撑结构，所述环形支撑结构由所述绝缘层保留而成。
7.根据权利要求1所述的基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于：所述环形栅极包括圆形环及矩形环中的一种。
8.根据权利要求1所述的基于空腔包围结构的环形栅场效应晶体管的制备方法，其特征在于：所述第二极外围的半导体顶层中还形成有环形重掺杂隔离区，且所述环形重掺杂隔离区的导电类型与所述第二极的导电类型相反；或者，所述第二极外围还形成有环形浅沟道隔离区，所述浅沟道隔离区包括环形槽以及填充于所述环形槽中的绝缘材料。
9.一种基于空腔包围结构的环形栅场效应晶体管，其特征在于，所述场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，所述半导体顶层上设置有呈环形的环形栅极，所述半导体顶层中形成有第一极与第二极，所述第一极位于所述环形栅极内侧并被所述环形栅极包围，所述第二极位于所述环形栅极外侧并包围所述环形栅极，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个，所述绝缘层中形成有环形空腔，所述环形空腔在垂直投影方向上包围所述第一极，且所述环形空腔在垂直投影方向上与所述环形栅极具有交叠。
10.根据权利要求9所述的基于空腔包围结构的环形栅场效应晶体管，其特征在于：所述环形空腔的宽度小于所述环形栅极的宽度，且所述环形栅极在垂直投影方向上完全覆盖所述环形空腔。
11.根据权利要求9所述的基于空腔包围结构的环形栅场效应晶体管，其特征在于：所述环形空腔的宽度大于或等于所述环形栅极的宽度，且所述环形空腔在垂直投影方向上完全覆盖所述环形栅极。
12.根据权利要求9所述的基于空腔包围结构的环形栅场效应晶体管，其特征在于：还包括栅极引出结构，所述栅极引出结构包括引出焊盘及引出跨桥，所述引出焊盘位于所述第二极外侧且与所述第二极电隔离，所述引出跨桥跨越所述第二极与所述环形栅极连接。
13.根据权利要求9所述的基于空腔包围结构的环形栅场效应晶体管，其特征在于：所述环形栅极包括圆形环及矩形环中的一种。
14.根据权利要求9所述的基于空腔包围结构的环形栅场效应晶体管，其特征在于：所述环形空腔内具有一个或多个环形支撑结构，所述环形支撑结构由所述绝缘层保留而成。
15.根据权利要求9所述的基于空腔包围结构的环形栅场效应晶体管，其特征在于：所述第二极外围的半导体顶层中还形成有环形重掺杂隔离区，且所述环形重掺杂隔离区的导电类型与所述第二极的导电类型相反。
16.根据权利要求9所述的基于空腔包围结构的环形栅场效应晶体管，其特征在于：所述第二极外围还形成有环形浅沟道隔离区，所述浅沟道隔离区包括环形槽以及填充于所述环形槽中的绝缘材料。
CN202010850781.9A 2020-08-21 2020-08-21 基于空腔包围结构的环形栅场效应晶体管及制备方法 Pending CN111952189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010850781.9A CN111952189A (zh) 2020-08-21 2020-08-21 基于空腔包围结构的环形栅场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010850781.9A CN111952189A (zh) 2020-08-21 2020-08-21 基于空腔包围结构的环形栅场效应晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN111952189A true CN111952189A (zh) 2020-11-17

Family

ID=73359528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010850781.9A Pending CN111952189A (zh) 2020-08-21 2020-08-21 基于空腔包围结构的环形栅场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN111952189A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525383B1 (en) * 1997-02-14 2003-02-25 Siemens Aktiengesellschaft Power MOSFET
US20090218627A1 (en) * 2008-02-28 2009-09-03 International Business Machines Corporation Field effect device structure including self-aligned spacer shaped contact
CN104934475A (zh) * 2015-03-12 2015-09-23 西安电子科技大学 基于65nm工艺的环栅抗辐照MOS场效应管
CN106449760A (zh) * 2016-11-02 2017-02-22 西安电子科技大学 基于soi衬底的环栅抗辐照mos场效应管
CN106816381A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN108155246A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN109427912A (zh) * 2017-08-21 2019-03-05 中国科学院物理研究所 薄膜晶体管和场效应二极管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525383B1 (en) * 1997-02-14 2003-02-25 Siemens Aktiengesellschaft Power MOSFET
US20090218627A1 (en) * 2008-02-28 2009-09-03 International Business Machines Corporation Field effect device structure including self-aligned spacer shaped contact
CN104934475A (zh) * 2015-03-12 2015-09-23 西安电子科技大学 基于65nm工艺的环栅抗辐照MOS场效应管
CN106816381A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN106449760A (zh) * 2016-11-02 2017-02-22 西安电子科技大学 基于soi衬底的环栅抗辐照mos场效应管
CN109427912A (zh) * 2017-08-21 2019-03-05 中国科学院物理研究所 薄膜晶体管和场效应二极管
CN108155246A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
QIANG LIU等: "Novel Void Embedded Design for Total Ionizing Dose Hardening of Silicon-on-Insulator MOSFET", IEEE ELECTRON DEVICE LETTERS, 30 November 2022 (2022-11-30), pages 1814 *

Similar Documents

Publication Publication Date Title
CN103928516B (zh) 具有双平行沟道结构的半导体器件及其制造方法
JP5511308B2 (ja) 半導体装置およびその製造方法
CN103311244B (zh) 半导体器件及用于制造半导体器件的方法
TWI696242B (zh) 用於形成薄的絕緣體上半導體基板的方法
KR20200026736A (ko) 절연체 상 반도체(soi) 기판을 형성하는 방법
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
TW201338168A (zh) 電晶體及其製造方法
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
US8987820B1 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
CN111986996B (zh) 改善自热效应的soi器件及其制备方法
CN110504218B (zh) 半导体器件的制造方法和形成cmos器件的方法
CN109411538B (zh) 半导体器件及其制造方法及包括该器件的电子设备
US20220384641A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
US20230268432A1 (en) Manufacturing method of a semiconductor device
CN111952189A (zh) 基于空腔包围结构的环形栅场效应晶体管及制备方法
CN111952186A (zh) 基于空腔包围结构的场效应晶体管及制备方法
US10680065B2 (en) Field-effect transistors with a grown silicon-germanium channel
CN111952184B (zh) 基于图形化埋层介质层的环栅场效应晶体管的制备方法
CN109962106B (zh) Mosfet器件及其制造方法
US10535734B2 (en) Method for fabricating semiconductor device
TWI553866B (zh) 半導體裝置及其製造方法
CN115732560A (zh) 一种环栅晶体管及其制造方法
CN117613072A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination