CN104934475A - 基于65nm工艺的环栅抗辐照MOS场效应管 - Google Patents
基于65nm工艺的环栅抗辐照MOS场效应管 Download PDFInfo
- Publication number
- CN104934475A CN104934475A CN201510108395.1A CN201510108395A CN104934475A CN 104934475 A CN104934475 A CN 104934475A CN 201510108395 A CN201510108395 A CN 201510108395A CN 104934475 A CN104934475 A CN 104934475A
- Authority
- CN
- China
- Prior art keywords
- ring
- grid
- oxide
- layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005855 radiation Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 55
- 239000010410 layer Substances 0.000 claims description 53
- 239000011241 protective layer Substances 0.000 claims description 49
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 48
- 238000002955 isolation Methods 0.000 claims description 48
- 239000011248 coating agent Substances 0.000 claims description 35
- 238000000576 coating method Methods 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 238000004140 cleaning Methods 0.000 claims description 29
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000002253 acid Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- 239000000376 reactant Substances 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000007850 degeneration Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于65nm工艺的环栅抗辐照MOS场效应管，主要解决传统65nm MOS场效应管在总剂量辐照环境下，阈值电压漂移、亚阈值摆幅退化和关态漏电流退化的问题。其包括P型衬底(1)和位于衬底上的外延层(2)，外延层中部内设有漏区(3)，漏区外围紧邻的外延层上方设有栅极(4)，栅极内外两侧边界下方的外延层内设有轻掺杂源漏区(5)，该轻掺杂源漏区之间的区域形成沟道；栅极外围紧邻的外延层内设有源区(6)，源区外围紧邻的外延层内设有隔离槽(7)，形成依次包围在有源区外部的栅环、源环和隔离槽环环套结构。本发明提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。
Description
技术领域
本发明属于半导体器件技术领域，特别涉及一种抗总剂量辐照的65nm MOS场效应晶体管，可用于大规模集成电路的制备。
背景技术
自从1964年首次发现金属氧化物半导体场效应晶体管MOSFET的电离辐射效应以来，对于空间应用的电子系统器件和电路来说，电离辐射的总剂量效应都是导致功能衰退的最重要因素之一。总剂量效应是指，能量大于半导体禁带宽度的致电离辐射粒子照射半导体时，半导体内部部分束缚态电子吸收辐射粒子能量，被激发到导带，产生电子空穴对的效应。研究表明，总剂量效应主要对器件的介质及界面产生重要影响。总剂量效应对于体硅结构器件的影响可以归结为以下几个方面：阈值电压、亚阈值摆幅以及关态泄漏电流，这些参数的退化会严重影响器件性能及可靠性。
随着集成电路技术按照摩尔定律飞速的发展，商用集成电路器件已经进入了22nm等级，而航空航天等国防军用系统器件和电路也在朝着更小尺寸不断迈进。对于商用集成电路系统中来说，采用SOI绝缘体上硅结构代替传统的体硅结构可以有效地消除闩锁效应，提高器件性能。对于航天航空应用来说，SOI结构在一定程度上减小了单粒子效应的影响，但是由于隔离介质层的存在，使得其抵抗总剂量效应的能力大大下降。如图1所示，传统常规65nmMOS场效应晶体管，包括P型衬底1和位于衬底上的外延层2，外延层2的上方四周设有隔离槽7、外延层2的上方中部设有栅极4，栅极6左右两侧边界到隔离槽7内边界之间的外延层2中分别设有源区6和漏区3，栅极4两侧边界下方的外延层2中设有轻掺杂源漏区5，两个轻掺杂源漏区5之间的区域形成沟道。这种传统的65nm MOS场效应晶体管，随着尺寸的不断减小，栅氧化层厚度减薄，总剂量效应抗性有所提升。有研究表明，总剂量导致的阈值电压漂移与介质厚度呈指数关系。随着器件尺寸缩小至65nm，其SiO2的栅氧化层厚度减薄至1nm量级，且具有很高的界面质量。介质厚度减薄及界面质量的提升使得总剂量效应得到自然的改善，但却使浅槽隔离STI以及互连介质对器件的影响变得重要。浅槽隔离STI引入的寄生沟道会导致器件阈值电压漂移、亚阈值摆幅退化 以及关态泄漏电流增加，甚至在总剂量累积至一定程度时沟道无法正常关断导致器件失效，严重威胁电路及系统的可靠性。
发明内容
本发明的目的在于针对上述现有65nm MOS场效应管的不足，提出一种基于65nm工艺的环栅抗辐照MOS场效应管，以提高器件在辐照环境下的可靠性。
本发明的技术思路是在65nm MOS工艺基础上，参照MOS器件结构加固技术，通过使隔离-源-栅-漏从外到内依次形成环套结构，从而消除辐照敏感区域，实现抗辐照加固。
根据上述思路，本发明的技术方案是这样实现的：
一.本发明的65nm MOS场效应管，包括P型衬底和位于衬底上的外延层，其特征在于：外延层中部内设有漏极有源区，漏极有源区外围紧邻的外延层上方设有环形栅极，栅极内外两侧边界下方的外延层内设有轻掺杂源漏区，该轻掺杂源漏区之间的区域形成沟道；栅极外围紧邻的外延层内设有环形源极有源区，源极有源区外围紧邻的外延层内设有环形隔离槽，形成依次包围在有源区外部的栅环、源环和隔离槽环环套结构，以消除沟道与隔离槽界面处的寄生沟道，实现抗辐照加固。
二.制作本发明的65nm MOS场效应管的方法，包括如下步骤：
1)在P型衬底上生长厚度600-1200nm的外延层，再对外延层进行深度为100-150nm，浓度为2×1017cm-3至1×1018cm-3的掺杂，以调节沟道浓度；
2)在外延层上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层，在SiO2缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作宽度300-500nm的隔离槽窗口并进行刻蚀，形成隔离槽环，刻蚀完成后清洗光刻胶，再在175-185℃的热磷酸中清洗去除SiO2缓冲层与Si3N4保护层；
3)磷酸清洗后，使用化学汽相淀积CVD的方法生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光，抛光完成后再在温度为175-185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层；
4)磷酸清洗后，通过干氧工艺在1100-1200℃的温度下热氧化生长6-12nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净，再在1100-1200℃的温度下热氧化生长厚度1-2nm的栅氧化层，厚度精确±
5)制作多晶硅栅
使用化学汽相淀积CVD的方法在栅氧化层上生长厚度为50-80nm的多晶硅层，在多晶硅层上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层；
在SiO2缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀环状的多晶硅栅极窗口并光刻，形成环状的65nm多晶硅栅；
再在175-185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层；
6)制作轻掺杂源漏
在1100-1250℃的温度下对多晶硅栅与外延层进行热氧化，使多晶硅栅与外延层表面生长出3-5nm氧化层作为缓冲隔离层；
在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1017cm-3至5×1018cm-3的砷离子，形成深度为30-50nm的轻掺杂源漏；
再清洗掉光刻胶保留缓冲隔离层；
7)制作源漏区
在缓冲隔离层上生长20-25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出注入窗口，窗口边沿距离栅环外侧120-180nm；
在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度2×1019cm-3至1×1020cm-3的砷离子注入对对窗口内部进行掺杂，使栅极内、外侧分别形成深度为40-80nm的漏区和环形源区，其中源区宽度为120-180nm；
8)源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的环栅抗辐照MOS场效应管的制作。
本发明具有如下优点：
1.本发明中由于引入环栅结构，消除了常规器件的沟道与隔离槽界面处的寄生沟道，使得器件在辐照环境中泄漏电流减小，消除了寄生结构对器件阈值电压以及亚阈值摆幅的影响，提高了器件工作可靠性与抗总剂量辐照的能力。
2.本发明由于仅改变部分光刻窗口形状，与常规65nm MOS器件相比可在不增加工艺成本的条件下增强器件抗总剂量能力。
3.仿真结果表明：
本发明具有较强的抗总剂量辐照能力，在相同总剂量辐照条件下，关态漏电流较普通 MOS器件明显降低；
本发明随剂量累积泄漏电流无明显增长，在剂量累积至1Mrad时关态漏电流比普通MOS器件小6个数量级，表现出十分良好的抗总剂量辐照特性。
附图说明
图1是常规65nm MOS场效应管结构示意图；
图2是本发明65nm MOS场效应管结构示意图；
图3是制备本发明器件的工艺流程图；
图4是对本发明第一组65nm MOS器件与常规65nm MOS场效应管的电特性仿真图；
图5是对本发明第二组65nm MOS器件与常规65nm MOS场效应管的电特性仿真图；
图6是对本发明的三组65nm MOS场效应管在不同沟道掺杂浓度下的关态漏电流随总剂量变化的曲线。
具体实施方式
以下结合附图对本发明的技术方案和效果做进一步详细描述。
参照图2，本发明的65nmMOS场效应管包括P型衬底1、外延层2、漏极有源区3、环形栅极4、环形轻掺杂源漏区5、环形源极有源区6以及环形隔离槽7，其中：
外延层2位于衬底1的上方；漏极有源区3位于外延层2的中部内，被位于外延层2上方的环形栅极4所包围；环形栅极4的内侧边缘紧邻漏极有源区3并将其包围，环形栅极4的外侧边缘紧邻源极有源区6，环形栅极4宽度即栅长为65nm；
环形轻掺杂源漏区5分为两个，一个位于环形栅极4内侧边界下方的外延层内，并与漏极有源区3相互邻接；另一个位于环形栅极4外侧边界下方的外延层内，并与源极有源区6相互邻接；这两个环形轻掺杂源漏区之间的区域形成沟道；
环形源极有源区6位于外延层2内，其内侧边缘紧邻环形栅极4并将之包围，其外侧边缘紧邻环形隔离槽7，该环形隔离槽7位于外延层2的外围，其内侧边缘紧邻环形源极有源区6并将其包围；该环形源极有源区6的宽度为120-180nm，该环形隔离槽7的宽度为300-500nm；
上述环形栅极4、环形源极有源区6和环形隔离槽7从内向外依次相套，形成在漏极有源区3外部的环套结构，以消除寄生沟道，使得器件抗总剂量辐照能力提高。
所述的环形栅极4、环形源极有源区6和环形隔离槽7，其形状可采用正方形环或长方形环或圆形环或非规则形状环。
参照图3，上述65nmMOS场效应管的制备方法给出如下三种实施例：
实例1，制作栅环为正方形的65nmMOS场效应晶体管。
步骤1，生长外延层。
1.1)使用化学气相淀积的方法在650℃的温度下以SiH4为反应物在P型衬底上生长厚度为1200nm的外延层；
1.2)对外延层进行深度为150nm，浓度为1×1018cm-3的掺杂，以调节沟道浓度。
步骤2，刻蚀隔离槽。
2.1)在外延层上通过干氧工艺在1250℃的温度下热氧化生长10nm厚度的薄SiO2缓冲层，再在SiO2缓冲层上生长25nm厚度的Si3N4保护层；
2.2)在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作正方形的环状隔离槽窗口并进行刻蚀，形成宽度500nm的隔离槽；
2.3)刻蚀完成后清洗光刻胶，再在185℃的热磷酸中清洗去除SiO2缓冲层与Si3N4保护层。
步骤3，填充隔离槽。
3.1)磷酸清洗后，使用化学气相淀积的方法在550℃的温度下以O2与SiH4为反应物生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光；
3.2)抛光完成后再在温度为185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤4，生长栅氧化层。
4.1)磷酸清洗后，通过干氧工艺在1200℃的温度下热氧化生长12nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净；
4.2)在1200℃的温度下热氧化生长厚度2nm的栅氧化层，厚度精确±
步骤5，制作多晶硅栅。
5.1)栅氧化层完成后，使用化学气相淀积的方法在550℃的温度下以SiH4为反应物生长厚度为80nm的多晶硅层，并在多晶硅层上通过干氧工艺在1250℃的温度下热氧化生长10nm厚度的薄SiO2缓冲层；
5.2)在SiO2缓冲层上生长25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置距隔离槽内侧边界180nm处刻蚀正方形的环状的多晶硅栅极窗口，再光刻形成环状的65nm多晶硅栅；
5.3)在185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤6，制作轻掺杂源漏。
6.1)在1250℃的温度下对多晶硅栅与外延层进行热氧化，使多晶硅栅与外延层表面生长出5nm氧化层作为缓冲隔离层；
6.2)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1018cm-3的砷离子，形成深度为50nm的轻掺杂源漏；
6.3)清洗掉光刻胶保留缓冲隔离层。
步骤7，制作源漏区。
7.1)在缓冲隔离层上生长25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出正方形注入窗口，窗口边沿距离栅环外侧180nm；
7.2)在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度1×1020cm-3的砷离子注入对窗口内部进行掺杂，使栅极内、外侧分别形成深度为80nm的正方形漏区和正方形源环，其中源区宽度为180nm。
步骤8，源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的环栅抗辐照MOS场效应管的制作。
实例2，制作栅环为长方形的65nmMOS场效应晶体管。
步骤一，使用化学气相淀积的方法在600℃的温度下以SiH4为反应物在P型衬底上生长厚度为900nm的外延层，再对外延层进行深度为125nm，浓度为7×1017cm-3的掺杂，以调节沟道浓度。
步骤二，刻蚀隔离槽。
在外延层上通过干氧工艺在1200℃的温度下热氧化生长8nm厚度的薄SiO2缓冲层，再在SiO2缓冲层上生长22nm厚度的Si3N4保护层；在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作长方形的环状隔离槽窗口并进行刻蚀，形成宽度400nm的隔离槽；刻蚀完成后清洗光刻胶，再在180℃的热磷酸中清洗去除SiO2缓冲层与Si3N4保护层。
步骤三，填充隔离槽。
磷酸清洗后，使用化学气相淀积的方法在500℃的温度下以O2与SiH4为反应物生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光；抛光完成后再在温度为180℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤四，生长栅氧化层。
磷酸清洗后，通过干氧工艺在1150℃的温度下热氧化生长10nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净；再在1150℃的温度下热氧化生长厚度1.5nm的栅氧化层，厚度精确±
步骤五，制作多晶硅栅。
栅氧化层完成后，使用化学气相淀积的方法在500℃的温度下以SiH4为反应物生长厚度为70nm的多晶硅层，在多晶硅层上通过干氧工艺在1200℃的温度下热氧化生长8nm厚度的薄SiO2缓冲层，在SiO2缓冲层上生长22nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置距隔离槽内侧边界160nm处刻蚀正方形的环状的多晶硅栅极窗口，再光刻形成环状的65nm多晶硅栅；之后，在180℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤六，制作轻掺杂源漏。
在1200℃的温度下对多晶硅栅与外延层进行热氧化，使多晶硅栅与外延层表面生长出4nm氧化层作为缓冲隔离层；再在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为1×1018cm-3的砷离子，形成深度为40nm的轻掺杂源漏，再清洗掉光刻胶保留缓冲隔离层。
步骤七，制作源漏区。
在缓冲隔离层上生长22nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出长方形注入窗口，窗口边沿距离栅环外侧160nm；再在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度5×1019cm-3的砷离子注入对窗口内部进行掺杂，使栅极内、外侧分别形成深度为60nm的长方形漏区和长方形的源环，其中源区宽度为160nm。
步骤八，源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的环栅抗辐照MOS场效应管的制作。
实例3，制作栅环为圆形的65nmMOS场效应晶体管。
步骤A，生长外延层。
A1)使用化学气相淀积的方法在550℃的温度下以SiH4为反应物在P型衬底上生长厚度为600nm的外延层；
A2)对外延层进行深度为100nm，浓度为2×1017cm-3的掺杂，以调节沟道浓度。
步骤B，刻蚀隔离槽。
B1)在外延层上通过干氧工艺在1100℃的温度下热氧化生长5nm厚度的薄SiO2缓冲层，在SiO2缓冲层上生长20nm厚度的Si3N4保护层；
B2)在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作圆形的环状隔离槽窗口并进行刻蚀，形成宽度300nm的隔离槽；
B3)刻蚀完成后清洗光刻胶，再在175℃的热磷酸中清洗去除SiO2缓冲层与Si3N4保护层。
步骤C，填充隔离槽。
C1)磷酸清洗后，使用化学气相淀积的方法在400℃的温度下以O2与SiH4为反应物生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光；
C2)抛光完成后再在温度为175℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤D，生长栅氧化层。
D1)磷酸清洗后，通过干氧工艺在1100℃的温度下热氧化生长6nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净；
D2)在1100℃的温度下热氧化生长厚度1nm的栅氧化层，厚度精确±
步骤E，制作多晶硅栅。
E1)栅氧化层完成后，使用化学气相淀积的方法在400℃的温度下以SiH4为反应物生长厚度为50nm的多晶硅层，再在多晶硅层上通过干氧工艺在1100℃的温度下热氧化生长5nm厚度的薄SiO2缓冲层；
E2)在SiO2缓冲层上生长20nm厚度的Si3N4保护层，再在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置距隔离槽内侧边界120nm处刻蚀圆形的环状的多晶硅栅极窗口，再光刻形成环状的65nm多晶硅栅；
E3)在175℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层。
步骤F，制作轻掺杂源漏。
F1)在1100℃的温度下对多晶硅栅与外延层进行热氧化，使多晶硅栅与外延层表面生长出3nm氧化层作为缓冲隔离层；
F2)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1017cm-3的砷离子，形成深度为30nm的轻掺杂源漏；
F3)清洗掉光刻胶保留缓冲隔离层。
步骤G，制作源漏区。
G1)在缓冲隔离层上生长20nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出圆形注入窗口，窗口边沿距离栅环外侧120nm；
G2)在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度2×1019cm-3的砷离子注入对窗口内部进行掺杂，使栅极内、外侧分别形成深度为40nm的圆形漏区和圆形源环，其中源区宽度为120nm。
步骤H，源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的环栅抗辐照MOS场效应管的制作。
本发明的效果可以通过以下仿真进一步说明：
一.仿真条件：
第一组参数：氧化物陷阱最大浓度5×1018cm-3，辐照剂量0、50krad、100krad、200krad、1Mrad；
第二组参数：氧化物陷阱最大浓度5×1017cm-3，辐照剂量0、50krad、100krad、200krad、1Mrad；
第三组参数：沟道掺杂浓度1×1018cm-3，7×1017cm-3，6×1017cm-3，5×1017cm-3，4×1017cm-3，3×1017cm-3，2×1017cm-3，辐照剂量0、50krad、100krad、200krad、1Mrad。
器件三维模型通过ISE-TCAD软件的器件描述工具DEVICES生成，仿真物理环境通过器件模拟工具DESSIS设置。
通过ISE-TCAD软件描述工具DEVICES生成本发明器件和常规器件。
二.仿真内容：
仿真1
利用第一组参数仿真本发明实例1制作的器件和常规器件的电特性，结果如图4，其中图4(a)是本发明器件与常规器件随总剂量累积，关态漏电的增长趋势图；图4(b)是常规器件的转移特性曲线图；图4(c)是本发明实例1制作的器件的转移特性曲线。
从图4(a)中可以看出常规器件随总剂量累积关态漏电迅速增加，当总剂量累积至200krad时，常规器件已经出现明显的关态漏电流。而本发明器件在200krad以下的关态漏电几乎不增加，当总剂量累积至1Mrad时，关态漏电无明显增加，比常规器件关态漏电流小近6个数量级。
从图4(b)、图4(c)中可以看出，在氧化物空间陷阱电荷浓度高的恶劣工艺条件下，本发明器件无论在关态漏电、阈值电压漂移以及亚阈值特性退化方面均大幅优于常规器件。
仿真2
利用第二组参数仿真本发明实例2制作的器件和常规器件的电特性，结果如图5，其中图5(a)是本发明器件与常规器件随总剂量累积，关态漏电的增长趋势；其中图5(b)是常规器件的转移特性曲线；其中图5(c)是本发明实例2制作的器件的转移特性曲线。
从图5(a)中可以看出常规器件随着总剂量累积，关态漏电迅速增加，当总剂量累积至200krad时，常规器件已经出现明显的关态漏电流。而本发明器件当总剂量累积至1Mrad时关态漏电几乎不增加，比常规器件关态漏电流小6个数量级。
从图5(b)、图5(c)中可以看出，在氧化物空间陷阱电荷浓度低的优良工艺条件下，本发明器件无论在关态漏电、阈值电压漂移以及亚阈值特性退化方面均大幅优于常规器件。
仿真3
利用第三组参数仿真本发明实例3制作的器件在不同沟道掺杂浓度下关态漏电流随总剂量变化曲线，结果如图6。
从图6中可以看出，随着沟道掺杂增加，本发明器件关态漏电呈减小趋势，采用较高的沟道掺杂可以使本发明器件获得更小的关态泄漏电流。
以上描述仅是本发明的三个具体实例，不构成对本发明的任何限制。显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，例如本发明的环套结构，除了本实例给出矩形环及圆形环以外，还可使用其他非规则形状环，这些基于发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (8)
1.一种基于65nm工艺的环栅抗辐照MOS场效应管，包括P型衬底(1)，和位于衬底上的外延层(2)，其特征在于：外延层(2)中部内设有漏极有源区(3)，漏极有源区(3)外围紧邻的外延层上方设有环形栅极(4)，栅极(4)内外两侧边界下方的外延层内设有轻掺杂源漏区(5)，该轻掺杂源漏区之间的区域形成沟道；栅极(4)外围紧邻的外延层内设有环形源极有源区(6)，源极有源区(6)外围紧邻的外延层内设有环形隔离槽(7)，形成依次包围在有源区(3)外部的栅环、源环和隔离槽环环套结构，以消除沟道与隔离槽界面处的寄生沟道，实现抗辐照加固。
2.根据权利要求1所述的基于65nm工艺的环栅抗辐照MOS场效应管，其特征在于栅环的形状为矩形环或圆形环，栅环的宽度即栅长为65nm，栅环的长度即为栅宽，其数值根据所需的器件宽长比确定。
3.根据权利要求1所述的基于65nm工艺的环栅抗辐照MOS场效应管，其特征在于源环的形状为矩形环或圆形环，源环的宽度为120-180nm。
4.根据权利要求1所述的基于65nm工艺的环栅抗辐照MOS场效应管，其特征在于隔离槽环的形状为矩形环或圆形环，隔离槽环的宽度为300-500nm。
5.一种制备基于65nm工艺的环栅抗辐照MOS场效应管的方法，包括如下过程：
1)在P型衬底(1)上生长厚度600-1200nm的外延层(2)，再对外延层进行深度为100-150nm，浓度为2×1017cm-3至1×1018cm-3的掺杂，以调节沟道浓度；
2)在外延层上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层，在SiO2缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作宽度300-500nm的隔离槽窗口并进行刻蚀，形成隔离槽环(7)，刻蚀完成后清洗光刻胶，再在175-185℃的热磷酸中清洗去除SiO2缓冲层与Si3N4保护层；
3)磷酸清洗后，使用化学汽相淀积CVD的方法生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光，抛光完成后再在温度为175-185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层；
4)磷酸清洗后，通过干氧工艺在1100-1200℃的温度下热氧化生长6-12nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净，再在1100-1200℃的温度下热氧化生长厚度1-2nm的栅氧化层，厚度精确
5)制作多晶硅栅
使用化学汽相淀积CVD的方法在栅氧化层上生长厚度为50-80nm的多晶硅层，在多晶硅层上通过干氧工艺在1100-1250℃的温度下热氧化生长5-10nm厚度的薄SiO2缓冲层；
在SiO2缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀环状的多晶硅栅极窗口并光刻，形成环状的65nm多晶硅栅(4)；
再在175-185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层；
6)制作轻掺杂源漏
在1100-1250℃的温度下对多晶硅栅与外延层进行热氧化，使多晶硅栅与外延层表面生长出3-5nm氧化层作为缓冲隔离层；
在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1017cm-3至5×1018cm-3的砷离子，形成深度为30-50nm的轻掺杂源漏(5)；
再清洗掉光刻胶保留缓冲隔离层；
7)制作源漏区
在缓冲隔离层上生长20-25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在缓冲层上刻蚀出注入窗口，窗口边沿距离栅环外侧120-180nm；
在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度2×1019cm-3至1×1020cm-3的砷离子注入对窗口内部进行掺杂，使栅极内、外侧分别形成深度为40-80nm的漏区(3)和环形源区(6)，其中源区宽度为120-180nm；
8)源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的环栅抗辐照MOS场效应管的制作。
6.根据权利要求3所述的方法，其中所述步骤1)在P型衬底上生长厚度600-1200nm的外延层，是采用化学汽相淀积的方法，其工艺条件是：反应物为SiH4；温度为550-650℃。
7.根据权利要求3所述的方法，其中所述步骤3)使用化学汽相淀积CVD的方法生长隔离氧化物SiO2，其工艺条件是：反应物为O2与SiH4；温度为400-550℃。
8.根据权利要求3所述的方法，其中所述步骤5)使用化学汽相淀积CVD的方法生长厚度50-80nm的多晶硅层，其工艺条件是：反应物为SiH4；温度为400-550℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510108395.1A CN104934475A (zh) | 2015-03-12 | 2015-03-12 | 基于65nm工艺的环栅抗辐照MOS场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510108395.1A CN104934475A (zh) | 2015-03-12 | 2015-03-12 | 基于65nm工艺的环栅抗辐照MOS场效应管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104934475A true CN104934475A (zh) | 2015-09-23 |
Family
ID=54121557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510108395.1A Pending CN104934475A (zh) | 2015-03-12 | 2015-03-12 | 基于65nm工艺的环栅抗辐照MOS场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104934475A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449760A (zh) * | 2016-11-02 | 2017-02-22 | 西安电子科技大学 | 基于soi衬底的环栅抗辐照mos场效应管 |
| CN106876249A (zh) * | 2017-02-23 | 2017-06-20 | 河南仕佳光子科技股份有限公司 | 一种二氧化硅厚膜的制备方法 |
| CN109211897A (zh) * | 2017-06-30 | 2019-01-15 | 中国科学院微电子研究所 | 离子敏感场效应晶体管及其制备方法 |
| CN110880491A (zh) * | 2019-11-12 | 2020-03-13 | 北京大学 | 一种提高mos器件或集成电路抗辐照性能的方法 |
| CN111952189A (zh) * | 2020-08-21 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 基于空腔包围结构的环形栅场效应晶体管及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012848A (ja) * | 1998-06-23 | 2000-01-14 | Canon Inc | 半導体装置 |
| US20110186935A1 (en) * | 2010-01-29 | 2011-08-04 | On Semiconductor Trading, Ltd. | Semiconductor device |
| CN102412304A (zh) * | 2011-11-03 | 2012-04-11 | 中国电子科技集团公司第五十八研究所 | 一种抗总剂量辐射效应的倒比例或小比例nmos管版图结构 |
| CN104134676A (zh) * | 2014-07-23 | 2014-11-05 | 中国航天科技集团公司第九研究院第七七一研究所 | 基于辐射环境应用的快速电荷转移像素结构 |
| CN104241385A (zh) * | 2014-09-23 | 2014-12-24 | 北京大学 | 具有较小版图面积的环栅场效应晶体管及其制备方法 |
-
2015
- 2015-03-12 CN CN201510108395.1A patent/CN104934475A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012848A (ja) * | 1998-06-23 | 2000-01-14 | Canon Inc | 半導体装置 |
| US20110186935A1 (en) * | 2010-01-29 | 2011-08-04 | On Semiconductor Trading, Ltd. | Semiconductor device |
| CN102412304A (zh) * | 2011-11-03 | 2012-04-11 | 中国电子科技集团公司第五十八研究所 | 一种抗总剂量辐射效应的倒比例或小比例nmos管版图结构 |
| CN104134676A (zh) * | 2014-07-23 | 2014-11-05 | 中国航天科技集团公司第九研究院第七七一研究所 | 基于辐射环境应用的快速电荷转移像素结构 |
| CN104241385A (zh) * | 2014-09-23 | 2014-12-24 | 北京大学 | 具有较小版图面积的环栅场效应晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| A. GIRALDO ET AL: "Aspect ratio calculation in n-channel MOSFETs with a gate-enclosed layout", 《SOLID-STATE ELECTRONICS》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449760A (zh) * | 2016-11-02 | 2017-02-22 | 西安电子科技大学 | 基于soi衬底的环栅抗辐照mos场效应管 |
| CN106876249A (zh) * | 2017-02-23 | 2017-06-20 | 河南仕佳光子科技股份有限公司 | 一种二氧化硅厚膜的制备方法 |
| CN106876249B (zh) * | 2017-02-23 | 2019-04-26 | 河南仕佳光子科技股份有限公司 | 一种二氧化硅厚膜的制备方法 |
| CN109211897A (zh) * | 2017-06-30 | 2019-01-15 | 中国科学院微电子研究所 | 离子敏感场效应晶体管及其制备方法 |
| CN110880491A (zh) * | 2019-11-12 | 2020-03-13 | 北京大学 | 一种提高mos器件或集成电路抗辐照性能的方法 |
| CN110880491B (zh) * | 2019-11-12 | 2021-08-03 | 北京大学 | 一种提高mos器件或集成电路抗辐照性能的方法 |
| CN111952189A (zh) * | 2020-08-21 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 基于空腔包围结构的环形栅场效应晶体管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10008501B2 (en) | Sandwich EPI channel for device enhancement | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| CN104752513B (zh) | 一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法 | |
| CN106449760A (zh) | 基于soi衬底的环栅抗辐照mos场效应管 | |
| TWI421951B (zh) | 以不對稱間隔物作為閘極之橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體 | |
| CN104934475A (zh) | 基于65nm工艺的环栅抗辐照MOS场效应管 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| WO2016150335A1 (zh) | 隧穿场效应晶体管及其制作方法 | |
| CN103811549A (zh) | 横向mosfet | |
| JP2013191760A (ja) | 半導体装置 | |
| US9312378B2 (en) | Transistor device | |
| CN105514169A (zh) | 基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN104183500A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN103855021A (zh) | 一种FinFET器件的制造方法 | |
| CN109285778B (zh) | 半导体器件及其形成方法 | |
| TWI626694B (zh) | 藉由在可熱膨脹材料上執行加熱製程之在ｆｉｎｆｅｔ裝置上形成應變通道區之方法 | |
| CN106158641A (zh) | finFET器件及其制作方法 | |
| CN107910362A (zh) | 一种抗总剂量辐射的FinFET器件及其制备方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN103681342A (zh) | 一种导电沟道制作方法 | |
| CN209045564U (zh) | 晶体管及半导体器件 | |
| CN108155241B (zh) | 一种抗辐照多栅器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150923 |