CN115602729A - 横向双扩散金属氧化物半导体器件及制作方法 - Google Patents
横向双扩散金属氧化物半导体器件及制作方法 Download PDFInfo
- Publication number
- CN115602729A CN115602729A CN202211593307.8A CN202211593307A CN115602729A CN 115602729 A CN115602729 A CN 115602729A CN 202211593307 A CN202211593307 A CN 202211593307A CN 115602729 A CN115602729 A CN 115602729A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- layer
- substrate
- silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 13
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 466
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 465
- 239000010703 silicon Substances 0.000 claims abstract description 465
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000000463 material Substances 0.000 claims abstract description 110
- 230000015556 catabolic process Effects 0.000 claims abstract description 89
- 239000000945 filler Substances 0.000 claims abstract description 55
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 558
- 238000002955 isolation Methods 0.000 description 19
- 230000004907 flux Effects 0.000 description 17
- 239000002184 metal Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000002210 silicon-based material Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例公开了一种横向双扩散金属氧化物半导体器件及制作方法，该器件包括：第一衬底，第一衬底包括第一硅层、第一氧化层、第二硅层，第一氧化层裸露第一硅层部分表面，第二硅层覆盖第一氧化层；第三硅层，覆盖第一硅层裸露部分表面，第三硅层所在区域以及第一衬底与第三硅层对应区域组成漂移区；凹陷，位于漂移区，贯穿第三硅层，延伸至第一硅层中，凹陷中具有击穿场强大于第一硅层、第二硅层、第三硅层击穿场强的填充物，使得器件具有较高的击穿电压，还具有附着凹陷侧壁及底部的附着材料层，附着材料层的介电常数大于第一硅层、第二硅层及第三硅层的介电常数，有助于减小器件导通电阻，使得器件具有较高击穿电压，同时导通电阻较小。
Description
技术领域
本申请涉及半导体器件技术领域，尤其涉及一种横向双扩散金属氧化物半导体器件及其制作方法。
背景技术
横向双扩散金属氧化物半导体（Laterally-diffused metal-oxidesemiconductor，简称LDMOS）器件，因其耐高压、易集成等优点，广泛应用于各种高压集成电路中，如功率开关、AC/DC转换器等。
其中，LDMOS器件中具有漂移区，该漂移区的掺杂浓度较低，电阻较大，使得漂移区可以承受较高的电压，从而使得LDMOS器件具有高击穿电压，使得当LDMOS器件接入高压时，能够避免器件被击穿，保证器件的正常工作。
在设计LDMOS器件时，除了关注高击穿电压以外，器件的低导通电阻对于器件性能也是非常重要的。然而，为了得到大的击穿电压，通常需要延长漂移区，但是延长漂移区又势必会导致器件的导通电阻增大，使得器件性能恶化。因此，提供一种同时具备高击穿电压和低导通电阻的LDMOS器件，成为了本领域技术人员的研究重点。
发明内容
为解决上述技术问题，本申请实施例提供了一种横向双扩散金属氧化物半导体，该半导体器件具有较高的击穿电压，且导通电阻较小，有助于提高该半导体器件的性能。
为解决上述问题，本申请实施例提供了如下技术方案：
一种横向双扩散金属氧化物半导体器件，包括：
第一衬底，所述第一衬底包括依次层叠的第一硅层、第一氧化层、第二硅层，其中，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层；
第三硅层，所述第三硅层覆盖所述第一硅层裸露部分表面，并且所述第二硅层背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐，其中，所述第三硅层所在区域以及所述第一衬底与所述第三硅层相对应的区域组成漂移区；
凹陷，所述凹陷位于所述漂移区，贯穿所述第三硅层，延伸至所述第一硅层中，但不贯穿所述第一硅层，所述凹陷侧壁以及底部具有附着材料层，并且所述凹陷中还具有填充物，所述填充物填充所述凹陷中除所述附着材料层以外的区域，其中，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，所述填充物的击穿场强大于所述第一硅层、所述第二硅层以及所述第三硅层的击穿场强；
栅电极结构，所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层表面；
源电极结构，所述源电极结构位于所述第二硅层表面；
漏电极结构，所述漏电极结构位于所述第三硅层表面。
可选的，所述附着材料层的材料为SrTiO3或Pb(Zr0.53,Ti0.47)O3，所述附着材料层厚度的取值范围为100nm~500nm，包括端点值；所述填充物的材料为SiO2。
可选的，还包括：P阱和N阱，其中，所述第一衬底中具有所述第一氧化层的区域为P阱，所述第一衬底除所述P阱区域外的区域为N阱。
可选的，还包括：P阱和N阱，所述第一衬底具有所述第一氧化层的区域为N阱区域，所述第一衬底除所述N阱区域外的区域为P阱区域。
可选的，所述源电极结构为抬高式源电极结构，所述漏电极结构为抬高式漏电极结构。
一种横向双扩散金属氧化物半导体器件的制作方法，
可选的，包括：
形成第一衬底，所述第一衬底包括依次层叠的第一硅层、第一氧化层、第二硅层，其中，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层；
形成第三硅层，所述第三硅层覆盖所述第一硅层裸露部分表面，并且所述第二硅层背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐，其中，所述第三硅层所在区域以及所述第一衬底与所述第三硅层对应的区域成漂移区；
在所述漂移区中形成凹陷，所述凹陷贯穿所述第三硅层，延伸至所述第一硅层中，但不贯穿所述第一硅层；
在所述凹陷侧壁以及底部形成附着材料层，之后，在所述凹陷中形成填充物，所述填充物填充所述凹陷中除所述附着材料层以外的区域，其中，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，所述填充物的击穿场强大于第一硅层、所述第二硅层以及所述第三硅层的击穿场强；
形成栅电极结构，所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层表面；
形成源电极结构，所述源电极结构位于所述第二硅层表面；
形成漏电极结构，所述漏电极结构位于所述第三硅层表面。
可选的，形成所述第一衬底包括：
提供第二衬底，所述第二衬底包括由依次层叠的第四硅层、第二氧化层、第五硅层，其中，所述第二氧化层覆盖所述第四硅层表面，所述第五硅层覆盖所述第二氧化层背离所述第四硅层表面一侧；
刻蚀所述第五硅层和所述第二氧化层，裸露所述第四硅层部分表面，形成所述第一硅层、所述第一氧化层以及所述第二硅层，以形成所述第一衬底。
可选的，形成所述第三硅层之后，形成所述凹陷之前，该制作方法还包括：在所述第一衬底中具有所述第一氧化层的区域形成P阱，在所述第一衬底除所述P阱区域外的区域形成N阱。
可选的，形成所述第三硅层之后，形成所述凹陷之前，还包括：在所述第一衬底中具有所述第一氧化层的区域形成N阱，在所述第一衬底除所述N阱区域外的区域形成P阱。
与现有技术相比，上述技术方案具有以下优点：
本申请所提供的技术方案包括：第一衬底，所述第一衬底由下至上依次包括第一硅层、第一氧化层、第二硅层，其中，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层；第三硅层，所述第三硅层覆盖所述第一硅层裸露部分表面，并且所述第二硅层背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐，其中，所述第三硅层所在区域以及所述第一衬底与所述第三硅层对应的区域组成漂移区；还包括凹陷，所述凹陷位于所述漂移区，贯穿所述第三硅层，延伸至所述第一硅层中，但不贯穿所述第一硅层，所述凹陷侧壁以及底部具有附着材料层，并且所述凹陷中还具有填充物，所述填充物的击穿场强大于所述第一硅层、所述第二硅层以及所述第三硅层的击穿场强，能够增大所述漂移区的击穿场强，相比于现有的LDMOS器件，在相同漂移区长度的情况下，所述LDMOS器件的击穿电压较大，使得所述LDMOS器件具有较高的击穿电压。并且，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，使得在相同的击穿场强时，所述附着材料层的电通量密度大于所述第一硅层、所述第二硅层以及所述第三硅层的电通量密度，进而使得漂移区中的大部分电通量更倾向于从所述附着材料层中流过，有助于漂移区的耗尽，使得在形成所述LDMOS器件时，可以增加漂移区的掺杂浓度，进而有助于减小所述LDMOS器件的导通电阻，使得所述LDMOS器件具有较高击穿电压的同时，导通电阻也较小，优化所述LDMOS器件的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种现有LDMOS器件的制作流程图；
图2为本申请实施例提供的一种LDMOS器件的结构示意图；
图3为本申请实施例提供的一种LDMOS器件中的漂移区长度以及凹陷长度的示意图；
图4为本申请实施例提供的一种LDMOS器件制作方法的流程图；
图5为本申请实施例提供的一种LDMOS器件制作方法中的第二衬底的结构示意图；
图6为本申请实施例提供的一种LDMOS器件制作方法中的衬底的有源区、隔离区以及隔离结构的示意图；
图7为本申请实施例提供的一种LDMOS器件制作方法中的第一衬底的结构示意图；
图8为本申请实施例提供的一种LDMOS器件制作方法形成第三硅层之后的结构示意图；
图9为本申请实施例提供的一种LDMOS器件制作方法形成凹陷之后的结构示意图；
图10为本申请实施例提供的一种LDMOS器件制作方法形成附着材料层以及填充物之后的结构示意图；
图11为本申请实施例提供的一种LDMOS器件制作方法定义栅极形貌之后的结构示意图；
图12为本申请实施例提供的一种LDMOS器件制作方法形成源电极掺杂结构和漏电极掺杂结构之后的结构示意图；
图13为本申请实施例提供的一种LDMOS器件制作方法形成栅极电极结构的第二侧墙结构以及源漏注入之后的结构示意图；
图14为本申请实施例提供的一种LDMOS器件制作方法中在第一衬底形成P阱和N阱的结构示意图；
图15为本申请实施例提供的一种LDMOS器件的制作流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，提供一种同时具备高击穿电压和低导通电阻的LDMOS器件，成为了本领域技术人员的研究重点。
对于LDMOS器件而言，设计LDMOS器件时，获得高击穿电压和低导通电阻时两个非常重要的目标。然而，为了得到较高的击穿电压，就必须要增加漂移区的长度，或降低其掺杂浓度，这样就势必会导致漂移区的电阻增加，进而导致LDMOS器件导通电阻增加，使得LDMOS器件的性能恶化。
随着集成电路的发展，技术节点从微米级逐渐向纳米级推进，使得传统的平面结构COMS器件已经逐渐被鳍形场效应管（FinFET）和全耗尽绝缘体上硅（Fully-DepletedSilicon on Insulator，简称FDSOI）所取代，其中，FDSOI的衬底由下硅层、埋氧化层（Buried Oxide，简称BOX）以及位于埋氧化层上的绝缘体上硅（Silicon on Insulator，简称SOI）层组成。
并且，在FDSOI上集成LDMOS器件已经成为当前的主流趋势，是形成高压集成电路的关键。但是由于FDSOI衬底中的SOI层很薄，导致很难在FDSOI上集成击穿电压高以及导通电阻小的LDMOS器件。为了解决这一问题，现有的解决方法有两种，一种方法是将FDSOI中的BOX局部打开，模拟体硅中LDMOS器件的集成工艺，具体如图1所示，在FDSOI中定义漂移区31，定义出漂移区31后，刻蚀至埋氧化层32之下，刻蚀去除部分漂移区31中的埋氧化层32以及绝缘体上硅层33，即将部分漂移区31打开，再在被刻蚀区域中形成填充硅34，使得填充硅34与对应的下硅层35形成纯体硅，随后形成P阱PW、N阱NW、浅沟槽隔离（Shallow TrenchIsolation，简称STI）结构36、栅极结构37、源极结构38以及漏极结构39，并进行源漏注入，以在FDSOI上集成LDMOS器件。需要说明的是，该方法将漂移区局部打开，形成纯体硅区域，增加了漂移区中的硅的厚度，解决了SOI层较薄，无法承受较大击穿电压的问题，提高了LDMOS器件的击穿电压。但是将部分漂移区打开，形成纯体硅区域，漂移区掺杂浓度很低。由于漂移区掺杂浓度低，会使得LDMOS器件导通电阻较大，因此将部分漂移区打开，形成纯体硅区域，会使得LDMOS器件导通电阻较大，进而使得LDMOS器件性能恶化。
另一种方法是在FDSOI中定义出漂移区之后，采用外延生长的方法加厚漂移区SOI层的厚度，增大了击穿电压。但是该方法对SOI层厚度增加有限，若想要得到更大的击穿电压，需要定义更长的漂移区，但是这样就会导致导通电阻变大，影响LDMOS器件的性能，并且还会使得LDMOS器件所占的面积变大，影响实用性，同时增加LDMOS器件及整个芯片的制作成本。
基于上述研究的基础上，本申请实施例提供了一种横向双扩散金属氧化物半导体器件（LDMOS器件），如图2所示，该半导体器件，即该LDMOS器件包括：
第一衬底，所述第一衬底包括依次层叠的第一硅层11、第一氧化层12、第二硅层13，其中，所述第一氧化层12裸露所述第一硅层11部分表面，所述第二硅层13覆盖所述第一氧化层12；需要说明的是，形成LDMOS器件时，在会一个较大的衬底上形成多个LDMOS器件，并且还会形成其他MOS器件，因此为了隔离衬底上的多个器件，需要通过隔离结构定义出隔离区和有源区，其中LDMOS器件及其他MOS器件形成在有源区，所述第一衬底为用于形成LDMOS器件的有源区所对应的衬底部分，本申请实施例采用的隔离结构为浅沟槽隔离结构，但本申请实施例对此并不做限定，在本申请的其他实施例中，也可以采用局部硅氧化隔离（Local Oxidation of Silicon, 简称LOCOS）结构，具体视情况而定；
第三硅层14，所述第三硅层14位于所述第一硅层11裸露部分表面，覆盖所述第一硅层11裸露部分表面，并且所述第二硅层13背离所述第一硅层11表面一侧与所述第三硅层14背离所述第一硅层11表面一侧平齐；其中，所述第三硅层所在区域以及所述第一衬底与所述第三硅层对应的区域组成漂移区，并且所述第三硅层同与其对应的第一硅层的部分组成了纯体硅，该纯体硅所在区域又称为混合区；
凹陷，所述凹陷位于所述漂移区，贯穿第三硅层14，延伸至所述第一硅层11中，但不贯穿所述第一硅层，所述凹陷侧壁以及底部具有附着材料层15，并且所述凹陷中还具有填充物16，所述填充物16填充所述凹陷中除所述附着材料层15以外的区域，其中，所述附着材料层15的介电常数大于所述第一硅层11、所述第二硅层13以及所述第三硅层14的介电常数，所述填充物16的击穿场强大于所述第一硅层11、所述第二硅层13以及所述第三硅层14的击穿场强；需要说明的是，所述第三硅层覆盖所述第一硅层裸露部分表面，并且所述第二硅层背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐，从而所述第三硅层的厚度为所述第二硅层和所述第一氧化层厚度之和，由于第二硅层和所述第一氧化层厚度较薄，为了有效增大所述LDMOS器件的击穿电压，所述凹陷贯穿所述第三硅层，延伸至所述第一硅层中；还需要说明的是，为了保证器件的平整度，所述凹陷中的填充物背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐；并且，在本申请实施例中，所述第一硅层、所述第二硅层以及所述第三硅层的材料相同，均为硅，但本申请对此并不做限定，具体视情况而定；另外，在本申请实施例中，所述第二硅层的厚度的取值范围为10nm~40nm，包括端点值；所述第一氧化层的厚度的取值范围50nm~200nm，包括端点值，但本申请实施例对此并不做限定，具体视情况而定；再需要说明的是，所述凹陷沿第一方向的长度，小于所述第三硅层沿第一方向的长度，所述第一方向平行于所述第一硅层表面，即所述凹陷的长度小于所述第三硅层的长度；
栅电极结构21，所述栅电极结构21位于所述第二硅层13表面，且位于所述第三硅层14表面，即所述栅电极结构21位于所述第二硅层13与所述第三硅层14的交界处，一部分位于所述第二硅层13表面，一部分位于所述第三硅层14表面；需要说明的是，所述栅电极结构21包括由下至上依次排布的栅极氧化层211、多晶硅层212以及金属硅化物层215，还包括侧墙结构，所述侧墙结构包括第一侧墙结构213和第二侧墙结构214；其中，可选用氮化硅、氮氧化硅或氧化硅等材料中的一种或多种组合形成第一侧墙结构，可选用氮化硅、氮氧化硅或氧化硅等材料中的一种或多种组合形成第二侧墙结构，但本申请对此并不做限定，具体视情况而定；还需要说明的是，所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层表面，是指所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层不具有所述凹陷部分的表面；
源电极结构22，所述源电极结构22位于所述第二硅层13表面，所述源电极结构22包括：源电极掺杂部分221，及位于所述源电极掺杂部分221上的金属硅化物层222；
漏电极结构23，所述漏电极结构23位于所述第三硅层14表面，所述漏电极结构包括：漏电极掺杂部分231，及位于所述漏电极掺杂部分231上的金属硅化物层232。需要说明的是，所述漏电极结构位于所述第三硅层表面，是指所述漏电极结构位于所述第三硅层不具有所述凹陷部分的表面。
具体的，在本申请实施例中，所述第一衬底包括第一硅层、第一氧化层、第二硅层，即所述第一衬底由FDSOI衬底形成，所述第一氧化层即为埋氧化层，所述第二硅层即为绝缘体上硅层。所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层，所述第三硅层覆盖所述第一硅层裸露部分表面，其中所述第三硅层所在区域以及所述第一衬底与所述第三硅层对应的区域组成漂移区，即定义出漂移区。所述LDMOS器件的漂移区中具有凹陷，所述凹陷贯穿所述第三硅层，延伸至所述第一硅层中，所述凹陷中具有附着材料层和填充物，其中，所述填充物的击穿场强大于所述第一硅层、所述第二硅层以及所述第三硅层的击穿场强，从而在所述凹陷中填充所述填充物，能够在不改变漂移区长度的情况下，甚至在漂移区长度较小的情况下，得到较大的击穿场强。如图3所示，Wd为漂移区的长度，Wt为凹陷的长度，其中凹陷长度Wt计算公式如下：
其中，BV为击穿电压，Ec为击穿场强，由上述公式可知，在相同凹陷长度的前提下，凹陷中的填充物所能承受的击穿场强越大，凹陷所能承受的击穿电压越大。已知现有LDMOS器件，为了增大硅层的厚度，会在漂移区中形成纯体硅，由于形成的纯体硅与器件本身硅层材料相同，故而击穿场强相同，因此在不改变漂移区长度的前提下，增大击穿电压的效果有限。而本申请实施例所提供的LDMOS器件，漂移区中具有凹陷，所述凹陷贯穿所述第三硅层，并延伸至所述第一硅层中，所述凹陷中具有填充物，所述填充物的击穿场强大于所述第一硅层、所述第二硅层以及所述第三硅层的击穿场强，即本申请实施例在漂移区中填充了具有更大击穿场强的材料，根据上述公式可知，相比于现有的LDMOS器件，在相同漂移区长度的情况下，本申请实施例所提供的LDMOS器件的击穿电压较大，有助于提高所述LDMOS器件的击穿电压，使得所述LDMOS器件具有较高的击穿电压。并且相比于现有的LDMOS器件，本申请实施例所提供的LDMOS器件还可以在漂移区长度较小的情况下，得到与具有较大漂移区长度的现有LDMOS器件相同的击穿电压，从而有助于在满足所需击穿电压的情况下，减小LDMOS器件的面积。需要说明的是，形成LDMOS器件时，填充物的击穿场强由填充物的材料决定，为某一确定范围或确定值，为了达到LDMOS器件所需的击穿电压，可以根据实际需求确定所述第三硅层中凹陷的长度，从而所述凹槽的长度由所述LDMOS器件所需的击穿电压和所述凹槽中的填充物的击穿场强决定。
在上述实施例的基础上，在本申请实施例中，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层，所述第三硅层覆盖所述第一硅层裸露部分表面，所述第三硅层同所述第一硅层与其对应的部分形成了漂移区，所述漂移区中具有凹陷，所述凹陷贯穿第三硅层延伸至第一硅层中，并在所述凹陷中填充了填充物，由于填充物的击穿场强较大，介电常数较小，使得载流子不能直接穿过所述凹陷，从而使得载流子流经漂移区时，只能沿凹陷的边缘，从源极传输到漏极，使得载流子的传输路径变长，相当于延长了漂移区的长度，提高了LDMOS器件的击穿电压，但是也在一定程度上增大了LDMOS器件的导通电阻。为了避免器件导通电阻的增大，所述LDMOS器件漂移区中的凹陷中还具有附着材料层，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，即所述附着材料层为高介电常数材料（HK材料）。电通量密度D计算公式如下：
其中，
为介电常数，已知所述附着材料层的介电常数大于所述第一硅层、所述第
二硅层以及所述第三硅层的介电常数，使得加在所述附着材料层、所述第一硅层、所述第二
硅层以及所述第三硅层上的击穿场强相同时，所述附着材料层的电通量密度大于所述第一
硅层、所述第二硅层以及所述第三硅层的电通量密度。由于LDMOS器件工作时，加在所述附
着材料层、所述第一硅层、所述第二硅层以及所述第三硅层上的电压相同，使得加在所述附
着材料层、所述第一硅层、所述第二硅层以及所述第三硅层上的击穿场强相同，从而所述附
着材料层的电通量密度大于所述第一硅层、所述第二硅层以及所述第三硅层的电通量密
度，使得漂移区中的大部分电通量更倾向于从所述附着材料层中流过，使得所述附着材料
层能够引导漂移区中的电通量流动，调节漂移区的电势分布，从而有助于漂移区的耗尽，使
得在形成所述LDMOS器件时，可以增加漂移区的掺杂浓度，已知漂移区的掺杂浓度与电阻成
反比，因此增加漂移区的掺杂浓度，能够有助于减小漂移区的电阻，进而有助于减小所述
LDMOS器件的导通电阻，使得所述LDMOS器件具有较高击穿电压的同时，导通电阻也较小，即
使得所述LDMOS器件同时兼具高击穿电压和低导通电阻的特点，优化所述LDMOS器件的性
能。
可选的，在本申请的一个实施例中，所述附着材料层的材料为SrTiO3（STO）或Pb(Zr0.53,Ti0.47)O3（PZT），其介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，使得漂移区中的大部分电通量更倾向于从所述附着材料层中流过，有助于漂移区的耗尽，使得在形成所述LDMOS器件时，可以增加漂移区的掺杂浓度，减小漂移区的电阻；所述填充物的材料为SiO2，其击穿场强大于硅材料的击穿场强，在6MV/cm~11MV/cm之间，约为硅材料击穿场强的20倍，根据上述Wt的计算公式可知，能够增大漂移区的击穿电压，但本申请对此并不做限定，在本申请的其他实施例中，所述附着材料层的材料以及所述填充物的材料也可以为满足条件的其他材料，具体视情况而定。
需要说明的是，所述附着材料层位于所述凹槽的侧壁以及底部，从而所述附着材料层沉积在所述第一硅层裸露的截面和表面，及所述第三硅层裸露的截面，即所述附着材料层直接沉积在硅材料上，使得所述附着材料层的厚度取决于其与硅材料之间的热膨胀差值。通常所述附着材料层厚度的取值范围为100nm~500nm，包括端点值，但本申请对此并不做限定，具体视情况而定。
需要说明的是，对LDMOS器件而言，包括NLDMOS器件和PLDMOS器件两种类型，本申请实施例所提供的LDMOS器件均适用于对NLDMOS器件和PLDMOS器件的性能提升。在本申请的一个实施例中，对于NLDMOS器件而言，如图5所示，所述LDMOS器件包括P阱PW和N阱NW，其中，所述第一衬底具有所述第一氧化层12的区域为P阱PW，所述源电极结构22位于所述P阱PW表面，所述第一衬底除所述P阱PW外的区域为N阱NW，所述漏电极结构23位于所述N阱NW表面，并且所述N阱NW为所述NLDMOS器件漂移区。需要说明的是，所述第一衬底中具有第一氧化层的区域，是指所述第一衬底中第一氧化层以及与所述第一氧化层相对应的部分。
在本申请的另一个实施例中，对于PLDMOS器件而言，所述LDMOS器件包括P阱PW和N阱NW，其中，所述第一衬底具有所述第一氧化层的区域为N阱，所述源电极结构位于所述N阱表面，所述第一衬底除所述N阱外的区域为P阱，所述漏电极结构位于所述P阱表面，并且所述P阱为所述PLDMOS器件的漂移区。
在上述实施例的基础上，在本申请的一个实施例中，为了降低LDMOS器件与外部电路之间的串联电阻和接触电阻，所述源电极结构为抬高式源电极结构，所述漏电极结构为抬高式漏电极结构。
具体的，在本申请实施例中，所述源电极结构包括源电极掺杂部分，所述漏电极结构包括漏电极掺杂部分，为了降低LDMOS器件与外部电路之间的串联电阻和接触电阻，通常利用选择性外延生长的方式在第二硅层表面形成源电极掺杂部分，在所述第三硅层表面形成漏电极掺杂部分，以形成抬高式源电极结构和抬高式漏电极结构，即形成抬高式源漏结构（Raised Source Drain, RSD）。需要说明的是，所述源电极掺杂部分同第一衬底中与其所对应的部分区域组成LDMOS器件的源区，所述漏电极掺杂部分同第一衬底中与其相对应的部分区域组成LDMOS器件的漏区，第一衬底与栅电极结构对应的部分区域为沟道，从而LDMOS器件的源漏区高于沟道，有助于降低LDMOS器件与外部电路之间的串联电阻和接触电阻。
还需要说明的是，当所述LDMOS器件为NLDMOS器件时，所述漏电极掺杂部分由单晶硅组成，所述源电极掺杂部分由单晶硅组成，并且向所述源电极掺杂部分和所述漏电极掺杂部分进行离子注入时，即进行源漏注入时，所述漏电极掺杂部分和所述源电极掺杂部分的注入离子为磷等N型离子。当所述LDMOS器件为PLDMOS器件时，所述漏电极掺杂部分由锗硅层以及位于所述锗硅层表面的硅盖帽层（Si Cap Layer）组成，所述源电极掺杂部分由锗硅层以及位于所述锗硅层表面的硅盖帽层（Si Cap Layer）组成，其中，所述锗硅层为单层或多层的锗硅层，并且进行源漏注入时，所述漏电极掺杂部分和所述源电极掺杂部分的注入离子为硼或碳等P型离子。另外，选择性外延生长过程中，形成单晶硅层、硅盖帽层以及锗硅层时，所使用的硅源为SiCl4、SiH2Cl2、SiHCl3、SiH4中的一种，所使用的锗源为GeH4，但本申请实施例对此并不做限定，具体视情况而定。
还需要说明的是，已知形成LDMOS器件时，会在一个整体的衬底上形成多个LDMOS器件，该多个LDMOS器件可以同时包括PLDMOS器件和NLDMOS器件，从而当PLDMOS器件和NLDMOS器件同时存在时，形成PLDMOS器件的抬高式源漏结构时，需要将NLDMOS器件及其衬底上的其他NMOS器件完全覆盖在硬掩膜层之下，形成NLDMOS器件的抬高式源漏结构时，需要将PLDMOS器件及衬底上的其他PMOS器件完全覆盖在硬掩膜层之下，避免在形成NLDMOS器件或PLDMOS器件时，对衬底上已经形成的器件产生影响。
相应的，本申请还提供了一种横向双扩散金属氧化物半导体器件（LDMOS器件）的制作方法，如图4所示，该制作方法包括：
S1：如图2所示，形成第一衬底，所述第一衬底包括依次层叠第一硅层11、第一氧化层12、第二硅层13，其中，所述第一氧化层12裸露所述第一硅层11部分表面，所述第二硅层13覆盖所述第一氧化层12；
形成第一衬底包括：提供第二衬底，如图5所示，所述第二衬底包括依次层叠的第四硅层41、第二氧化层42、第五硅层43，其中，所述第二氧化层42覆盖所述第四硅层41表面，所述第五硅层43覆盖所述第二氧化层42背离所述第四硅层41表面一侧；如图7所示，刻蚀所述第五硅层和所述第二氧化层，裸露所述第四硅层部分表面，形成所述第一硅层11、所述第一氧化层12以及所述第二硅层13，以形成所述第一衬底；
具体的，继续如图5所示，所述第二衬底包括由下至上依次排布的第四硅层41、第二氧化层42以及第五硅层43，即所述第二衬底为FDSOI衬底，其中，所述第二氧化层42覆盖所述第四硅层41表面，所述第五硅层43覆盖所述第二氧化层42背离所述第四硅层41表面一侧；形成LDMOS器件时，通常会在一个大的FDSOI衬底上形成多个LDMOS器件，及其他MOS器件，因此为了隔离多个器件，需要形成隔离结构24，定义出有源区241和隔离区242，如图6所示；其中，所述LDMOS器件形成在有源区，隔离区用于将同一衬底上形成的多个器件进行电学隔离，并且所述第一衬底为用于形成器件的有源区所对应的衬底部分；在本申请实施例中，在所述第二衬底中形成隔离结构包括：在所述第五硅层表面沉积硬掩模层，并对硬掩膜层进行氧化处理，防止硬掩模层中的SiN扩散到光刻胶中，影响光刻胶的光酸反应，出现光刻胶中毒的现象，再进行光刻，依次刻蚀去掉隔离区的掩膜层、第二硅层、第一氧化层以及部分第一硅层，形成刻蚀沟槽，在形成的刻蚀沟槽中沉积一定厚度的SiO2氧化层，形成浅沟槽隔离结构，之后，采用化学机械研磨的方法研磨掩膜层，去除有源区的掩膜层；需要说明的是，本申请实施例中，所述隔离结构为浅沟槽隔离结构，但本申请实施例对此并不做限定，所述隔离结构还可以为局部硅氧化隔离（Local Oxidation of Silicon，简称LOCOS）结构，具体视情况而定；并且，所述硬掩膜层是通过化学气相沉积方法沉积SiN薄膜形成的，或通过化学气相沉积方法沉积衬垫氧化层（Pad Oxide）和SiN形成的，但本申请实施例对此并不做限定，具体视情况而定；
在所述第二衬底上定义出有源区和隔离区之后，刻蚀所述第二衬底，形成所述第一衬底包括：如图7所示，在所述第五硅层表面形成硬掩膜层，对形成的硬掩膜层进行氧化处理，之后，刻蚀所述第五硅层和所述第二氧化层，裸露所述第四硅层部分表面，此时所述第四硅层即为所述第一硅层11，并且所述第五硅层用于形成所述第二硅层13，所述第二氧化层用于形成所述第一氧化层12，从而刻蚀所述第五硅层后形成所述第二硅层13，刻蚀所述第二氧化层后形成所述第一氧化层12，以形成所述第一衬底；需要说明的是，在本申请实施例中，采用各向异性刻蚀工艺（干法刻蚀）刻蚀所述第二衬底，并且为了保证对所述第二氧化层的刻蚀完全，需要过刻5%~10%；
S2：如图8所示，形成第三硅层14，所述第三硅层14位于所述第一硅层11裸露部分表面，覆盖所述第一硅层11裸露部分表面，并且所述第二硅层13背离所述第一硅层11表面一侧与所述第三硅层14背离所述第一硅层11表面一侧平齐，其中，所述第三硅层14所在区域以及所述第一衬底与所述第三硅层14对应的区域成漂移区；需要说明的是，本申请实施例采用选择性外延生长方法生长单晶硅，形成所述第三硅层。并且在本申请实施例中，所述第一硅层、所述第二硅层以及所述第三硅层的材料相同，均为材料硅，但本申请实施例对此并不做限定，所述第一硅层的材料通常为硅，所述第二硅层以及所述第三硅层的材料可以与所述第一硅层的材料不同，为其他材料，具体视情况而定；
S3：如图9所示，在所述漂移区中形成凹陷，所述凹陷贯穿所述第三硅层14，延伸至所述第一硅层11中，但不贯穿所述第一硅层11；需要说明的是，所述第三硅层覆盖所述第一硅层裸露部分表面，并且所述第二硅层背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐，从而所述第三硅层的厚度为所述第二硅层和所述第一氧化层厚度之和，由于第二硅层和所述第一氧化层厚度较薄，为了有效增大所述LDMOS器件的击穿电压，所述凹陷贯穿所述第三硅层，延伸至所述第一硅层中；还需要说明的是，刻蚀所述第三硅层的工艺步骤与刻蚀所述第二衬底形成所述第一衬底的工艺步骤相同，在此不再赘述；再需要说明的是，所述凹陷沿第一方向的长度，小于所述第三硅层沿第一方向的长度，所述第一方向平行于所述第一硅层表面，即所述凹陷的长度小于所述第三硅层的长度；
S4：如图10所示，在所述凹陷的侧壁以及底部形成附着材料层15，形成所述附着材料层15之后，在所述凹陷中沉积形成填充物16，所述填充物16填充所述凹陷中除所述附着材料层15以外的区域，其中，所述附着材料层15的介电常数大于所述第一硅层11、所述第二硅层13以及所述第三硅层14的介电常数，所述填充物16的击穿场强大于所述第一硅层11、所述第二硅层13以及所述第三硅层14的击穿场强；需要说明的是，本申请实施例利用射频磁控溅射（Radio Frequency Magnetron Sputtering）方法，在所述凹陷的侧壁以及底部形成所述附着材料层，但本申请实施例对此并不做限定，具体视情况而定；并且为了保证器件的平整度，所述凹陷中的填充物背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐；再需要说明的是，在所述凹陷中沉积所述填充物之后，不会再对所述第一衬底进行刻蚀等操作，为了保证器件的平整度，在所述凹陷中沉积所述填充物之后，采用化学机械抛光对所述第一衬底表面进行处理，使得所述第一衬底表面平坦化；
S5：继续如图2所示，形成栅电极结构21，所述栅电极结构21位于所述第二硅层表面，且位于所述第三硅层表面；需要说明的是，所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层表面，是指所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层不具有所述凹陷部分的表面；
S6：继续如图2所示，形成源电极结构22，所述源电极结构22位于所述第二硅层表面；
S7：继续如图2所示，形成漏电极结构23，所述漏电极结构23位于所述第三硅层表面。需要说明的是，所述漏电极结构位于所述第三硅层表面，是指所述漏电极结构位于所述第三硅层不具有所述凹陷部分的表面。
具体的，形成所述源电极结构、漏电极结构以及栅电极结构时，首先定义出栅极形貌，如图11所示，依次沉积栅极氧化层211、多晶硅212，定义出栅极形貌，并在其两侧及上方形成第一侧墙结构213，形成所述第一侧墙结构213时，可选用氮化硅、氮氧化硅或氧化硅等材料中的一种或多种组合形成第一侧墙结构213，但本申请实施例对此并不做限定，具体视情况而定。定义栅极形貌之后，如图12所示，在对应区域形成源电极掺杂部分221和漏电极掺杂部分231，为了降低LDMOS器件与外部电路之间的串联电阻和接触电阻，通常利用选择性外延生长的方式在第二硅层表面形成源电极掺杂部分221，在所述第三硅层表面形成漏电极掺杂部分231，以形成抬高式源电极结构和抬高式漏电极结构，即形成抬高式源漏结构（Raised Source Drain, RSD）。之后，如图13所示，形成所述栅电极结构的第二侧墙结构214，并在形成第二侧墙结构214之后，向源电极掺杂部分221和漏电极掺杂部分231进行源漏注入，并且在本申请实施例中，选用氮化硅、氮氧化硅或氧化硅等材料中的一种或多种组合形成第二侧墙结构，但本申请实施例对此并不做限定，具体视情况而定。进行源漏注入之后，继续如图2所示，在所述源电极掺杂部分221表面形成金属硅化物层（Silicide）222，在所述漏电极掺杂部分231表面形成金属硅化物层232，去除栅电极形貌中的多晶硅层212上方的侧墙结构，裸露多晶硅层212表面，在多晶硅层表面形成金属硅化物层215。形成金属硅化物层具体包括：在所述源电极掺杂部分表面、所述漏电极掺杂部分表面以及栅电极形貌的多晶硅层表面沉积金属层，对金属层进行热处理，使得所述金属层中的金属原子扩散到所述源电极掺杂部分、所述漏电极掺杂部分以及栅电极形貌中的硅材料中，形成金属硅化物层，并在形成金属硅化物层之后，利用湿法刻蚀工艺除去剩余的金属。其中，在本申请实施例中，所述金属层的材料为镍（Ni）、钴（Co）、钛（Ti）等中的一种。
在本申请实施例中，所述制作方法中形成的所述第一衬底由下至上依次包括第一硅层、第一氧化层、第二硅层，即所述第一衬底由FDSOI衬底形成，其中，所述第一氧化层为埋氧化层，所述第二硅层为绝缘体上硅层。所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层，所述第三硅层覆盖所述第一硅层裸露部分表面，其中所述第三硅层所在区域以及所述第一衬底与所述第三硅层对应的区域成漂移区，即定义出漂移区。所述制作方法包括在所述漂移区中形成凹陷，所述凹陷贯穿所述第三硅层，延伸至所述第一硅层中，在所述凹陷中形成附着材料层和填充物，其中，所述填充物的击穿场强大于所述第一硅层、第二硅层以及所述第三硅层的击穿场强，从而在所述凹陷中填充所述填充物，能够在不改变漂移区长度的情况下，甚至在漂移区长度较小的情况下，得到较大的击穿场强。如图3所示，Wd为漂移区的长度，Wt为凹陷的长度，其中Wt的计算公式如下：
其中，BV为击穿电压，Ec为击穿场强，由上述公式可知，在相同凹陷长度的前提下，凹陷中的填充物所能承受的击穿场强越大，凹陷所能承受的击穿电压越大。已知现有的LDMOS器件，为了增大硅层的厚度，会在漂移区中形成纯体硅，由于形成的纯体硅与器件本身的硅层材料相同，故而击穿场强相同，因此不改变漂移区长度的前提下，增大击穿电压的效果有限。而本申请实施例所提供的方法包括在漂移区中形成凹陷，所述凹陷贯穿所述第三硅层延伸至所述第一硅层中，并在所述凹陷中形成填充物，所述填充物的击穿场强大于所述第一硅层、所述第二硅层以及所述第三硅层的击穿场强，即本申请实施例在漂移区中填充了具有更大击穿场强的材料，根据上述公式可知，相比于现有的LDMOS器件，在相同漂移区长度的情况下，本申请实施例所提供的LDMOS器件的击穿电压较大，有助于提高所述LDMOS器件的击穿电压，使得所述LDMOS器件具有较高的击穿电压。并且，相比于现有的LDMOS器件，本申请实施例所提供的方法还可以在漂移区长度较小的情况下，得到与具有较大漂移区长度的现有LDMOS器件相同的击穿电压，从而有助于在满足所需击穿电压的情况下，减小LDMOS器件的面积。需要说明的是，形成LDMOS器件时，填充物的击穿场强由填充物的材料决定，为某一确定范围，为了达到LDMOS器件所需的击穿电压，可以根据实际需求确定所述第三硅层中凹陷的长度，即所述凹槽的长度由所述LDMOS器件所需的击穿电压和所述凹槽中的填充物的击穿场强决定。
并且，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层，所述第三硅层覆盖所述第一硅层裸露部分表面，漂移区中具有凹陷，所述凹陷贯穿第三硅层延伸至第一硅层中，并在所述凹陷中填充了填充物，由于填充物的击穿场强较大，介电常数较小，使得载流子不能直接穿过所述凹陷，从而使得载流子流经漂移区时，只能沿凹陷的边缘，从源极传输到漏极，使得载流子的传输路径变长，相当于延长了漂移区的长度，提高了LDMOS器件的击穿电压，但是也在一定程度上增大了LDMOS器件的导通电阻。为了避免器件导通电阻增加，在本申请实施例所提供的方法还包括在所述凹陷中形成附着材料层，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，即所述附着材料层为高介电常数材料（HK材料）。电通量密度D计算公式如下：
其中，
为介电常数，已知所述附着材料层的介电常数大于所述第一硅层、所述第
二硅层以及所述第三硅层的介电常数，使得加在所述附着材料层、所述第一硅层、所述第二
硅层以及所述第三硅层上的击穿场强相同时，所述附着材料层的电通量密度大于所述第一
硅层、所述第二硅层以及所述第三硅层的电通量密度。由于LDMOS器件工作时，加在所述附
着材料层、所述第一硅层、所述第二硅层以及所述第三硅层上的电压相同，使得加在所述附
着材料层、所述第一硅层、所述第二硅层以及所述第三硅层上的击穿场强相同，从而所述附
着材料层的电通量密度大于所述第一硅层、所述第二硅层以及所述第三硅层的电通量密
度，使得漂移区中的大部分电通量更倾向于从所述附着材料层中流过，以使得所述附着材
料层能够引导漂移区中的电通量流动，调节漂移区的电势分布，从而有助于漂移区的耗尽，
使得在形成所述LDMOS器件时，可以增加漂移区的掺杂浓度，已知漂移区的掺杂浓度与电阻
成反比，因此增加漂移区的掺杂浓度，能够有助于减小漂移区的电阻，进而有助于减小所述
LDMOS器件的导通电阻，使得所述LDMOS器件具有较高击穿电压的同时，导通电阻也较小，即
使得所述LDMOS器件同时兼具高击穿电压和低导通电阻的特点，优化所述LDMOS器件的性
能。
可选的，在本申请的一个实施例中，所述附着材料层的材料为SrTiO3或Pb(Zr0.53,Ti0.47)O3，其介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，使得漂移区中的大部分电通量更倾向于从所述附着材料层中流过，有助于漂移区的耗尽，使得在形成所述LDMOS器件时，可以增加漂移区的掺杂浓度，有助于减小漂移区的电阻；所述填充物的材料为SiO2，其击穿场强大于硅材料的击穿场强，在6MV/cm~11MV/cm之间，约为硅材料击穿场强的20倍，根据上述Wt的计算公式可知，能够增大漂移区的击穿电压，但本申请对此并不做限定，在本申请的其他实施例中，所述附着材料层的材料以及所述填充物的材料也可以为满足上述条件的其他材料，具体视情况而定。
需要说明的是，所述附着材料层位于所述凹槽的侧壁以及底部，从而所述附着材料层沉积在所述第一硅层裸露的截面和表面，及所述第三硅层裸露的截面，即所述附着材料层直接沉积在材料硅上，使得所述附着材料层的厚度取决于其与材料硅之间热膨胀的差值，通常所述附着材料层厚度的取值范围为100nm~500nm，包括端点值，但本申请对此并不做限定，具体视情况而定。
需要说明的是，对LDMOS器件而言，包括NLDMOS器件和PLDMOS器件两种类型，本申请实施例所提供的制作方法制得的LDMOS器件均适用于对NLDMOS器件和PLDMOS器件的性能提升。因此，在上述实施例的基础上，在本申请的一个实施例中，对于NLDMOS器件而言，形成所述第三硅层之后，形成所述凹陷之前，该制作方法还包括：
S31：如图14所示，在所述第一衬底中具有第一氧化层12的区域形成P阱PW，在所述第一衬底除所述P阱PW外的区域形成N阱NW，其中，所述源电极结构位于所述P阱表面，所述漏电极结构位于所述N阱表面，并且所述N阱区域为所述NLDMOS器件漂移区。需要说明的是，所述第一衬底中具有第一氧化层的区域，是指所述第一衬底中第一氧化层以及与所述第一氧化层相对应的部分。
在本申请的另一个实施例中，对于PLDMOS器件而言，形成所述第三硅层之后，形成所述凹陷之前，该制作方法还包括：
S32：在所述第一衬底中具有第一氧化层的区域形成N阱，在所述第一衬底除所述N阱外的区域形成P阱，其中，所述源电极结构位于所述N阱表面，所述漏电极结构位于所述P阱表面，并且所述P阱为所述PLDMOS器件的漂移区。
如图15所示，本申请实施例提供的制作方法制作LDMOS器件的流程为：提供第二衬底，定义有源区和隔离区；形成所述第一衬底；形成所述第三硅层，定义漂移区，并在漂移区中形成混合区；定义N阱和P阱；形成凹陷，在所述凹陷侧壁以及底部形成附着材料层，及在所述凹陷内填充填充物；定义栅极形貌，形成第一侧墙；再形成抬高式源漏结构，形成抬高式源漏结构之后，形成第二侧墙，并对抬高式源漏结构进行源漏注入；在源漏结构以及栅极形貌表面形成金属硅化物层，以完成LDMOS器件的制作。
需要说明的是，本申请实施例所提供的制作方法制得的LDMOS器件均适用于对NLDMOS器件和PLDMOS器件的性能提升，但是不同类型的器件源漏结构不同。具体的，当所述LDMOS器件为NLDMOS器件时，所述漏电极掺杂部分由单晶硅组成，所述源电极掺杂部分由单晶硅组成，并且所述漏电极掺杂部分和所述源电极掺杂部分的注入离子为磷等N型离子；当所述LDMOS器件为PLDMOS器件时，所述漏电极掺杂部分由锗硅层以及位于所述锗硅层表面的硅盖帽层（Si Cap Layer）组成，所述源电极掺杂部分由锗硅层以及位于所述锗硅层表面的硅盖帽层（Si Cap Layer）组成，其中，所述锗硅层为单层或多层锗硅层，所述漏电极掺杂部分和所述源电极掺杂部分的注入离子为硼或碳等P型离子。并且，外延生长形成所述源电极掺杂部分和漏电极掺杂部分的过程中，形成单晶硅层、硅盖帽层以及锗硅层时，所使用的硅源为SiCl4、SiH2Cl2、SiHCl3、SiH4中的一种，使用的锗源为GeH4，但本申请实施例对此并不做限定，具体视情况而定。
还需要说明的是，已知形成LDMOS器件时，会在一个整体的衬底上形成多个LDMOS器件，该多个LDMOS器件可以同时包括PLDMOS器件和NLDMOS器件，从而当PLDMOS器件和NLDMOS器件同时存在时，形成PLDMOS器件的抬高式源漏结构时，需要将NLDMOS器件及其他NMOS器件完全覆盖在硬掩膜层之下，形成NLDMOS器件的抬高式源漏结构时，需要将PLDMOS器件及其他PMOS器件完全覆盖在硬掩膜层之下，避免形成PLDMOS器件或NLDMOS器件时，对衬底上已经形成的器件产生影响。
综上所述，本申请提供了一种横向双扩散金属氧化物半导体器件及其制作方法，该半导体器件包括：第一衬底，所述第一衬底包括第一硅层、第一氧化层、第二硅层，其中，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层；第三硅层，所述第三硅层覆盖所述第一硅层裸露部分表面，其中，所述第三硅层所在区域以及所述第一衬底与所述第三硅层对应的区域以及组成漂移区；凹陷，所述凹陷位于所述漂移区，贯穿所述第三硅层，延伸至所述第一硅层中，但不贯穿所述第一硅层，所述凹陷侧壁以及底部具有附着材料层，所述凹陷中还具有填充物，所述填充物的击穿场强大于所述第一硅层、第二硅层以及所述第三硅层的击穿场强，能够增大所述漂移区的击穿场强，使得所述LDMOS器件具有较高的击穿电压。并且，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，使得漂移区中的大部分电通量更倾向于从所述附着材料层中流过，从而有助于漂移区的耗尽，使得在形成所述LDMOS器件时，可以增加漂移区的掺杂浓度，进而有助于减小所述LDMOS器件的导通电阻，使得所述LDMOS器件具有较高击穿电压的同时，导通电阻也较小，优化所述LDMOS器件的性能。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种横向双扩散金属氧化物半导体器件，其特征在于，包括：
第一衬底，所述第一衬底包括依次层叠的第一硅层、第一氧化层、第二硅层，其中，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层；
第三硅层，所述第三硅层覆盖所述第一硅层裸露部分表面，并且所述第二硅层背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐，其中，所述第三硅层所在区域以及所述第一衬底与所述第三硅层相对应的区域组成漂移区；
凹陷，所述凹陷位于所述漂移区，贯穿所述第三硅层，延伸至所述第一硅层中，但不贯穿所述第一硅层，所述凹陷侧壁以及底部具有附着材料层，并且所述凹陷中还具有填充物，所述填充物填充所述凹陷中除所述附着材料层以外的区域，其中，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，所述填充物的击穿场强大于所述第一硅层、所述第二硅层以及所述第三硅层的击穿场强；
栅电极结构，所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层表面；
源电极结构，所述源电极结构位于所述第二硅层表面；
漏电极结构，所述漏电极结构位于所述第三硅层表面。
2.根据权利要求1所述的半导体器件，其特征在于，所述附着材料层的材料为SrTiO3或Pb(Zr0.53,Ti0.47)O3，所述附着材料层厚度的取值范围为100nm~500nm，包括端点值；所述填充物的材料为SiO2。
3.根据权利要求1所述的半导体器件，其特征在于，还包括：P阱和N阱，其中，所述第一衬底中具有所述第一氧化层的区域为P阱，所述第一衬底除所述P阱区域外的区域为N阱。
4.根据权利要求1所述的半导体器件，其特征在于，还包括：P阱和N阱，所述第一衬底具有所述第一氧化层的区域为N阱区域，所述第一衬底除所述N阱区域外的区域为P阱区域。
5.根据权利要求1所述的半导体器件，其特征在于，所述源电极结构为抬高式源电极结构，所述漏电极结构为抬高式漏电极结构。
6.一种横向双扩散金属氧化物半导体器件的制作方法，其特征在于，包括：
形成第一衬底，所述第一衬底包括依次层叠的第一硅层、第一氧化层、第二硅层，其中，所述第一氧化层裸露所述第一硅层部分表面，所述第二硅层覆盖所述第一氧化层；
形成第三硅层，所述第三硅层覆盖所述第一硅层裸露部分表面，并且所述第二硅层背离所述第一硅层表面一侧与所述第三硅层背离所述第一硅层表面一侧平齐，其中，所述第三硅层所在区域以及所述第一衬底与所述第三硅层对应的区域成漂移区；
在所述漂移区中形成凹陷，所述凹陷贯穿所述第三硅层，延伸至所述第一硅层中，但不贯穿所述第一硅层；
在所述凹陷侧壁以及底部形成附着材料层，之后，在所述凹陷中形成填充物，所述填充物填充所述凹陷中除所述附着材料层以外的区域，其中，所述附着材料层的介电常数大于所述第一硅层、所述第二硅层以及所述第三硅层的介电常数，所述填充物的击穿场强大于第一硅层、所述第二硅层以及所述第三硅层的击穿场强；
形成栅电极结构，所述栅电极结构位于所述第二硅层表面，且位于所述第三硅层表面；
形成源电极结构，所述源电极结构位于所述第二硅层表面；
形成漏电极结构，所述漏电极结构位于所述第三硅层表面。
7.根据权利要求6所述的制作方法，其特征在于，形成所述第一衬底包括：
提供第二衬底，所述第二衬底包括由依次层叠的第四硅层、第二氧化层、第五硅层，其中，所述第二氧化层覆盖所述第四硅层表面，所述第五硅层覆盖所述第二氧化层背离所述第四硅层表面一侧；
刻蚀所述第五硅层和所述第二氧化层，裸露所述第四硅层部分表面，形成所述第一硅层、所述第一氧化层以及所述第二硅层，以形成所述第一衬底。
8.根据权利要求6所述的制作方法，其特征在于，形成所述第三硅层之后，形成所述凹陷之前，该制作方法还包括：在所述第一衬底中具有所述第一氧化层的区域形成P阱，在所述第一衬底除所述P阱区域外的区域形成N阱。
9.根据权利要求6所述的制作方法，其特征在于，形成所述第三硅层之后，形成所述凹陷之前，还包括：在所述第一衬底中具有所述第一氧化层的区域形成N阱，在所述第一衬底除所述N阱区域外的区域形成P阱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211593307.8A CN115602729A (zh) | 2022-12-13 | 2022-12-13 | 横向双扩散金属氧化物半导体器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211593307.8A CN115602729A (zh) | 2022-12-13 | 2022-12-13 | 横向双扩散金属氧化物半导体器件及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115602729A true CN115602729A (zh) | 2023-01-13 |
Family
ID=84853924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211593307.8A Pending CN115602729A (zh) | 2022-12-13 | 2022-12-13 | 横向双扩散金属氧化物半导体器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115602729A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080246080A1 (en) * | 2006-07-28 | 2008-10-09 | Broadcom Corporation | Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS) |
| US20120025310A1 (en) * | 2010-07-29 | 2012-02-02 | Renesas Electronics Corporation | Semiconductor device of which breakdown voltage is improved |
| CN102769029A (zh) * | 2011-05-05 | 2012-11-07 | 台湾积体电路制造股份有限公司 | 具有栅极叠层的器件 |
| US20140131797A1 (en) * | 2012-11-12 | 2014-05-15 | United Microelectronics Corp. | Semiconductor structure and method for manufacturing the same |
| CN109585563A (zh) * | 2018-11-20 | 2019-04-05 | 电子科技大学 | 一种具有钛酸锶膜的槽型横向耐压区 |
| CN112447854A (zh) * | 2020-11-27 | 2021-03-05 | 华虹半导体(无锡)有限公司 | Esd器件和包含其的集成电路 |
| CN112885889A (zh) * | 2021-01-14 | 2021-06-01 | 电子科技大学 | 一种含组合介质深槽的横向耐压区 |
| CN113013228A (zh) * | 2021-02-24 | 2021-06-22 | 上海华力集成电路制造有限公司 | 一种提升ldmos性能的方法 |
| CN114361037A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Ldmos器件及其制作方法 |
-
2022
- 2022-12-13 CN CN202211593307.8A patent/CN115602729A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080246080A1 (en) * | 2006-07-28 | 2008-10-09 | Broadcom Corporation | Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS) |
| US20120025310A1 (en) * | 2010-07-29 | 2012-02-02 | Renesas Electronics Corporation | Semiconductor device of which breakdown voltage is improved |
| CN102769029A (zh) * | 2011-05-05 | 2012-11-07 | 台湾积体电路制造股份有限公司 | 具有栅极叠层的器件 |
| US20140131797A1 (en) * | 2012-11-12 | 2014-05-15 | United Microelectronics Corp. | Semiconductor structure and method for manufacturing the same |
| CN109585563A (zh) * | 2018-11-20 | 2019-04-05 | 电子科技大学 | 一种具有钛酸锶膜的槽型横向耐压区 |
| CN112447854A (zh) * | 2020-11-27 | 2021-03-05 | 华虹半导体(无锡)有限公司 | Esd器件和包含其的集成电路 |
| CN112885889A (zh) * | 2021-01-14 | 2021-06-01 | 电子科技大学 | 一种含组合介质深槽的横向耐压区 |
| CN113013228A (zh) * | 2021-02-24 | 2021-06-22 | 上海华力集成电路制造有限公司 | 一种提升ldmos性能的方法 |
| CN114361037A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Ldmos器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| （美）施敏 等, 安徽大学出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490552B2 (en) | FinFET device having flat-top epitaxial features and method of making the same | |
| JP5220257B2 (ja) | Ｃｍｏｓ垂直置換ゲート（ｖｒｇ）トランジスタ | |
| US7211864B2 (en) | Fully-depleted castellated gate MOSFET device and method of manufacture thereof | |
| US7399679B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US8927362B2 (en) | CMOS device and method of forming the same | |
| KR100903902B1 (ko) | 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조 | |
| US7358121B2 (en) | Tri-gate devices and methods of fabrication | |
| US6974738B2 (en) | Nonplanar device with stress incorporation layer and method of fabrication | |
| EP2270868B1 (en) | Methods of fabrication of a nonplanar semiconductor device with partially or fully wrapped around gate electrode | |
| US7439139B2 (en) | Fully-depleted castellated gate MOSFET device and method of manufacture thereof | |
| CN101490822B (zh) | 半导体器件及其制造方法 | |
| US20050012173A1 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US7875938B2 (en) | LDMOS device with multiple gate insulating members | |
| EP1507294A2 (en) | Semiconductor device with surrounding gate | |
| TWI708372B (zh) | 半導體記憶體結構及其製備方法 | |
| TWI521698B (zh) | 半導體元件及其製造方法 | |
| WO2012100563A1 (zh) | 一种锗基肖特基n型场效应晶体管的制备方法 | |
| JP2009004425A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN114361037A (zh) | Ldmos器件及其制作方法 | |
| US6977203B2 (en) | Method of forming narrow trenches in semiconductor substrates | |
| US11769771B2 (en) | FinFET device having flat-top epitaxial features and method of making the same | |
| WO2005074035A1 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN108074974B (zh) | 半导体装置的形成方法 | |
| CN115602729A (zh) | 横向双扩散金属氧化物半导体器件及制作方法 | |
| CN115360230B (zh) | Ldmos器件的制作方法和ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230113 |