CN108122760A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108122760A CN108122760A CN201611085942.XA CN201611085942A CN108122760A CN 108122760 A CN108122760 A CN 108122760A CN 201611085942 A CN201611085942 A CN 201611085942A CN 108122760 A CN108122760 A CN 108122760A
- Authority
- CN
- China
- Prior art keywords
- layer
- area
- work function
- transfer layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000010410 layer Substances 0.000 claims abstract description 525
- 238000012546 transfer Methods 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 230000001105 regulatory effect Effects 0.000 claims abstract description 63
- 238000000137 annealing Methods 0.000 claims abstract description 54
- 239000011241 protective layer Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 102
- 230000005669 field effect Effects 0.000 claims description 22
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000005240 physical vapour deposition Methods 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 229910052593 corundum Inorganic materials 0.000 claims description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000008569 process Effects 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000012086 standard solution Substances 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002408 directed self-assembly Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000000574 ganglionic effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- OXNIZHLAWKMVMX-UHFFFAOYSA-N picric acid Chemical compound OC1=C([N+]([O-])=O)C=C([N+]([O-])=O)C=C1[N+]([O-])=O OXNIZHLAWKMVMX-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- RBFRSIRIVOFKDR-UHFFFAOYSA-N [C].[N].[O] Chemical compound [C].[N].[O] RBFRSIRIVOFKDR-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003204 osmotic effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体结构及其形成方法，所述形成方法包括：提供基底；在所述基底上形成介质层；形成第一开口，所述第一开口底部包括等效功函数值不相等的至少两个区域，所述至少两个区域包括第一区域和第二区域；形成栅介质层；形成第一转移层；在所述第二区域的第一转移层上形成保护层；在所述第一转移层上形成第一帽层；进行第一退火处理，形成第一功函数调节层；去除经第一退火处理的第一帽层和第一转移层；去除所述保护层，露出所述栅介质层，形成栅极开口；在所述栅极开口内形成金属层。本发明技术方案能够改善所形成晶体管的射频性能，提高所述半导体结构的电学性能。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制作技术的不断发展，半导体器件朝着更高元件密度，以及更高集成度的方向发展。半导体器件的几何尺寸遵循摩尔定律不断缩小。作为最基本的半导体器件，晶体管的尺寸随着半导体器件尺寸的减小而减小。
晶体管尺寸的缩小，器件漏电流的问题越来越严重。半导体器件的漏电流增大的一个主要原因是传统栅介质层厚度不断减小。当前提出的解决方法是，采用高K栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高K材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高K金属栅的引入，减小了半导体器件的漏电流。
但是现有技术中，引入功函数层后，晶体管的电学性能依旧有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以提高鳍式场效应晶体管的射频性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供基底；在所述基底上形成介质层；在所述介质层内形成第一开口，所述第一开口用于形成栅极结构，所述第一开口底部包括至少两个区域，不同区域的等效功函数值不相等，所述至少两个区域包括第一区域和第二区域；在所述第一开口底部形成栅介质层；在所述栅介质层上形成第一转移层；在所述第二区域的第一转移层上形成保护层，所述保护层露出所述第一区域上的第一转移层；在露出的所述第一转移层上形成第一帽层；对所述第一帽层和所述第一转移层进行第一退火处理，使所述第一转移层与所述第一区域上的栅介质层反应，形成第一功函数调节层；去除经第一退火处理的第一帽层和第一转移层；去除所述保护层，露出所述栅介质层，形成栅极开口；在所述栅极开口内形成金属层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案通过第一退火处理，使所述第一转移层与所述第一区域上的栅介质层反应，形成第一功函数调节层。所述第一功函数调节层的形成能够调整第一区域上栅极结构的等效功函数值，从而使所述第一区域上栅极结构的等效功函数值与所述第二区域上栅极结构的等效功函数值不相等，这种结构有利于提高所形成半导体结构沟道开启电压的均匀性，提高载流子在沟道内分布的均匀程度，弱化栅电极与源漏掺杂区之间的边缘电场效应，减小栅极和源漏掺杂区之间的电容值，改善所形成晶体管的射频性能，提高所述半导体结构的电学性能。
附图说明
图1至图8是本发明半导体结构形成方法一实施例各个步骤的结构示意图。
具体实施方式
由背景技术可知，现有技术中鳍式场效应晶体管的电学性能依旧有待提高。
引入高K金属栅的半导体结构中，仍有许多问题亟待解决，其中一个就是功函数的匹配问题，因为功函数将直接影响器件的阈值电压(Vt)和晶体管的性能。因此功函数必须调整到半导体器件的合适工作范围内。
现有技术中一种晶体管的形成方法包括：提供基底；在所述基底上形成伪栅结构；在所述伪栅结构两侧的基底内形成源漏掺杂区；在所述伪栅结构露出的基底上形成介质层；去除所述伪栅结构形成开口；在所述开口底部依次形成栅介质层和功函数层；在底部形成有栅介质层和功函数层的开口内填充导电材料，形成电极层，所述电极层、所述功函数层和所述栅介质层用于形成栅极结构。
其中栅极结构的功函数层主要通过功函数层以及电极层的功函数值实现调节，从而调整所述晶体管的阈值电压。由于覆盖源漏掺杂区之间功函数层和电极层的材料和厚度均相同，所以沟道区域上栅极结构的功函数层是同一的。但是当工作时，由于载流子在沟道内的运动等原因，源漏掺杂区之间沟道的开启电压未必处处相等，载流子在沟道内的分布均匀性较差，从而造成栅电极与源漏掺杂区之间的边缘电场效应(Fringing FieldEffect)较显著，导致栅极和源漏掺杂区之间的电容值上升。栅极和源漏掺杂区之间电容值的增大会影响晶体管的射频性能，从而影响所形成半导体结构的电学性能。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供基底；在所述基底上形成介质层；在所述介质层内形成第一开口，所述第一开口用于形成栅极结构，所述第一开口底部包括至少两个区域，不同区域的等效功函数值不相等，所述至少两个区域包括第一区域和第二区域；在所述第一开口底部形成栅介质层；在所述栅介质层上形成第一转移层；在所述第二区域的第一转移层上形成保护层，所述保护层露出所述第一区域上的第一转移层；在露出的所述第一转移层上形成第一帽层；对所述第一帽层和所述第一转移层进行第一退火处理，使所述第一转移层与所述第一区域上的栅介质层反应，形成第一功函数调节层；去除经第一退火处理的第一帽层和第一转移层；去除所述保护层，露出所述栅介质层，形成栅极开口；在所述栅极开口内形成金属层。
本发明技术方案通过第一退火处理，使所述第一转移层与所述第一区域上的栅介质层反应，形成第一功函数调节层。所述第一功函数调节层的形成能够调整第一区域上栅极结构的等效功函数值，从而使所述第一区域上栅极结构的等效功函数值与所述第二区域上栅极结构的等效功函数值不相等，这种结构有利于提高所形成半导体结构沟道开启电压的均匀性，提高载流子在沟道内分布的均匀程度，弱化栅电极与源漏掺杂区之间的边缘电场效应，减小栅极和源漏掺杂区之间的电容值，改善所形成晶体管的射频性能，提高所述半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图8，示出了本发明半导体结构形成方法一实施例各个步骤的结构示意图。
参考图1，提供基底。
所述基底用于提供工艺操作基础。本实施例中，所述半导体结构为鳍式场效应晶体管，所以所述基底包括衬底100以及位于所述衬底100上分立的鳍部101。本发明其他实施例中，所述半导体结构也可以是平面晶体管，所述基底为平面基底。
所述衬底100用于提供工艺操作平台。本实施例中，所述衬底100的材料为单晶硅。本发明其他实施例中，所述衬底还可以是多晶硅衬底、非晶硅衬底或者锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III－V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述衬底的材料可以选取适宜于工艺需求或易于集成的材料。
所述鳍部101用于提供所述鳍式场效应晶体管的沟道。本实施例中，所述鳍部101的材料与所述衬底100的材料相同，同为单晶硅。本发明其他实施例中，所述鳍部的材料也可以与所述衬底的材料不同，可以选自锗、锗硅、碳硅或砷化镓等适宜于形成鳍部的材料。
具体的，所述衬底100和所述鳍部101可以同时形成。形成所述衬底100和所述鳍部101的步骤包括：提供初始衬底；在所述初始衬底表面形成鳍部掩膜层(图中未示出)；以所述鳍部掩膜层为掩膜刻蚀所述初始衬底，形成所述衬底100以及位于所述衬底100上的鳍部101。
本实施例中，在形成所述衬底100和所述鳍部101后，所述形成方法还包括：在未被所述鳍部101覆盖的衬底100上形成隔离层(图中未标示)，所述隔离层顶部低于所述鳍部101的顶部且覆盖所述鳍部101侧壁的部分表面，用于实现相邻鳍部101之间以及相邻半导体结构之间的电隔离。
继续参考图1，在所述基底上形成介质层102。
所述介质层102用于实现相邻半导体结构之间的电隔离，也用于定义后续所形成栅极结构的尺寸和位置。本实施例中，所述介质层102的材料为氧化硅。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅或碳氮氧化硅等其他介质材料。
具体的，所述基底包括衬底100以及位于所述衬底100上的鳍部101，相邻鳍部101之间还具有隔离层。所以所述介质层102位于所述衬底100、所述鳍部101以及所述隔离层上。
需要说明的是，所述形成方法还包括：提供基底之后，形成所述介质层102之前，在所述基底上形成伪栅结构(图中未示出)；在伪栅结构两侧的基底内形成源漏掺杂区(图中未示出)，所述源漏掺杂区用于形成所述半导体结构的源区或漏区。
所述伪栅结构用于为后续所形成栅极结构占据空间位置。具体的，所述半导体结构为鳍式场效应晶体管，所述基底100包括所述衬底100和所述鳍部101，所以形成所述伪栅结构的步骤中，所述伪栅结构横跨所述鳍部101，且覆盖所述鳍部101部分顶部和部分侧壁的表面。
本实施例中，所述伪栅结构为单层结构，包括多晶硅材料的伪栅极。本发明其他实施例中，所述伪栅极的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等其他材料。本发明另一些实施例中，所述伪栅结构还可以为叠层结构，包括伪栅极以及位于所述伪栅极上的伪氧化层，所述伪氧化层的材料可以为氧化硅和氮氧化硅。
所述源漏掺杂区用于形成所形成半导体结构中源区或漏区。
所述半导体结构为鳍式场效应晶体管，所述形成所述源漏掺杂区的步骤包括：在所述伪栅结构两侧的鳍部101内形成所述源漏掺杂区。所述半导体结构为NMOS晶体管，所以所述源漏掺杂区的掺杂离子为N型离子，例如P、As或Sb；所述半导体结构也可以为PMOS晶体管，所以所述源漏掺杂区的掺杂离子为P型离子，例如B、Ga或In。
本实施例中，由于所述基底上形成有伪栅结构，因此形成所述介质层102的步骤中，所述介质层102露出所述伪栅结构。所以形成所述介质层102的步骤包括：通过化学气相沉积(例如：流体化学气相沉积)等方法在所述伪栅结构露出的基底上形成介质材料层，所述介质材料层覆盖所述伪栅结构；通过化学机械研磨等方式去除高于所述伪栅结构的介质材料层，露出所述伪栅结构，形成所述介质层102。
继续参考图1，在所述介质层102内形成第一开口111，所述第一开口111用于形成栅极结构，所述第一开口111底部包括至少两个区域，不同区域的等效功函数值不相等，所述至少两个区域包括第一区域Ⅰ和第二区域Ⅱ。
形成所述第一开口111的步骤用于为后续栅极结构的形成提供工艺空间。本实施例中，所述基底上形成有伪栅结构，所以形成所述第一开口111的步骤包括：去除所述伪栅结构，形成所述第一开口111。
具体的，所述半导体结构为鳍式场效应晶体管，所述基底包括衬底100以及鳍部101，所述伪栅结构横跨所述鳍部101且覆盖所述鳍部101部分顶部和部分侧壁的表面。所以所述第一开口111底部露出所述鳍部101部分顶部和部分侧壁的表面。
去除所述伪栅结构的步骤包括：通过干法刻蚀工艺、湿法刻蚀或干法刻蚀工艺和湿法刻蚀相结合的方式去除所述伪栅结构，以减小去除工艺对所述介质层102的损耗。
所述第一区域Ⅰ上栅极结构的等效功函数值与所述第二区域Ⅱ上栅极结构的等效功函数值不相等。本实施例中，所述第一区域Ⅰ位于所述第二区域Ⅱ和所形成鳍式场效应晶体管漏区之间，所述第一区域Ⅰ上所形成栅极结构的等效功函数值小于所述第二区域Ⅱ上所形成栅极结构的等效功函数值。
此外，本实施例中，所述至少两个区域还包括第三区域Ⅲ，即所述第一开口111底部还包括第三区域Ⅲ。所述第三区域Ⅲ上栅极结构的等效功函数值与所述第一区域Ⅰ上栅极结构的等效功函数值不相等，所述第三区域Ⅲ上栅极结构的等效功函数值与所述第二区域Ⅱ上栅极结构的等效功函数值不相等。
具体的，所述第三区域Ⅲ位于所述第二区域Ⅱ远离所述第一区域Ⅰ的一侧。所述第三区域Ⅲ位于所述第二区域Ⅱ和所形成鳍式场效应晶体管源区之间。所述第三区域Ⅲ上所形成栅极结构的等效功函数值大于所述第二区域Ⅱ上所形成栅极结构的等效功函数值。
所以，沿所形成鳍式场效应晶体管漏区指向源区的方向上，所述第一区域Ⅰ、所述第二区域Ⅱ和所述第三区域Ⅲ依次排列，所述第一区域Ⅰ上所形成栅极结构的等效功函数值、所述第二区域Ⅱ上所形成栅极结构的等效功函数值和所述第三区域Ⅲ上所形成栅极结构的等效功函数值依次增大。
需要说明的是，本实施例中，所述第一区域Ⅰ、所述第二区域Ⅱ和所述第三区域Ⅲ依次相邻。本发明其他实施例中，所述第一区域、所述第二区域和所述第三区域也可以不相邻。
继续参考图1，在所述第一开口111底部形成栅介质层110。
所述栅介质层110用于实现所形成栅极结构与基底内沟道之间的电隔离。具体的，所述栅介质层110的材料为高K介质材料。其中，高K介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述栅介质层110的材料为HfO2。本发明其他实施例中，所述栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、或Al2O3等。
本实施例中，所述半导体结构为鳍式场效应晶体管，所述开口111底部露出所述鳍部100部分顶部和部分侧壁的表面，所以所述栅介质层110横跨所述鳍部101，且位于所述开口111底部露出的所述鳍部101上。
所述栅介质层110可以通过原子层沉积的方式形成于所述开口111底部。本发明其他实施例中，所述栅介质层还可以通过化学气相沉积或物理气相沉积等其他膜层沉积方式形成。
继续参考图1，在所述栅介质层110上形成第一转移层121。
所述第一转移层121用于与所述第一区域Ⅰ的栅介质层反应，以形成第一功函数调节层。由于所述栅介质层110位于所述开口111底部和侧壁上，所以形成所述第一转移层121的步骤中，所述第一转移层121位于所述第一开口111底部和侧壁的栅介质层110上。所以本实施例中，形成所述第一转移层121的步骤包括：通过原子层沉积的方式形成所述第一转移层121，以提高所述第一转移层121的阶梯覆盖性能。
本实施例中，所述第一区域Ⅰ上所形成栅极结构的等效功函数值小于所述第二区域Ⅱ上所形成栅极结构的等效功函数值，所以形成所述第一转移层121的步骤中，所述第一转移层121的材料为Mg。本发明其他实施例中，所述第一转移层的材料还可以为La。
需要说明的是，所述第一转移层121的厚度不宜太大也不宜太小。所述第一转移层121的厚度如果太小，则容易影响所述第一转移层121调节第一区域Ⅰ上所形成栅极结构的等效功函数值的功能；所述第一转移层121的厚度如果太大，则容易引起材料浪费、增加工艺难度的问题。所以本实施例中，形成第一转移层121的步骤中，所述第一转移层121的厚度在到范围内。
参考图2至图4，在所述第二区域Ⅱ的第一转移层121上形成保护层130(如图4所示)，所述保护层130露出所述第一区域Ⅰ上的第一转移层121。
所述保护层130用于防止第一转移层121与第二区域Ⅱ的栅介质层反应，从而防止第一转移层121影响第二区域Ⅱ上所形成栅极结构的等效功函数值。本实施例中，所述保护层130的材料为非晶硅。由于非晶硅材料的致密度较低，采用非晶硅材料形成保护层130的做法，能够有效减少后续工艺中第二区域Ⅱ上第一转移层121与栅介质层110发生反应的可能，降低第一转移层121对第二区域Ⅱ上所形成栅极结构等效功函数值的影响。
本实施例中，形成所述保护层130的步骤包括：通过自对准工艺(Directed-SelfAssembly,DSA)形成所述保护层130。具体的，形成所述保护层130的步骤包括：如图2所示，填充底部形成有栅介质层110和第一转移层121的第一开口111(如图1所示)，在所述第一开口111内形成填充层131；如图3所示，对所述填充层131进行减薄处理，在所述介质层内形成第二开口(图中未标示)；在第二区域Ⅱ的填充层131上形成掩膜层132；如图4所示，以所述掩膜层132和所述介质层102为掩膜，刻蚀所述填充层131，露出所述第一转移层121，形成所述保护层130。
所述填充层131用于形成所述保护层130。所述保护层130的材料为非晶硅，所以所述填充层131的材料为非晶硅。可以通过化学气相沉积、物理气相沉积或原子层沉积等膜层沉积工艺形成。
对所述填充层131进行减薄处理的步骤用于形成第二开口，从而为后续掩模层132的形成提供空间。
具体的，所述填充层131的材料为非晶硅，可以通过湿法刻蚀或干法刻蚀的方式去除所述填充层131的部分材料实现减薄。剩余的填充层131、介质层102以及位于介质层102侧壁的栅介质层110和第一转移层121围成第二开口。
所述掩膜层132用于保护第二区域Ⅱ上的填充层131以形成保护层130。
本实施例中，所述掩膜层132的材料为氮化硅。本发明其他实施例中，所述掩膜层的材料也可以为氧化硅、碳化硅、碳氮化硅或氮氧化硅等其他适宜于用作刻蚀掩膜的材料。刻蚀所述填充层131的步骤用于形成保护层130，并去除第一区域Ⅰ上的填充层131，露出第一区域Ⅰ上的第一转移层121。
本实施例中，所述第一开口111(如图1所示)底部还包括第三区域Ⅲ，所述保护层130还露出所述第三区域Ⅲ上的第一转移层121。所以刻蚀所述填充层131的步骤还用于去除第三区域Ⅲ上的填充层131，露出第三区域Ⅲ上的第一转移层121。
具体的，沿鳍部101延伸方向上，本实施例中，所述第一区域Ⅰ和所述第三区域Ⅲ位于所述第二区域Ⅱ的两侧，所以刻蚀所述填充层131的步骤中，以所述掩膜层132和所述介质层102为掩膜，刻蚀所述掩膜层132两侧露出的填充层131，形成所述保护层130。
参考图5，在露出的所述第一转移层121上形成第一帽层141。
所述第一帽层141用于驱使第一转移层121与第一区域Ⅰ上栅介质层110反应，从而形成第一功函数调节层。本实施例中，所述第一帽层141的材料为TiN。TiN材料的致密度较高，因此形成TiN材料的第一帽层141，能够有效的增大所述第一转移层121与所述栅介质层110之间的压力，从而增大所述第一转移层121与所述栅介质层110反应的可能。而且形成TiN材料的第一帽层141不会在工艺中引入杂质元素，从而有利于降低所述第一帽层141的形成对所形成栅极结构的影响。
如图5所示，所述第一开口111(如图1所示)底部包括第一区域Ⅰ、第二区域Ⅱ和第三区域Ⅲ，所述第二区域Ⅱ上形成有保护层130。所以所述第一帽层141位于所述第一区域Ⅰ和第三区域Ⅲ以及所述保护层130顶部和侧壁表面上。具体的，形成所述第一帽层141的步骤包括：通过物理气相沉积的方式形成所述第一帽层141。此外，本实施例中，所述第一帽层141还位于所述介质层102上。
需要说明的是，所述第一帽层141的厚度不宜太大也不宜太小。所述第一帽层141的厚度如果太小，则不利于第一转移层121与第一区域Ⅰ上栅介质层110反应，会影响第一功函数调节层的形成；所述第一帽层141的厚度如果太大，则会引起材料浪费、增加工艺难度的问题。具体的，本实施例中，形成第一帽层141的步骤中，所述第一帽层141的厚度在1nm到15nm范围内。
需要说明的是，所述第三区域Ⅲ上栅极结构的等效功函数值与所述第一区域Ⅰ上栅极结构的等效功函数值不相等，所以如图5所示，所述形成方法还包括：形成所述保护层130之后，形成第一帽层141之前，去除第三区域Ⅲ上的第一转移层121，露出所述第三区域Ⅲ上的栅介质层110。
去除第三区域Ⅲ上的第一转移层121的步骤，用于防止第一转移层121影响第三区域Ⅲ上栅极结构的等效功函数值。由于所述第三区域Ⅲ上的第一转移层121被去除，所以形成所述第一帽层141的步骤中，所述第一帽层141覆盖所述第三区域Ⅲ的栅介质层110。
具体的，所述第一转移层121的材料为Mg，所以去除所述第三区域Ⅲ上第一转移层121的步骤包括：采用湿法刻蚀的方式去除所述第三区域Ⅲ上第一转移层121。所述湿法刻蚀过程中采用的溶液为乙醇、苦味酸(picric acid)以及乙酸的水溶液。
继续参考图5，对所述第一帽层141和所述第一转移层121进行第一退火处理151，使所述第一转移层121与所述第一区域Ⅰ上的栅介质层110反应，形成第一功函数调节层161。
所述第一功函数调节层161用于调节第一区域Ⅰ上所形成栅极结构的等效功函数值。所述第一功函数调节层161的形成能够调整第一区域Ⅰ上栅极结构的等效功函数值，从而使所述第一区域Ⅰ上栅极结构的等效功函数值与所述第二区域Ⅱ上栅极结构的等效功函数值不相等。
所述第一转移层121材料的原子在第一退火处理151过程中向所述栅介质层110内扩散，使第一区域Ⅰ上部分厚度的栅介质层110转变为所述第一功函数调节层161。由于第一区域Ⅰ的第一转移层121上覆盖有第一帽层141，所述第一帽层141能够有效增大退火过程中所述第一转移层121与栅介质层110之间的压强，从而提高所述第一转移层121与所述栅介质层110反应的可能。所以所述第一功函数调节层161位于所述第一区域Ⅰ的栅介质层110上。
本实施例中，所述第一帽层141的材料为TiN，所述第一转移层121的材料为Mg，在所述第一退火处理151过程中，TiN材料的第一帽层141对所述第一转移层121实现加压，从而驱使第一转移层121中的Mg原子向所述栅介质层110内扩散，形成所述第一功函数调节层161。所以所述第一功函数调节层161的材料包括Mg。本发明其他实施例中，所述第一转移层的材料还可以为La，所以所述第一功函数调节层的材料还可以包括La。
而第二区域Ⅱ的第一转移层121上形成有保护层130，所述保护层130的致密度较低，无法增大退火过程中所述第一转移层121与栅介质层110之间的压强，所以第二区域Ⅱ上的第一转移层121与所述栅介质层110反应的几率较小，所以所述第二区域Ⅱ的栅介质层110上未形成所述第一功函数调节层161。
本实施例中，所述第一开口111(如图1所示)底部还包括第三区域Ⅲ，所述第一帽层141覆盖所述第三区域Ⅲ的栅介质层110，也就是说，第三区域Ⅲ的栅介质层110上没有第一转移层121，所以所述第三区域Ⅲ的栅介质层110上也未形成所述第一功函数调节层161。
需要说明的是，所述第一退火处理151的退火温度不宜太高也不宜太低，退火时间不宜太长也不宜太短。所述第一退火处理151的退火温度如果太低，或者退火时间如果太短，则会影响所述第一转移层121与所述栅介质层110反应，从而影响所述第一功函数调节层161的形成，无法实现对第一区域Ⅰ上所形成栅极结构等效功函数值的调节；所述第一退火处理151的退火温度如果太高，或退火时间如果太长，则可能会增大工艺风险，也可能影响第二区域Ⅱ上所形成栅极结构的等效功函数值。所以本实施例中，进行第一退火处理151的步骤中，退火温度在500℃到1000℃范围内，退火时间在1分钟到5小时范围内。
参考图6和图7，去除经第一退火处理151(如图5所示)的第一帽层141(如图5所示)和第一转移层121(如图5所示)。
去除所述第一帽层141和第一转移层121的步骤，以去除所述第一帽层141和第一转移层121露出所述栅介质层110，用于防止所述第一帽层141和第一转移层121的存在对第一区域Ⅰ上所形成栅极结构等效功函数值产生影响，使所述第一区域Ⅰ上所形成栅极结构等效功函数值达到预设值，提高所形成栅极结构的性能。
本实施例中，所述第一转移层121的材料为Mg，所述第一帽层141的材料为TiN，可以通过湿法刻蚀的方式去除所述第一转移层121和所述第一帽层141。具体的，湿法刻蚀的方式去除所述第一转移层121和所述第一帽层141的过程中，所采用的刻蚀溶液为第一标准溶液(SC1)，即NH4OH、H2O2以及H2O的混合溶液。第一标准溶液对所述第一转移层121和所述第一帽层141具有较高的刻蚀选择比，从而能够有效的减少去除工艺对栅介质层110造成的损伤。
结合参考图8，去除所述保护层130(如图7所示)，露出所述第二区域Ⅱ上的栅介质层110，形成栅极开口(图中未标示)。
所述栅极开口用于为后续栅极结构的形成提供工艺空间。本实施例中所述保护层130的材料为非晶硅，所以去除所述保护层130的步骤包括：通过湿法刻蚀或干法刻蚀方式去除所述保护层130。干法刻蚀去除所述保护层130的步骤包括：采用基于NF3的干法刻蚀方式去除所述保护层130；湿法刻蚀去除所述保护层130的步骤包括：采用TMAH溶液去除所述保护层130。
需要说明的是，所述保护层130和所述基底之间还形成有第一转移层121，所述第一转移层121的存在会影响所述第二区域Ⅱ上所形成栅极结构的等效功函数值，所以去除所述保护层130的步骤中，去除所述第一转移层121，露出所述栅介质层110。
需要说明的是，本实施例中，所述第一开口111(如图1所示)底部还包括第三区域Ⅲ。
所以所述形成方法还包括：如图6至图7所示，去除所述第一帽层141和所述第一转移层121之后，去除所述保护层130之前，在第三区域Ⅲ栅介质层110上形成第二转移层122(如图7所示)，且所述第二转移层122露出所述第一区域Ⅰ上的栅介质层110。
所述第二转移层122用于与第三区域Ⅲ上栅介质层110反应，以形成第二功函数调节层。由于所述栅介质层110位于所述开口111(如图1所示)底部和侧壁上，所以形成所述第二转移层122的步骤中，所述第二转移层122位于所述第一开口111底部和侧壁的栅介质层110上。所以形成所述第二转移层122的步骤包括：通过原子层沉积的方式形成所述第二转移层122，以提高所述第二转移层122的阶梯覆盖性能。
具体的，形成所述第二转移层122的步骤包括：如图6所示，通过原子层沉积的方式在所述第一区域Ⅰ、第三区域Ⅲ的栅介质层110以及所述保护层130顶部和侧壁的表面上形成第二转移材料层122a；如图6和图7所示，去除所述第一区域Ⅰ栅介质层110以及部分所述保护层130部分顶部和部分侧壁上的第二转移材料层122a，形成所述第二转移层122。
需要说明的是，所述第二转移材料层122a还位于所述介质层102上，所以去除所述第二转移材料层122a的步骤中，去除靠近所述第一区域Ⅰ的介质层102上、所述第一区域Ⅰ栅介质层110上以及靠近所述第一区域Ⅰ的保护层130表面的第二转移材料层122a。
本实施例中，所述第三区域Ⅲ上所形成栅极结构的等效功函数值大于所述第二区域Ⅱ上所形成栅极结构的等效功函数值，所以形成第二转移层122的步骤中，所述第二转移层122的材料为Al2O3。本发明其他实施例中，所述第二转移层的材料还可以为Al。
需要说明的是，所述第二转移层122的厚度不宜太大也不宜太小。所述第二转移层122的厚度如果太小，则容易影响所述第二转移层122调节第三区域Ⅲ上所形成栅极结构的等效功函数值的功能；所述第二转移层122的厚度如果太大，则容易引起材料浪费、增加工艺难度的问题，而且所述第二转移层122的厚度如果太大也会在后续去除所述第二转移层122造成残留，从而影响所形成半导体结构的性能。所以本实施例中，形成第二转移层122的步骤中，所述第二转移层122的厚度在到范围内。
继续参考图7，在所述第二转移层122上形成第二帽层142。
所述第二帽层142用于驱使第二转移层122与第三区域Ⅲ上栅介质层110反应，从而形成第二功函数调节层。本实施例中，所述第二帽层142的材料为TiN。TiN材料的致密度较高，因此形成TiN材料的第二帽层142，能够有效的增大所述第二转移层122与所述栅介质层110之间的压力，从而增大所述第二转移层122与所述栅介质层110反应的可能。而且形成TiN材料的第二帽层142不会在工艺中引入杂质元素，从而有利于降低所述第二帽层142的形成对所形成栅极结构的影响。
如图7所示，所述第一开口111(如图1所示)底部包括第一区域Ⅰ、第二区域Ⅱ和第三区域Ⅲ，所述第二区域Ⅱ上形成有保护层130。所以所述第二帽层142位于所述第一区域Ⅰ和第三区域Ⅲ以及所述保护层130顶部和侧壁表面上。具体的，形成所述第二帽层142的步骤包括：通过物理气相沉积的方式形成所述第二帽层142。
此外，本实施例中，所述第二帽层142还位于所述介质层102上。但是所述第二转移层122露出所述第一区域Ⅰ上的栅介质层110，所以所述第二帽层142覆盖所述第一区域Ⅰ上的栅介质层110。
需要说明的是，所述第二帽层142的厚度不宜太大也不宜太小。所述第二帽层142的厚度如果太小，则不利于驱使第二转移层122与第三区域Ⅲ上栅介质层110反应，会影响第二功函数调节层的形成；所述第二帽层142的厚度如果太大，则会引起材料浪费、增加工艺难度的问题。具体的，本实施例中，形成第二帽层142的步骤中，所述第二帽层142的厚度在1nm到15nm范围内。
继续参考图7，对所述第二帽层142和所述第二转移层122进行第二退火处理152，使所述第二转移层122与所述第三区域Ⅲ上的栅介质层110反应，形成第二功函数调节层162。
所述第二功函数调节层162用于调节第三区域Ⅲ上所形成栅极结构的等效功函数值。所述第二转移层122材料的原子在第二退火处理152过程中向所述栅介质层110内扩散，使第三区域Ⅲ上部分厚度的栅介质层110转变为所述第二功函数调节层162。由于第三区域Ⅲ的第二转移层122上覆盖有第二帽层142，所述第二帽层142能够有效增大退火过程中所述第二转移层122与栅介质层110之间的压强，从而提高所述第二转移层122与所述栅介质层110反应的可能。所以所述第二功函数调节层162位于所述第三区域Ⅲ的栅介质层110上。
本实施例中，所述第二帽层142的材料为TiN，所述第二转移层122的材料为Al2O3，在所述第二退火处理152过程中，TiN材料的第二帽层142对所述第二转移层122实现加压，从而驱使第二转移层122中的Al原子向所述栅介质层110内扩散，形成所述第二功函数调节层162。所以所述第二功函数调节层162的材料包括Al。
而第二区域Ⅱ的第一转移层121和第二帽层142之间形成有保护层130，虽然保护层130和所述栅介质层110之间具有第一转移层121，但是所述保护层130的致密度较低，无法增大退火过程中所述第一转移层121与栅介质层110之间的压强，所以第二区域Ⅱ上的第一转移层121与所述栅介质层110反应的几率较小，所以所述第二区域Ⅱ的栅介质层110上既未形成所述第一功函数调节层161，也未形成所述第二功函数调节层162。
本实施例中，所述第一开口111(如图1所示)底部还包括第一区域Ⅰ，所述第二帽层142覆盖所述第一区域Ⅰ上的栅介质层110，也就是说，第一区域Ⅰ的栅介质层110上没有第二转移层122，所以所述第一区域Ⅰ的栅介质层110上也未形成所述第二功函数调节层162。
需要说明的是，所述第二退火处理152的退火温度不宜太高也不宜太低，退火时间不宜太长也不宜太短。所述第二退火处理152的退火温度如果太低，或者退火时间如果太短，则会影响所述第二转移层122与所述栅介质层110反应，从而影响所述第二功函数调节层162的形成，无法实现对第三区域Ⅲ上所形成栅极结构等效功函数值的调节；所述第二退火处理152的退火温度如果太高，或者退火时间如果太长，则可能会增大所述第二退火处理152对基底上其他半导体结构的影响，会引起不必要的工艺风险，也可能影响第二区域Ⅱ上所形成栅极结构的等效功函数值。所以本实施例中，进行第二退火处理152的步骤中，退火温度在500℃到1000℃范围内，退火时间在1分钟到5小时范围内。
参考图8，去除经所述第二退火处理152的第二帽层142和所述第二转移层122。
去除所述第二帽层142和第二转移层122的步骤，以去除所述第二帽层142和第二转移层122露出所述栅介质层110，用于防止所述第二帽层142和第二转移层122的存在对第三区域Ⅲ上所形成栅极结构等效功函数值产生影响，使所述第三区域Ⅲ上所形成栅极结构等效功函数值达到预设值，提高所形成栅极结构的性能。
本实施例中，所述第二转移层122的材料为Al2O3，所述第二帽层142的材料为TiN，可以通过湿法刻蚀的方式去除所述第二帽层142和第二转移层122。具体的，湿法刻蚀的方式去除所述第二帽层142和第二转移层122的过程中，所采用的刻蚀溶液为第一标准溶液(SC1)，即NH4OH、H2O2以及H2O的混合溶液。第一标准溶液对所述第二转移层122和所述第二帽层142具有较高的刻蚀选择比，从而能够有效的减少去除工艺对栅介质层110造成的损伤。
继续参考图8，在所述栅极开口(图中未标示)内形成金属层180。
所述金属层180用作为电极，实现与外部电路的电连接。本实施例中，所述金属层180的材料为W。本发明其他实施例中，所述金属层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
所述金属层180与所述第一功函数调节层161以及所述栅介质层用于形成栅极结构。由于所述金属层180和所述栅介质层110之间具有第一功函数调节层161，所以第一区域Ⅰ上栅极结构的功函数值与第二区域Ⅱ上栅极结构功函数值不等。这种结构有利于提高所形成半导体结构沟道开启电压的均匀性，提高载流子在沟道内分布的均匀程度，弱化栅电极与源漏掺杂区之间的边缘电场效应，减小栅极和源漏掺杂区之间的电容值，改善所形成晶体管的射频性能，提高所述半导体结构的电学性能。
本实施例中，所述第一开口111(如图1所示)包括第一区域Ⅰ、第二区域Ⅱ和第三区Ⅲ，所以所述金属层180与所述第一功函数调节层161和第二功函数调节层162以及所述栅介质层110用于形成栅极结构。
需要说明的是，本实施例中，所述形成方法还包括：在形成所述栅极开口之后，在形成所述金属层180之前，在所述栅极开口底部和侧壁形成阻挡层(图中未示出)，防止后续工艺中的杂质离子扩散进入所述栅介质层110，并提高后续所述金属层180的粘附性。本实施例中，所述阻挡层的材料为TiN或TiSiN等，可以通过原子层沉积的方式进行形成。
相应的，本发明还提供一种半导体结构。
参考图8，示出了本发明半导体结构一实施例的剖面结构示意图。
所述半导体结构包括：
基底；位于所述基底上的介质层102；位于所述介质层102内所述基底上的栅极结构(图中未标示)，所述栅极结构覆盖的基底包括至少两个区域，不同区域的等效功函数值不相等，所述至少两个区域包括第一区域Ⅰ和第二区域Ⅱ，所述栅极结构包括：位于基底上的栅介质层110，位于第一区域Ⅰ栅介质层110上的第一功函数调节层161，位于所述第一功函数调节层161和第二区域Ⅱ栅介质层110上的金属层180。
所述基底用于提供工艺操作基础。本实施例中，所述半导体结构为鳍式场效应晶体管，所以所述基底包括衬底100以及位于所述衬底100上分立的鳍部101。本发明其他实施例中，所述半导体结构也可以是平面晶体管，所述基底为平面基底。
所述衬底100用于提供工艺操作平台。本实施例中，所述衬底100的材料为单晶硅。本发明其他实施例中，所述衬底还可以是多晶硅衬底、非晶硅衬底或者锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III－V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述衬底的材料可以选取适宜于工艺需求或易于集成的材料。
所述鳍部101用于提供所述鳍式场效应晶体管的沟道。本实施例中，所述鳍部101的材料与所述衬底100的材料相同，同为单晶硅。本发明其他实施例中，所述鳍部的材料也可以与所述衬底的材料不同，可以选自锗、锗硅、碳硅或砷化镓等适宜于形成鳍部的材料。
需要说明的是，所述半导体结构还包括：位于所述鳍部101露出衬底100上的隔离层(图中未标示)，所述隔离层顶部低于所述鳍部101的顶部且覆盖所述鳍部101侧壁的部分表面。
所述介质层102用于实现相邻半导体结构之间的电隔离，也用于定义后续所形成栅极结构的尺寸和位置。本实施例中，所述介质层102的材料为氧化硅。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅或碳氮氧化硅等其他介质材料。
具体的，所述基底包括衬底100以及位于所述衬底100上的鳍部101，相邻鳍部101之间还具有隔离层。所以所述介质层102位于所述衬底100、所述鳍部101以及所述隔离层上。
所述栅极结构用于控制所述晶体管沟道的导通和截断。本实施例中，所述晶体管为鳍式场效应晶体管，所以所述栅极结构横跨所述鳍部101且位于所述鳍部101部分顶部和部分侧壁上。
所述栅极结构包括：金属层180、栅介质层110以及第一功函数调节层161。
所述金属层180用作为电极，实现与外部电路的电连接。本实施例中，所述金属层180的材料为W。本发明其他实施例中，所述金属层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
所述栅介质层110用于实现所形成栅极结构与基底内沟道之间的电隔离。所述栅介质层110位于所述金属层180底部和所述基底之间，以及所述金属层180侧壁和所述介质层102之间。本实施例中，所述半导体结构为鳍式场效应晶体管，所以所述栅介质层110横跨所述鳍部101且位于所述鳍部101部分顶部和部分侧壁上。
具体的，所述栅介质层110的材料为高K介质材料。其中，高K介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述栅介质层110的材料为HfO2。本发明其他实施例中，所述栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、或Al2O3等。
此外本实施例中，所述半导体结构还包括位于栅极结构两侧基底内的源漏掺杂区(图中未示出)。
所述源漏掺杂区用于形成半导体结构中源区或漏区。所述半导体结构为鳍式场效应晶体管，所以所述源漏掺杂区位于栅极结构两侧的鳍部内。所述半导体结构为NMOS晶体管，所以所述源漏掺杂区的掺杂离子为N型离子，例如P、As或Sb；所述半导体结构也可以为PMOS晶体管，所以所述源漏掺杂区的掺杂离子为P型离子，例如B、Ga或In。
所述栅极结构覆盖的基底包括至少两个区域，不同区域的等效功函数值不相等，所述至少两个区域包括第一区域Ⅰ和第二区域Ⅱ。
第一功函数调节层161用于调节第一区域Ⅰ上栅极结构的等效功函数值。本实施例中，所述第一区域Ⅰ位于所述第二区域Ⅱ和漏区之间，所以所述第一区域Ⅰ上栅极结构的等效功函数值小于所述第二区域Ⅱ上栅极结构的等效功函数值，所以所述第一功函数调节层161的材料包括：Mg。本发明其他实施例中，所述第一功函数调节层的材料还可以包括：La。
具体的，所述栅介质层110的材料为HfO2，所述第一功函数调节层161通过所述栅介质层110发生反应转变而形成，所以所述第一功函数调节层161的材料为Mg掺杂的HfO2。
继续参考图8，本实施例中，所述栅极结构覆盖的基底还包括第三区域Ⅲ，所述第三区域Ⅲ上栅极结构的等效功函数值与所述第一区域Ⅰ上栅极结构的等效功函数值不相等，所述第三区域Ⅲ上栅极结构的等效功函数值与所述第二区域Ⅱ上栅极结构的等效功函数值不相等。
所述栅极结构还包括：位于第三区域Ⅲ栅介质层上110的第二功函数调节层162。所以所述金属层180还位于所述第二功函数调节层162上。
所述第二功函数调节层162用于调节第三区域Ⅲ上栅极结构的等效功函数值。本实施例中，所述第三区域Ⅲ位于所述第二区域Ⅱ和源区之间，所以所述第三区域Ⅲ上栅极结构的等效功函数值大于所述第二区域Ⅱ上栅极结构的等效功函数值，所以所述第二功函数调节层162的材料包括：Al。
具体的，所述栅介质层110的材料为HfO2，所述第二功函数调节层162通过所述栅介质层110发生反应转变而形成，所以所述第二功函数调节层162的材料为Al掺杂的HfO2。
需要说明的是，所述半导体结构还包括：位于所述栅介质层110、所述第一功函数调节层161和第二功函数调节层162之间的阻挡层(图中未示出)。所述阻挡层用于对所述栅介质层110起到保护作用。本实施例中，所述阻挡层的材料为TiN或TiSiN。
综上，本发明技术方案通过第一退火处理，使所述第一转移层与所述第一区域上的栅介质层反应，形成第一功函数调节层。所述第一功函数调节层的形成能够调整第一区域上栅极结构的等效功函数值，从而使所述第一区域上栅极结构的等效功函数值与所述第二区域上栅极结构的等效功函数值不相等，这种结构有利于提高所形成半导体结构沟道开启电压的均匀性，提高载流子在沟道内分布的均匀程度，弱化栅电极与源漏掺杂区之间的边缘电场效应，减小栅极和源漏掺杂区之间的电容值，改善所形成晶体管的射频性能，提高所述半导体结构的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成介质层；
在所述介质层内形成第一开口，所述第一开口用于形成栅极结构，所述第一开口底部包括至少两个区域，不同区域的等效功函数值不相等，所述至少两个区域包括第一区域和第二区域；
在所述第一开口底部形成栅介质层；
在所述栅介质层上形成第一转移层；
在所述第二区域的第一转移层上形成保护层，所述保护层露出所述第一区域上的第一转移层；
在露出的所述第一转移层上形成第一帽层；
对所述第一帽层和所述第一转移层进行第一退火处理，使所述第一转移层与所述第一区域上的栅介质层反应，形成第一功函数调节层；
去除经第一退火处理的第一帽层和第一转移层；
去除所述保护层，露出所述栅介质层，形成栅极开口；
在所述栅极开口内形成金属层。
2.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：
提供基底之后，形成介质层之前，在所述基底上形成伪栅结构；
在伪栅结构两侧的基底内形成源漏掺杂区，所述源漏掺杂区用于形成所述半导体结构的源区或漏区；
形成介质层的步骤中，所述介质层露出所述伪栅结构；
形成第一开口的步骤包括：去除所述伪栅结构，形成所述第一开口；
形成第一开口的步骤中，所述第一区域位于所述第二区域和所述漏区之间，所述第一区域上栅极结构的等效功函数值小于所述第二区域上栅极结构的等效功函数值；
形成所述第一转移层的步骤中，所述第一转移层的材料为Mg或La；
形成第一功函数调节层的步骤中，所述第一功函数调节层的材料包括Mg或La。
3.如权利要求1或2所述的形成方法，其特征在于，形成第一转移层的步骤中，所述第一转移层的厚度在到范围内。
4.如权利要求1所述的形成方法，其特征在于，进行第一退火处理的步骤中，退火温度在500℃到1000℃范围内，退火时间在1分钟到5小时范围内。
5.如权利要求2所述的形成方法，其特征在于，形成第一开口的步骤中，所述至少两个区域还包括第三区域；
形成保护层的步骤中，所述保护层还露出所述第三区域上的第一转移层；
所述形成方法还包括：
形成所述保护层之后，形成第一帽层之前，去除第三区域上的第一转移层，露出所述第三区域上的栅介质层；
去除所述第一帽层和所述第一转移层之后，去除所述保护层之前，在第三区域栅介质层上形成第二转移层，且所述第二转移层露出所述第一区域上的栅介质层；
在所述第二转移层上形成第二帽层；
对所述第二帽层和所述第二转移层进行第二退火处理，使所述第二转移层与所述第二区域上的栅介质层反应，形成第二功函数调节层；
去除经所述第二退火处理的第二帽层和所述第二转移层。
6.如权利要求5所述的形成方法，其特征在于，形成第一开口的步骤中，所述第三区域位于所述第二区域和所述源区之间，所述第三区域上栅极结构的等效功函数值大于所述第二区域上栅极结构的等效功函数值；
形成第二转移层的步骤中，所述第二功函数材料为Al2O3或Al；
形成第二功函数调节层的步骤中，所述第二功函数调节层的材料包括Al。
7.如权利要求5或6所述的形成方法，其特征在于，形成第二转移层的步骤中，所述第二转移层的厚度在到范围内。
8.如权利要求5所述的形成方法，其特征在于，进行第二退火处理的步骤中，退火温度在500℃到1000℃范围内，退火时间在1分钟到5小时范围内。
9.如权利要求5所述的形成方法，其特征在于，形成第一帽层的步骤中，所述第一帽层的材料为TiN；形成第二帽层的步骤中，所述第二帽层的材料为TiN。
10.如权利要求5所述的形成方法，其特征在于，形成第一帽层的步骤中，所述第一帽层的厚度在1nm到15nm范围内；形成第二帽层的步骤中，所述第二帽层的厚度在1nm到15nm范围内。
11.如权利要求5所述的形成方法，其特征在于，形成第一转移层的步骤和形成第二转移层的步骤中的一个步骤或两个步骤包括：通过原子层沉积的方式形成第一转移层或第二转移层。
12.如权利要求5所述的形成方法，其特征在于，形成第一帽层的步骤和形成第二帽层的步骤中的一个步骤或两个步骤包括：通过物理气相沉积的方式形成第一帽层或第二帽层。
13.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤包括：
填充底部形成有栅介质层和第一转移层的第一开口，在所述第一开口内形成填充层；
对所述填充层进行减薄处理，在所述介质层内形成第二开口；
在第二区域的填充层上形成掩膜层；
以所述掩膜层和所述介质层为掩膜，刻蚀所述填充层，露出所述第一转移层，形成所述保护层。
14.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层的材料为非晶硅。
15.如权利要求1所述的形成方法，其特征在于，所述半导体结构为鳍式场效应晶体管；
提供所述基底的步骤包括：提供初始衬底；刻蚀所述初始衬底形成衬底以及位于所述衬底上的鳍部；
在所述介质层内形成第一开口的步骤中，所述第一开口底部露出所述鳍部部分顶部和部分侧壁的表面。
16.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的介质层；
位于所述介质层内所述基底上的栅极结构，所述栅极结构覆盖的基底包括至少两个区域，不同区域的等效功函数值不相等，所述至少两个区域包括第一区域和第二区域，所述栅极结构包括：位于基底上的栅介质层，位于第一区域栅介质层上的第一功函数调节层，位于所述第一功函数调节层和第二区域栅介质层上的金属层。
17.如权利要求16所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述栅极结构两侧基底内的源漏掺杂区，所述源漏掺杂区用于形成所述半导体结构的源区或漏区；
所述第一区域位于所述第二区域和所述漏区之间，所述第一区域上栅极结构的等效功函数值小于所述第二区域上栅极结构的等效功函数值；
所述第一功函数调节层的材料包括：Mg或La。
18.如权利要求17所述的半导体结构，其特征在于，所述栅极结构覆盖的基底还包括第三区域，所述第三区域上栅极结构的等效功函数值与所述第一区域上栅极结构的等效功函数值不相等，所述第三区域上栅极结构的等效功函数值与所述第二区域上栅极结构的等效功函数值不相等；
所述栅极结构还包括：位于第三区域栅介质层上的第二功函数调节层；所述金属层还位于所述第二功函数调节层上。
19.如权利要求18所述的半导体结构，其特征在于，所述第三区域位于所述第二区域和所述源区之间，所述第三区域上栅极结构的等效功函数值大于所述第二区域上所形成栅极结构的等效功函数值；
所述第二功函数调节层的材料包括：Al。
20.如权利要求16所述的半导体结构，其特征在于，所述半导体结构为鳍式场效应晶体管；
所述基底包括衬底和位于所述衬底上的鳍部；
所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085942.XA CN108122760B (zh) | 2016-11-30 | 2016-11-30 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085942.XA CN108122760B (zh) | 2016-11-30 | 2016-11-30 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108122760A true CN108122760A (zh) | 2018-06-05 |
| CN108122760B CN108122760B (zh) | 2020-09-08 |
Family
ID=62226396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611085942.XA Active CN108122760B (zh) | 2016-11-30 | 2016-11-30 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108122760B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627818A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113161240A (zh) * | 2021-02-08 | 2021-07-23 | 西安电子科技大学 | 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 |
| CN114063320A (zh) * | 2020-07-31 | 2022-02-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114281A (en) * | 1981-01-06 | 1982-07-16 | Nissan Motor Co Ltd | Mos type transistor |
| CN1855545A (zh) * | 2005-04-29 | 2006-11-01 | 三星电子株式会社 | Mos晶体管、cmos集成电路器件及相关制造方法 |
| CN1938858A (zh) * | 2004-03-31 | 2007-03-28 | 英特尔公司 | 具有横向调制栅极功函数的半导体器件和制备方法 |
| CN101313386A (zh) * | 2005-12-13 | 2008-11-26 | 皇家菲利浦电子有限公司 | 具有较好短沟道效应控制的mos晶体管及其相应制造方法 |
| WO2009133485A1 (en) * | 2008-04-30 | 2009-11-05 | Nxp B.V. | A field effect transistor and a method of manufacturing the same |
| CN102117831A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 晶体管及其制造方法 |
| CN102157553A (zh) * | 2010-02-11 | 2011-08-17 | 中国科学院微电子研究所 | 非对称半导体的结构及其形成方法 |
| CN102201435A (zh) * | 2011-05-16 | 2011-09-28 | 清华大学 | 半导体结构及其制造方法 |
| US8546252B2 (en) * | 2009-10-05 | 2013-10-01 | International Business Machines Corporation | Metal gate FET having reduced threshold voltage roll-off |
| CN102629627B (zh) * | 2012-04-16 | 2014-08-06 | 清华大学 | 异质栅隧穿晶体管的形成方法 |
| CN105336620A (zh) * | 2014-07-29 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20160093717A1 (en) * | 2014-01-29 | 2016-03-31 | SK Hynix Inc. | Dual work function buried gate type transistor and method for fabricating the same |
| CN106158645A (zh) * | 2015-04-10 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2016
- 2016-11-30 CN CN201611085942.XA patent/CN108122760B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114281A (en) * | 1981-01-06 | 1982-07-16 | Nissan Motor Co Ltd | Mos type transistor |
| CN1938858A (zh) * | 2004-03-31 | 2007-03-28 | 英特尔公司 | 具有横向调制栅极功函数的半导体器件和制备方法 |
| CN1855545A (zh) * | 2005-04-29 | 2006-11-01 | 三星电子株式会社 | Mos晶体管、cmos集成电路器件及相关制造方法 |
| CN101313386A (zh) * | 2005-12-13 | 2008-11-26 | 皇家菲利浦电子有限公司 | 具有较好短沟道效应控制的mos晶体管及其相应制造方法 |
| WO2009133485A1 (en) * | 2008-04-30 | 2009-11-05 | Nxp B.V. | A field effect transistor and a method of manufacturing the same |
| US8546252B2 (en) * | 2009-10-05 | 2013-10-01 | International Business Machines Corporation | Metal gate FET having reduced threshold voltage roll-off |
| CN102117831A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 晶体管及其制造方法 |
| CN102157553A (zh) * | 2010-02-11 | 2011-08-17 | 中国科学院微电子研究所 | 非对称半导体的结构及其形成方法 |
| CN102201435A (zh) * | 2011-05-16 | 2011-09-28 | 清华大学 | 半导体结构及其制造方法 |
| CN102629627B (zh) * | 2012-04-16 | 2014-08-06 | 清华大学 | 异质栅隧穿晶体管的形成方法 |
| US20160093717A1 (en) * | 2014-01-29 | 2016-03-31 | SK Hynix Inc. | Dual work function buried gate type transistor and method for fabricating the same |
| CN105336620A (zh) * | 2014-07-29 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106158645A (zh) * | 2015-04-10 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627818A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111627818B (zh) * | 2019-02-28 | 2023-06-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114063320A (zh) * | 2020-07-31 | 2022-02-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113161240A (zh) * | 2021-02-08 | 2021-07-23 | 西安电子科技大学 | 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 |
| CN113161240B (zh) * | 2021-02-08 | 2023-02-10 | 西安电子科技大学 | 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108122760B (zh) | 2020-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10868012B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9748235B2 (en) | Gate stack for integrated circuit structure and method of forming same | |
| US20140117465A1 (en) | Ge-based nmos device and method for fabricating the same | |
| US11387149B2 (en) | Semiconductor device and method for forming gate structure thereof | |
| US10121853B2 (en) | Structure and process to tuck fin tips self-aligned to gates | |
| CN107346783A (zh) | 半导体结构及其制造方法 | |
| US7883944B2 (en) | Ultra-thin semiconductor on insulator metal gate complementary field effect transistor with metal gate and method of forming thereof | |
| CN108122760A (zh) | 半导体结构及其形成方法 | |
| US9960246B2 (en) | Semiconductor structure with insertion layer and method for manufacturing the same | |
| CN108074815B (zh) | 半导体结构及其形成方法 | |
| CN106847874A (zh) | 具有不同阈值电压的半导体器件的形成方法 | |
| CN107481932B (zh) | 半导体结构的制造方法 | |
| CN106847755B (zh) | 改善sram性能的方法 | |
| CN106298894B (zh) | 半导体器件的形成方法 | |
| CN108281477A (zh) | 鳍式场效应管及其形成方法 | |
| CN108122761B (zh) | 半导体结构及其形成方法 | |
| CN109671673A (zh) | 半导体结构及其形成方法 | |
| CN109285876B (zh) | 半导体结构及其形成方法 | |
| CN109427675B (zh) | 半导体结构及其形成方法 | |
| CN109285889B (zh) | 半导体结构及其形成方法 | |
| TWI464786B (zh) | 形成金屬閘極結構之方法與形成金屬閘極電晶體之方法 | |
| CN106158645A (zh) | 半导体器件的形成方法 | |
| US9123827B2 (en) | Methods for fabricating integrated circuits with fully silicided gate electrode structures | |
| CN113053751B (zh) | 半导体结构及其形成方法 | |
| CN108074816A (zh) | 晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |