JP2006210658A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 半導体層とゲート絶縁膜との熱的反応、並びに、ゲート電極とゲート絶縁膜との熱的反応を抑制し、リーク電流が少なく、かつ、ＥＯＴが低いゲート絶縁膜を備えた半導体装置を提供する。
【解決手段】 半導体装置の製造方法は、酸化物の生成自由エネルギーがΔＧＳである元素を含む半導体層１０上に、酸化物の生成自由エネルギーがΔＧＩである元素を含むゲート絶縁膜用の第１の材料２０を形成し、ΔＧＳがΔＧＩ以上であるような温度範囲で、水素原子または重水素原子および酸素原子を含む雰囲気中において第１の材料を熱処理することを具備している。
【選択図】 図２

Description

本発明は、半導体装置およびその製造方法に関する。

半導体集積回路の微細化にともない、ＭＩＳ型半導体素子は、益々、微細化されている。ＩＴＲＳ（International Technology Roadmap for Semiconductors）の２００３年度版によると、２０１０年以降、ゲート絶縁膜のシリコン酸化膜換算膜厚（ＥＯＴ（Equivalent Physical Oxide Thickness））は、０．７ｎｍ以下になると予測されている。このように薄いゲート絶縁膜を採用し、尚且つ、リーク電流を抑制するためには、ＺｒＯ_２、ＨｆＯ_２等の高誘電体金属絶縁膜（Ｈｉｇｈ−ｋ膜）が必要となる。

Ｈｉｇｈ−ｋ膜中には空孔（vacancy）が多く存在し、酸素原子の拡散が速い。よって、Ｈｉｇｈ−ｋ膜をゲート絶縁膜としてシリコン基板上に形成すると、ＳｉＯｘがシリコン基板とゲート絶縁膜との界面に容易に形成される。また、ゲート絶縁膜上にポリシリコンからなるゲート電極を形成すると、ＳｉＯｘがゲート絶縁膜とゲート電極との界面に容易に形成される。ＳｉＯｘは、ＥＯＴの増大や結晶欠陥を引き起こす。

そこで、シリコンよりもＨｉｇｈ−ｋ膜と反応しにくいゲルマニウムを基板とし、さらに金属をゲート電極としたＭＩＳ構造の使用が考慮されている（非特許文献１）。

ゲルマニウムは、シリコンに比べて熱力学的にＨｉｇｈ−ｋ膜と反応しにくいものの、Ｈｉｇｈ−ｋ膜とゲルマニウム基板との界面に熱的安定性の低い低誘電率ＧｅＯ_２層が形成される。ＧｅＯ_２層は、ＥＯＴの増大を引き起こす（非特許文献２）。また、酸化されやすい金属はＨｉｇｈ−ｋ膜と反応してしまう。Ｈｉｇｈ−ｋ膜からの酸素原子は、酸化されやすい金属へ拡散する。よって、ゲート電極を金属とすると、Ｈｉｇｈ−ｋ膜とゲート電極との界面に金属酸化層が形成される。Ｈｉｇｈ−ｋ膜から酸素原子が拡散すると、Ｈｉｇｈ−ｋ膜中の空孔が増大する。これは、リーク電流の増加および信頼性の低下につながる。
C. O. Chui et al., IEEE Electron Device Letter, 23, 473(2002) D. Chi et al., J. Appl. Phys., 96, 813(2004)

半導体層とゲート絶縁膜との熱的反応、並びに、ゲート電極とゲート絶縁膜との熱的反応を抑制し、それによって、リーク電流が少なく、かつ、ＥＯＴが低いゲート絶縁膜を備えた半導体装置を提供することである。

本発明に係る実施形態に従った半導体装置の製造方法は、酸化物になるために必要な第１の酸化物生成自由エネルギーを有する半導体材料を含む半導体層上に、酸化物になるために必要な第２の酸化物生成自由エネルギーを有しかつ酸化または窒化することによって絶縁性を有する元素を含むゲート絶縁膜用の第１の材料を形成し、
前記第１の酸化物生成自由エネルギーが前記第２の酸化物生成自由エネルギー以上であるような温度範囲で、水素原子または重水素原子および酸素原子を含む雰囲気中において前記第１の材料を熱処理する。

本発明に係る実施形態に従った半導体装置は、酸化物になるために必要な第１の酸化物生成自由エネルギーを有する半導体材料を含む半導体層と、前記半導体層上に形成され、前記第１の酸化物生成自由エネルギーと等しいかそれよりも小さい第２の酸化物生成自由エネルギーを有しかつ酸化または窒化することによって絶縁性を有する元素、水素原子または重水素原子、および、酸素原子を含むゲート絶縁膜とを備えている。

本発明による半導体装置の製造方法は、半導体層とゲート絶縁膜との熱的反応、並びに、ゲート電極とゲート絶縁膜との熱的反応を抑制しつつ、リーク電流が少なく、かつ、ＥＯＴが低いゲート絶縁膜を備えた半導体装置を製造することができる。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

（第１の実施形態）
図１および図２は、本発明に係る第１の実施形態に従った半導体装置の製造方法を示す断面図である。本実施形態は、ＭＩＳ（Metal Insulator Semiconductor）構造を備えた半導体装置の製造方法を示している。

単結晶ゲルマニウム（Ｇｅ）基板１０表面の自然酸化膜を除去する。次に、図１に示すように、ゲート絶縁膜用の第１の材料としてジルコニウム（Ｚｒ）膜２０をゲルマニウム基板１０上に堆積する。続いて、ゲート電極用の第２の材料としてタングステン（Ｗ）膜３０をジルコニウム膜２０上に堆積する。タングステン膜３０の膜厚は２０ｎｍ以下であることが好ましい。これは、水素および酸素がタングステン膜３０を通過してジルコニウム膜２０まで拡散可能にするためである。詳細に関しては、図１６および図１７を参照して後述する。例えば、ジルコニウム膜２０の膜厚およびタングステン膜３０の膜厚は、約２ｎｍでよい。

次に、この構造を水素および水蒸気を含む雰囲気中において熱処理する。この熱処理の条件によっては、ジルコニウム膜２０のみを選択的に酸化することができる。図２に示すように、酸化ジルコニウム（ＺｒＯ_２）膜２１が形成される。

ここで、ゲルマニウム基板１０の熱処理の条件を説明する。

図３は、酸化還元反応の境界を示すグラフである。このグラフの縦軸は、水素および水蒸気の分圧比（ＰＨ_２／ＰＨ_２Ｏ）を示す。横軸は、１０００／温度Ｔを示す。

温度Ｔ（Kelvin）において、或る材料が酸化物になるために必要な酸化物生成自由エネルギー（Gibbs Free Energy）をΔＧ（Ｔ）とする。一般に化学式１で示される材料Ｍの酸化還元反応が平衡状態になるときの自由エネルギーΔＧ（Ｔ）は、数式１で示される。
（化１） Ｍ＋２Ｈ_２Ｏ⇔ＭＯ_２＋２Ｈ_２

Ｒは気体定数である。自由エネルギーΔＧ（Ｔ）は、熱処理の温度Ｔの関数である。この温度Ｔを決定することによって自由エネルギーΔＧ（Ｔ）を求めることができる。自由エネルギーΔＧ（Ｔ）および温度Ｔを数式１に代入することによって、分圧比（ＰＨ_２／ＰＨ_２Ｏ）を求めることができる。この分圧比（ＰＨ_２／ＰＨ_２Ｏ）よりも小さい条件では酸化反応が生じる。一方、分圧比（ＰＨ_２／ＰＨ_２Ｏ）よりも大きい条件では還元反応が生じる。

図３では、材料Ｍがタングステン（Ｗ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）である場合の自由エネルギーΔＧ（Ｔ）を示している。このグラフの酸化還元反応の境界線Ｌ１〜Ｌ５の左上側において、材料Ｍは還元される。境界線Ｌ１〜Ｌ５の右下側において、材料Ｍは酸化される。

酸化還元反応の境界線は、材料Ｍによって大きく異なる。従って、図３に示すように、ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）の酸化還元反応の境界線Ｌ２およびＬ１とタングステン（Ｗ）およびゲルマニウム（Ｇｅ）の酸化還元反応の境界線Ｌ４およびＬ５との間には領域Ｒ０がある。この領域Ｒ０は、ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）は酸化され、かつ、タングステン（Ｗ）およびゲルマニウム（Ｇｅ）は酸化されない領域である。また、領域Ｒ０は、Ｌ１およびＬ２とＬ４およびＬ５との交差点における温度以上という広い温度範囲に亘って存在する。

ゲルマニウムの酸化物生成自由エネルギーを第１の酸化物生成自由エネルギーΔＧＳとし、ジルコニウムまたはハフニウムの酸化物生成自由エネルギーを第２の酸化物生成自由エネルギーΔＧＩとし、タングステンの酸化物生成自由エネルギーを第３の酸化物生成自由エネルギーΔＧＭとする。

領域Ｒ０内の条件（ΔＧＩ≦ΔＧＳ、かつ、ΔＧＩ≦ΔＧＭ）で熱処理することによって、図１のタングステン膜３０およびゲルマニウム膜１０を酸化することなく、ジルコニウム膜２０を選択的に酸化することができる。また、領域Ｒ０内の条件で熱処理することによって、タングステン膜３０およびゲルマニウム膜１０を還元することができる。これにより、酸化ゲルマニウムがジルコニウム膜２０とゲルマニウム膜１０との間に形成されることを抑制することができ、酸化タングステンがジルコニウム膜２０とタングステン膜３０との間に形成されることを抑制することができる。

ここで、量産用の半導体製造装置において、１×１０^６を超える分圧比（ＰＨ_２／ＰＨ_２Ｏ）で半導体基板を処理することは一般に困難である。よって、分圧比（ＰＨ_２／ＰＨ_２Ｏ）は、１×１０^６以下であることが好ましい（数式３参照）。

さらに、タングステンは、７００℃よりも高い温度では、Ｈ_２Ｏと反応して揮発することが知られている。これは、選択酸化を行う半導体製造装置内がタングステンにより汚染されるという問題を引き起こす。よって、ゲルマニウム基板１０の熱処理温度は、７００℃以下の温度であることが好ましい（数式４参照）。

さらに、第２の実施形態で説明するようにＧｅＯの脱離を考慮すると、第１の実施形態における熱処理条件の温度も５００℃以下であることが好ましい。よって、第１の実施形態における熱処理条件は、図３の領域Ｒ２内であることがより好ましい（数式４参照）。

従って、図３の斜線で示された領域Ｒ１および網掛けで示された領域Ｒ２内の条件でゲルマニウム基板１０を熱処理することが好ましい。この熱処理の最適条件は、数式２から数式４のように表すことができる。

ΔＧＩは、ゲート絶縁膜に含まれている元素の酸化物生成自由エネルギーである。ΔＧＭは、ゲート電極に含まれている元素の酸化物生成自由エネルギーである。ΔＧＳは、半導体基板に含まれている元素の酸化物生成自由エネルギーである。本実施形態では、ジルコニウム（Ｚｒ）の酸化物生成自由エネルギーがΔＧＩであり、タングステン（Ｗ）の酸化物生成自由エネルギーがΔＧＭであり、並びに、ゲルマニウム（Ｇｅ）の酸化物生成自由エネルギーがΔＧＳである。さらに、水の生成自由エネルギーをΔＧＨ_２Ｏとしている。

数式２は、ジルコニウム膜２０を選択的に酸化し、タングステン膜３０およびゲルマニウム基板１０を還元する条件を表している。数式２によれば、熱処理条件は、ΔＧＩ、ΔＧＭおよびΔＧＳの関係で決定される。即ち、ΔＧＳがΔＧＩ以上であり、尚且つ、ΔＧＭがΔＧＩ以上である温度範囲が好ましい熱処理条件となる。この温度範囲で、水素および水蒸気の両方を含む雰囲気中において、図１に示す構造を熱処理する。さらに、上述のように、数式３および数式４を満たすことが好ましい。

第１の実施形態に従って製造された半導体装置は、半導体層としてゲルマニウム基板１０と、ゲート絶縁膜として酸化ジルコニウム膜２１と、ゲート電極としてタングステン膜３０とを備えている。ゲルマニウムは、酸化物の生成自由エネルギーがΔＧＳである。ジルコニウムは、酸化物の生成自由エネルギーがΔＧＳよりも小さいΔＧＩである。また、酸化ジルコニウム膜２１は、水素および水蒸気を含む雰囲気中で熱処理されているため、水素原子および酸素原子を含む。タングステンは、酸化物の生成自由エネルギーがΔＧＩよりも大きいΔＧＭである。また、タングステン膜３０は、酸化ジルコニウム膜２１と同様に水素および水蒸気を含む雰囲気中で熱処理されているため、水素原子および酸素原子を含む。

第１の実施形態によれば、酸化ゲルマニウムが酸化ジルコニウム膜２１とゲルマニウム膜１０との間に形成されることを抑制することができ、酸化タングステンが酸化ジルコニウム膜２１とタングステン膜３０との間に形成されることを抑制することができる。即ち、ゲルマニウム膜１０と酸化ジルコニウム膜２１との熱的反応、並びに、タングステン膜３０と酸化ジルコニウム膜２１との熱的反応が抑制される。その結果、リーク電流が少なく、かつ、ＥＯＴが低い酸化ジルコニウム膜２１がゲルマニウム膜１０とタングステン膜３０との間にゲート絶縁膜として形成され得る。

第１の実施形態では、半導体層として単結晶ゲルマニウム基板１０を、ゲート絶縁膜に用いられる第１の材料としてジルコニウム膜２０を、ゲート電極に用いられる第２の材料としてタングステン膜３０を用いた。しかし、数式２を満たす材料の組合せであれば、これらの材料に限定されない。

本実施形態では、ゲート絶縁膜に用いられる第１の材料としてジルコニウムを用いた。しかし、第１の材料は、ハフニウム膜であってもよい。即ち、ゲート絶縁膜は、酸化ハフニウム（ＨｆＯ_２）膜であってもよい。また、ゲート絶縁膜に用いられる第１の材料は、Ｓｉ、Ｔｉ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｃｅ、Ｓｒ、Ｄｙ、Ｅｒ、ＬｕおよびＧｄのうち少なくとも一種類の材料を含んでいてよい。さらに、第１の材料は、Ｓｉ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｃｅ、Ｓｒ、Ｄｙ、Ｅｒ、ＬｕおよびＧｄのうち少なくとも一種類の材料を含むシリケート膜、アルミネート膜、酸窒化膜、窒化膜、混合膜または多層膜であってもよい。

本実施形態では、半導体層として単結晶ゲルマニウム基板を用いた。しかし、単結晶ゲルマニウム基板に代えてＧＯＩ（Germanium on Insulator）を半導体層として用いてもよい。また、半導体層は、Ｇｅ、ＧａおよびＡｓのうち少なくとも一種類の材料を含んでよい。例えば、ゲルマニウム基板に代えて、ガリウム砒素（ＧａＡｓ）を半導体層として用いてもよい。

本実施形態では、ゲート電極としてタングステンを用いた。しかし、タングステンに代えて、Ｐｔ、Ａｕ、Ｃｕ、Ｔａ、Ｍｏ、Ｉｒ、Ｒｕ、Ｎｉ、ＧｅまたはＧａＡｓなどの材料を用いてもよい。

半導体層、ゲート絶縁膜およびゲート電極の成膜方法は、スパッタ、ＡＬ-ＣＶＤ（Atomic Layer-CVD）、蒸着またはプラズマＣＶＤ等でよい。

（第２の実施形態）
図４および図５は、本発明に係る第２の実施形態に従った半導体装置の製造方法を示す断面図である。図４に示すように、ゲート絶縁膜用の第１の材料として酸化ジルコニウム（ＺｒＯ_２）膜２１をゲルマニウム基板１０上に堆積する。続いて、ゲート電極用の第２の材料としてタングステン膜３０を酸化ジルコニウム膜２１上に堆積する。

第２の実施形態では、ゲート絶縁膜用の第１の材料として酸化ジルコニウム（ＺｒＯ_２）膜２１を堆積している。従って、ゲート絶縁膜用の第１の材料を選択的に酸化する必要は無い。しかし、ゲルマニウム基板上に酸化物を堆積すると、ゲルマニウム基板１０表面が酸化されてしまう。これにより、図５に示すように、酸化ゲルマニウム（ＧｅＯ_２）膜１１がゲルマニウム基板１０と酸化ジルコニウム２１との間に形成されてしまう。酸化ゲルマニウム膜１１は、酸化ジルコニウム２１等と比べ低誘電率の材料である。従って、ゲート絶縁膜のＥＯＴが上昇してしまう。

そこで、この構造を水素および水蒸気を含む雰囲気中において熱処理する。この熱処理の条件は、第１の実施形態で示した条件と同様でよい。これにより、酸化ゲルマニウム膜１１をゲルマニウムへ還元することができる。この熱処理の温度が５００℃を超えると、酸化ゲルマニウムは、一酸化ゲルマニウム（ＧｅＯ）として脱離してしまう。この現象は、ＴＤＳ（Thermal Desorption Spectroscopy）分析によって確認されている。ＧｅＯの脱離は、ゲルマニウム基板１０と酸化ジルコニウム膜２１との間の界面を劣化させる原因となる。ＧｅＯの脱離は、ゲルマニウム基板１０上に存在する酸化ジルコニウム膜２１によってある程度抑制することができる。しかし、熱処理の温度を５００℃以下にすることがより好ましい。従って、本実施形態における熱処理条件は、図３の領域Ｒ２内であることが好ましい。

もし、タングステン膜３０が、酸化ジルコニウム膜２１と反応することによって酸化した場合、酸化タングステン（ＷＯ_２）膜（図示せず）が、タングステン膜３０と酸化ジルコニウム膜２１との界面に形成される。この場合も、上述の熱処理を実行することによって、酸化タングステン膜がタングステンに還元される。

酸化ジルコニウム膜２１の膜厚およびタングステン膜３０の膜厚の和は２０ｎｍ以下であることが好ましい。これは、水素および酸素がタングステン膜３０および酸化ジルコニウム膜２１を通過して酸化ゲルマニウム膜１１まで拡散可能にするためである。詳細に関しては、図１６および図１７を参照して後述する。例えば、酸化ジルコニウム膜２１の膜厚およびタングステン膜３０の膜厚はそれぞれ約２ｎｍでよい。

第２の実施形態は、第１の実施形態と同様の効果を得ることができる。即ち、ゲルマニウム膜１０とジルコニウム膜２０との熱的反応、並びに、タングステン膜３０とジルコニウム膜２０との熱的反応を抑制し、その結果、リーク電流が少なく、かつ、ＥＯＴが低いゲート絶縁膜を得ることができる。

第２の実施形態では、半導体層として単結晶ゲルマニウム基板１０を、ゲート絶縁膜に用いられる第１の材料として酸化ジルコニウム膜２１を、ゲート電極に用いられる第２の材料としてタングステン膜３０を用いた。しかし、これらの材料は、特に限定されず、第１の実施形態と同様に、数式２を満たす材料の組合せであればよい。

（第３の実施形態）
図６および図７は、本発明に係る第３の実施形態に従った半導体装置の製造方法を示す断面図である。図６に示すように、まず、ゲート絶縁膜用の第１の材料として酸化ハフニウム（ＨｆＯ_２）膜５１をゲルマニウム基板１０上に堆積する。続いて、ゲート電極用の第２の材料としてタングステン（Ｗ）膜３０を酸化ハフニウム膜５１上に堆積する。酸化ハフニウム膜５１の膜厚およびタングステン膜３０の膜厚はそれぞれ約２ｎｍでよい。

ゲルマニウム基板上に酸化ハフニウム膜５１を堆積すると、図５に示すように、酸化ゲルマニウム（ＧｅＯ_２）膜１１がゲルマニウム基板１０と酸化ハフニウム膜５１との界面に形成されてしまう。例えば、酸化ハフニウム膜５１の膜厚が２ｎｍとすると、酸化ゲルマニウム膜１１の膜厚は約３ｎｍになる。酸化ゲルマニウム膜１１は、酸化ハフニウム膜５１と比べ低誘電率の材料である。従って、ゲート絶縁膜のＥＯＴが上昇してしまう。

そこで、重水（Ｄ_２Ｏ）を放電した雰囲気中で、この構造を熱処理する。重水（Ｄ_２Ｏ）を放電すると、重水素（Ｄ）ラジカル、酸化重水素（ＯＤ）ラジカルおよび酸素（Ｏ）ラジカルが発生する。Ｄラジカルは、材料Ｍを還元する。ＯＤラジカルおよびＯラジカルは、材料Ｍを酸化する。この酸化還元反応は、第１の実施形態で述べた関係を有する。よって、ΔＧＳがΔＧＩ以上であり、尚且つ、ΔＧＭがΔＧＩ以上である温度範囲が好ましい熱処理条件となる。ラジカルは非常に活性であるので、この温度範囲は、第１の実施形態における温度範囲に比べて低温になる。従って、第３の実施形態は、ゲルマニウム汚染を完全に無視することができる。

次に、ゲート電極としてタングステン膜（図示せず）を堆積し、ＭＩＳ構造が完成する。このＭＩＳ構造の酸化ハフニウム５１内には、重水素原子および酸素原子が含まれる。

図８および図９は、図６に示す構造に次の処理１〜３を施した後の構造をＸＰＳ（X-ray Photoelectron Spectroscopy）で分析した結果を示すグラフである。横軸は、光電子束縛エネルギーを示し、縦軸は、計測された光電子の量を示す。

処理１：図６の構造形成後、熱処理なし。
処理２：真空中において３１０℃まで昇温した後、Ｄ_２Ｏを２０ｍＴｏｒｒまで導入し、３０分間熱処理する。その後、真空中において降温する。
処理３：真空中において３１０℃まで昇温した後、Ｄ_２Ｏを放電し、３０分間熱処理する。放電は、Ｄ_２Ｏを２０ｍＴｏｒｒまで導入した後、２．４５ＧＨｚ、１００Ｗの条件で行われる。その後、真空中において降温する。この放電条件は、適宜変更可能である。

ＸＰＳ分析は、ex-situ ＸＰＳ分析（Ｈｆ４ｆ，Ｇｅ３ｐ）、ＡｌＫα（１４ｋＶ，４００Ｗ）、光電子脱出角度４５°という条件で行った。ＸＰＳ分析により、材料がいずれの元素から形成されているかを調べることができる。

図８および図９において、黒丸のグラフが処理１の結果を示し、白丸のグラフが処理２の結果を示し、並びに、灰色丸のグラフが処理３の結果を示す。図８に示すように、酸化ハフニウムＨｆＯ２のピークの形状は、処理１〜３においてほとんど変わらない。これは、図６に示す酸化ハフニウム膜５１が還元されていないことを意味する。

図９においては、処理２のグラフは、処理１のグラフとほとんど変わらない。しかし、処理３のグラフは、処理１および処理２のグラフよりもゲルマニウムのピークが上昇している。これは、図６に示す酸化ゲルマニウム膜１１がゲルマニウムに還元されたことを意味する。図８において、酸化ハフニウムＨｆＯ_２のピークが低エネルギー側にシフトしている。これは、酸化ハフニウム膜５１とゲルマニウム基板１０との境界にある酸化ゲルマニウム膜１１が薄膜化することによって、ＸＰＳ測定時に帯電する酸化ゲルマニウム膜１１のバンドベンディング量が低下するためと考えられる。

第３の実施形態では、Ｄ原子およびＯ原子のみを含むラジカル雰囲気中で熱処理を実行した。しかし、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスを添加してもよい。例えば、Ｋｒを添加した場合には、Ｏラジカルの励起が促進されるので、酸化ハフニウム膜５１中の空孔（Vacancy）を効率的に終端することができる。

Ｄ_２およびＯ_２の混合ガス、Ｄ_２およびＤ_２Ｏの混合ガス、Ｄ_２およびＮＯの混合ガス、Ｄ_２およびＮ_２Ｏの混合ガスを放電してラジカルを発生させてもよい。あるいは、Ｏ_２、Ｄ_２Ｏ、ＮＯまたはＮ_２Ｏを放電して発生したラジカルとＤ_２を放電して発生したラジカルとを混合させてもよい。

Ｄ原子はＨ原子と異なり質量数の違いから膜中の拡散速度が遅い。このため、Ｄ原子は、Ｈ原子に比べて欠陥を形成することが少ない。即ち、図７に示す酸化ハフニウム５１は、ゲート絶縁膜として電気的な信頼性が高い。

さらに、第３の実施形態は、第１の実施形態よりも低温の熱処理を用いているが、第１の実施形態と同様の効果を得ることができる。

（第４の実施形態）
図１０および図１１は、本発明に係る第４の実施形態に従った半導体装置の製造方法を示す断面図である。図１０に示すように、ゲート絶縁膜用の第１の材料としてハフニウム（Ｈｆ）膜５０をゲルマニウム基板１０上に堆積する。

次に、第３の実施形態と同様に、重水（Ｄ_２Ｏ）を放電した雰囲気中で、この構造を熱処理する。これにより、ゲルマニウム基板１０を酸化すること無く、ハフニウム膜５０を選択的に酸化することができる。ハフニウム膜５０の膜厚は、例えば、２ｎｍでよい。

次に、ゲート電極としてタングステン膜（図示せず）を堆積し、ＭＩＳ構造が完成する。

第４の実施形態は、第３の実施形態と同様の効果を有する。

（第５の実施形態）
図１２および図１３は、本発明に係る第５の実施形態に従った半導体装置の製造方法を示す断面図である。まず、単結晶ゲルマニウム（Ｇｅ）基板１０表面の自然酸化膜を除去する。次に、ゲート絶縁膜用の第１の材料として酸化ハフニウム（ＨｆＯ_２）膜をゲルマニウム基板１０上に堆積する。続いて、同じ処理チャンバ内で（ex-situで）タングステン膜３０を酸化ハフニウム膜上に堆積する。

酸化ハフニウム（ＨｆＯ_２）膜は、空孔（Vacancy）の形成に伴い酸素原子を拡散する。これにより、酸化ハフニウム（ＨｆＯ_２）膜は、酸化ハフニウム（ＨｆＯ_２−Ｘ）膜５２となるとともに、その上面および底面に接触する材料を酸化する。即ち、酸化ハフニウム（ＨｆＯ_２）膜をゲルマニウム基板１０上に堆積することによって、ゲルマニウム基板１０が酸化される。これにより、酸化ゲルマニウム膜１１が酸化ハフニウム（ＨｆＯ_２−Ｘ）膜５２とゲルマニウム基板１０との界面に形成される。また、酸化ハフニウム（ＨｆＯ_２）膜上にタングステン膜３０を堆積することによって、酸化タングステン（ＷＯ_Ｘ）膜３２が酸化ハフニウム（ＨｆＯ_２−Ｘ）膜５２とタングステン膜３０との界面に形成される。タングステン膜３０の表面は大気に晒されるので、酸化タングステン（ＷＯ_３）膜３１がタングステン膜３０上に形成される。

酸化ハフニウム（ＨｆＯ_２）膜の膜厚およびタングステン膜３０の膜厚は、約２ｎｍである。このとき、酸化ゲルマニウム膜１１、酸化タングステン膜３１および酸化タングステン膜３２の各膜厚は、約３ｎｍである。

次に、水（Ｈ_２Ｏ）を放電した雰囲気中で、この構造を熱処理する。水（Ｈ_２Ｏ）を放電すると、Ｈラジカル、ＯＨラジカルおよびＯラジカルが発生する。Ｈラジカルは、材料Ｍを還元する。ＯＨラジカルおよびＯラジカルは、材料Ｍを酸化する。この酸化還元反応は、第１の実施形態で述べた関係を有する。よって、ΔＧＳがΔＧＩ以上であり、尚且つ、ΔＧＭがΔＧＩ以上である温度範囲が好ましい熱処理条件となる。この熱処理により、酸化ゲルマニウム膜１１、酸化タングステン膜３１、３２は選択的に還元される。さらに、酸化ハフニウム膜５２中の余剰ハフニウムが酸化されるので、酸化ハフニウム（ＨｆＯ_２−Ｘ）膜５２は酸化ハフニウム（ＨｆＯ_２）膜５１になる。これにより、図１３に示すようにＭＩＳ構造が完成する。

第５の実施形態は、低温で熱処理可能であるので、第４の実施形態と同様に、ゲルマニウム汚染を完全に無視することができる。また、水素原子が界面準位の欠陥を終端させる効果もある。

図１４および図１５は、図１２に示す構造に次の処理１〜３を施した後の構造をＸＰＳで分析した結果を示すグラフである。横軸は、光電子束縛エネルギーを示し、縦軸は、計測された光電子の量を示す。

処理１：図１２の構造形成後、熱処理なし。
処理２：真空中において３１０℃まで昇温した後、Ｈ_２Ｏを２０ｍＴｏｒｒまで導入し、３０分間熱処理する。その後、真空中において降温する。
処理３：真空中において３１０℃まで昇温した後、Ｈ_２Ｏを放電し、３０分間熱処理する。放電は、Ｈ_２Ｏを２０ｍＴｏｒｒまで導入した後、２．４５ＧＨｚ、１００Ｗの条件で行われる。その後、真空中において降温する。この放電条件は、適宜変更可能である。

ＸＰＳ分析は、ex-situ ＸＰＳ分析（Ｗ４ｆ，Ｈｆ４ｆ）、ＡｌＫα（１４ｋＶ，４００Ｗ）、光電子脱出角度４５°という条件で行った。

図１４および図１５において、黒丸のグラフが処理１の結果を示し、白丸のグラフが処理２の結果を示し、並びに、灰色丸のグラフが処理３の結果を示す。図１４に示すように、処理３を実行することによって、酸化タングステン（ＷＯ_Ｘ）が減少し、タングステン（Ｗ）が増加している。これは、酸化タングステン（ＷＯ_Ｘ）膜３２および酸化タングステン（ＷＯ_３）膜３１がタングステン（Ｗ）膜３０に還元されていることを意味する。また、図１５に示すように、処理３を実行することによって、ハフニウム（Ｈｆ）成分が減少し、酸化ハフニウム（ＨｆＯ_２）成分が増加している。これは、酸化ハフニウム（ＨｆＯ_２−Ｘ）膜５２が酸化ハフニウム（ＨｆＯ_２）へ酸化されていることを意味する。図示はしないが、酸化ゲルマニウム（ＧｅＯ_２）膜１１はゲルマニウムへ還元される。

図１６は、酸化ゲルマニウム膜１１の膜厚とタングステン膜３０等の膜厚との関係を示すグラフである。横軸は、酸化ゲルマニウム膜１１上に存在する膜の物理膜厚である。丸で示されたプロットは、酸化ゲルマニウム膜１１上にタングステン膜３０および酸化ハフニウム（ＨｆＯ_２）膜が存在する場合である。三角で示されたプロットは、酸化ゲルマニウム膜１１上に酸化ハフニウム（ＨｆＯ_２）膜のみが存在する場合である。四角で示されたプロットは、酸化ゲルマニウム膜１１上にプラチナ（Ｐｔ）膜および酸化ジルコニウム（ＺｒＯ_２）膜が存在する場合である。

図１６によれば、酸化ゲルマニウム膜１１の還元効果は、材質に関係なく、酸化ゲルマニウム膜１１上に堆積された材料の総ての膜厚の和に依存することが分かる。即ち、図１２に示す構造において、酸化ゲルマニウム膜１１の還元効果は、タングステン膜３０、酸化タングステン膜３１、３２および酸化ハフニウム（ＨｆＯ_２−Ｘ）膜のそれぞれの膜厚の和に依存する。

また、図１６から、酸化ゲルマニウム膜１１上に堆積された材料の総膜厚が２０ｎｍ以下であるときに、酸化ゲルマニウム膜１１がほとんど還元されていることが分かる。よって、第５の実施形態では、タングステン膜３０、酸化タングステン膜３１、３２および酸化ハフニウム（ＨｆＯ_２−Ｘ）膜のそれぞれの膜厚の和は２０ｎｍ以下であることが好ましい。

図１７は、ラジカルを用いた熱処理後のタングステン膜３０（図１３参照）中に存在する酸素原子および水素原子（または重水素原子）の濃度分布を示すグラフである。このグラフは、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）を用いて分析を行った結果である。

タングステン膜３０の表面から２０ｎｍ近傍でバックグランドレベルに達することが確認された。これより、水素原子（または重水素原子）および酸素原子は、上述の熱処理によって２０ｎｍまで拡散することが分かった。このように、図１７によっても、タングステン膜３０、酸化タングステン膜３１、３２および酸化ハフニウム（ＨｆＯ_２−Ｘ）膜のそれぞれの膜厚の和は２０ｎｍ以下であることが好ましいことが分かる。

また、タングステン膜３０中に水素原子（または重水素原子）および酸素原子の両方を１×１０^１８ｃｍ^-３以上含有させることによって、ゲート電極形成後の工程においてゲート電極との界面反応を抑制することができる。

第５の実施形態では、Ｈ原子およびＯ原子のみを含むラジカル雰囲気中で熱処理を実行した。しかし、これにＮ_２ガスを添加してもよい。例えばＨ_２ＯおよびＮ_２の放電によりＮラジカルの励起も促進される。これにより、タングステン膜３０を酸化することなく、導電性の窒化タングステン（ＷＮ）膜を形成することができる。窒化タングステン（ＷＮ）膜は、不純物の拡散を抑制することができる。

（第６の実施形態）
図１８および図１９は、本発明に係る第６の実施形態に従った半導体装置の製造方法を示す断面図である。図６に示すように、シリコン原子７０をドーピングさせたゲルマニウム基板１０を用意する。次に、ハフニウム膜５０をゲルマニウム基板１０上に堆積する。ハフニウム膜５０は、例えば、２ｎｍである。

次に、水素および酸素の混合ガスを放電した雰囲気中で図１８に示す構造を熱処理する。これにより、ゲルマニウム基板１０を酸化すること無く、ハフニウム膜５０およびシリコン原子７０のみを選択酸化することができる。その結果、図１９に示すように、ゲルマニウム基板１０上にシリコン酸化膜７１および酸化ハフニウム膜５１が形成される。

第６の実施形態では、ラジカルを用いてゲルマニウム基板１０とハフニウム膜５０との界面にシリコン酸化膜７１を形成する。よって、シリコン酸化膜７１の面方位依存性が少ない。即ち、ゲルマニウム基板１０の面方位に依らず、均質なシリコン酸化膜７１を得ることができる。これにより、信頼性が高く、極薄のシリコン酸化膜７１を形成することができる。

また、ゲルマニウム基板１０へドーピングするシリコンの量によって、シリコン酸化膜７１の膜厚を制御することができる。ゲルマニウム基板１０へシリコン原子をドーピングする代わりに、シリコンの濃度勾配を有するＳｉＧｅ層を用いてもよい。

代替的に、ランタン（Ｌａ）をドーピングしたＧａＡｓ基板上にルテチウム（Ｌｕ）膜を形成して上記の熱処理を行ってもよい。これにより、ランタンおよびルテチウムが選択的に酸化され、酸化ランタン（Ｌａ_２Ｏ_３）および酸化ルテチウム（Ｌｕ_２Ｏ_３）をＧａＡｓ基板上に形成することができる。このように、本実施形態は、様々なＭＩＳ構造を形成することができる。

本発明に係る第１の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第１の実施形態に従った半導体装置の製造方法を示す断面図。 酸化還元反応の境界を示すグラフ。 本発明に係る第２の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第２の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第３の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第３の実施形態に従った半導体装置の製造方法を示す断面図。 図６に示す構造に次の処理１〜３を施した後の構造をＸＰＳで分析した結果を示すグラフ。 図６に示す構造に次の処理１〜３を施した後の構造をＸＰＳで分析した結果を示すグラフ。 本発明に係る第４の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第４の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第５の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第５の実施形態に従った半導体装置の製造方法を示す断面図。 図１２に示す構造に次の処理１〜３を施した後の構造をＸＰＳで分析した結果を示すグラフ。 図１２に示す構造に次の処理１〜３を施した後の構造をＸＰＳで分析した結果を示すグラフ。 酸化ゲルマニウム膜１１の膜厚とタングステン膜３０等の膜厚との関係を示すグラフ。 ラジカルを用いた熱処理後のタングステン膜３０中に存在する酸素原子および水素原子の濃度分布を示すグラフ。 本発明に係る第６の実施形態に従った半導体装置の製造方法を示す断面図。 本発明に係る第６の実施形態に従った半導体装置の製造方法を示す断面図。

符号の説明

１０ ゲルマニウム基板
１１ 酸化ゲルマニウム膜
２０ ジルコニウム膜
２１ 酸化ジルコニウム膜
３０ タングステン膜

Claims (20)

1. 酸化物になるために必要な第１の酸化物生成自由エネルギーを有する半導体材料を含む半導体層上に、酸化物になるために必要な第２の酸化物生成自由エネルギーを有しかつ酸化または窒化することによって絶縁性を有する元素を含むゲート絶縁膜用の第１の材料を形成し、
   前記第１の酸化物生成自由エネルギーが前記第２の酸化物生成自由エネルギー以上であるような温度範囲で、水素原子または重水素原子および酸素原子を含む雰囲気中において前記第１の材料を熱処理することを具備した半導体装置の製造方法。
2. 前記第１の材料上に、酸化物になるために必要な第３の酸化物生成自由エネルギーを有する元素を含むゲート電極用の第２の材料を形成し、
   前記第１の材料の熱処理は、前記第１の酸化物生成自由エネルギーおよび前記第３の酸化物生成自由エネルギーが前記第２の酸化物生成自由エネルギー以上であるような温度範囲で実行されることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１の材料は、Ｓｉ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｃｅ、Ｓｒ、Ｄｙ、Ｅｒ、ＬｕおよびＧｄのうち少なくとも一種類の材料を含むことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
4. 前記半導体層は、Ｇｅ、ＧａおよびＡｓのうち少なくとも一種類の材料を含むことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
5. 前記第２の材料は、Ｗ、Ｐｔ、Ａｕ、Ｃｕ、Ｔａ、Ｍｏ、Ｉｒ、Ｒｕ、Ｎｉ、Ｇｅ、ＧａおよびＡｓのうち少なくとも一種類の金属を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
6. 前記第１の材料の熱処理において、前記第１の材料は、水素ラジカルまたは重水素ラジカルおよび酸素ラジカルを含む雰囲気中で熱処理されることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
7. 前記水素ラジカルまたは前記重水素ラジカルおよび前記酸素ラジカルは、水または重水を含む雰囲気中における放電によって生成されることを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記第１の材料の熱処理における温度範囲は、７００℃以下であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
9. 前記第１の材料の熱処理における温度範囲は、５００℃以下であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
10. 前記第１の材料の熱処理は、水素と水蒸気との分圧比（Ｐ_Ｈ２／Ｐ_Ｈ２Ｏ）が１×１０^６以下の雰囲気中で実行されることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
11. 前記第１の材料の厚さは、２０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
12. 前記第１の材料の厚さおよび前記第２の材料の厚さの和は、２０ｎｍ以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
13. 酸化物になるために必要な第１の酸化物生成自由エネルギーを有する半導体材料を含む半導体層と、
    前記半導体層上に形成され、前記第１の酸化物生成自由エネルギーと等しいかそれよりも小さい第２の酸化物生成自由エネルギーを有しかつ酸化または窒化することによって絶縁性を有する元素、水素原子または重水素原子、および、酸素原子を含むゲート絶縁膜とを備えた半導体装置。
14. 前記ゲート絶縁膜上に形成され、前記第２の酸化物生成自由エネルギーと等しいかそれよりも大きい第３の酸化物生成自由エネルギーである元素、水素原子または重水素原子、および、酸素原子を含むゲート電極をさらに含むことを特徴とする請求項１３に記載の半導体装置。
15. 前記ゲート絶縁膜は、水素原子または重水素原子、および、酸素原子を１×１０^１８ｃｍ^-３以上含有していることを特徴とする請求項１３に記載の半導体装置。
16. 前記ゲート絶縁膜は、Ｓｉ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｃｅ、Ｓｒ、Ｄｙ、Ｅｒ、ＬｕおよびＧｄのうち少なくとも一種類の材料を含むことを特徴とする請求項１３または請求項１４に記載の半導体装置。
17. 前記半導体層は、Ｇｅ、ＧａおよびＡｓのうち少なくとも一種類の材料を含むことを特徴とする請求項１３または請求項１４に記載の半導体装置。
18. 前記ゲート電極は、Ｗ、Ｐｔ、Ａｕ、Ｃｕ、Ｔａ、Ｍｏ、Ｉｒ、Ｒｕ、Ｎｉ、Ｇｅ、ＧａおよびＡｓのうち少なくとも一種類の金属を含むことを特徴とする請求項１４に記載の半導体装置の製造方法
19. 前記ゲート絶縁膜の厚さは、２０ｎｍ以下であることを特徴とする請求項１３または請求項１４に記載の半導体装置。
20. 前記ゲート絶縁膜の厚さおよび前記ゲート電極の厚さの和は、２０ｎｍ以下であることを特徴とする請求項１４に記載の半導体装置。

Images