JP2009099796A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009099796A
JP2009099796A JP2007270342A JP2007270342A JP2009099796A JP 2009099796 A JP2009099796 A JP 2009099796A JP 2007270342 A JP2007270342 A JP 2007270342A JP 2007270342 A JP2007270342 A JP 2007270342A JP 2009099796 A JP2009099796 A JP 2009099796A
Authority
JP
Japan
Prior art keywords
film
semiconductor
semiconductor substrates
wafer
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007270342A
Other languages
English (en)
Inventor
Keita Uchiyama
敬太 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007270342A priority Critical patent/JP2009099796A/ja
Publication of JP2009099796A publication Critical patent/JP2009099796A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】枚葉式成膜装置によってウェーハを連続処理する際に、1枚目と2枚目以降とにおいて同様のウェーハ面内膜厚分布を得る。
【解決手段】半導体装置の製造方法は、活性種を含む反応ガスを用いて、複数の半導体基板上に順に薄膜を形成する成膜工程を備える。成膜工程は、反応室において複数の半導体基板に対して1枚ごとに行なうと共に、複数の半導体基板のうち1枚目の半導体基板上に薄膜を形成する工程(a)と、工程(a)の後に、複数の半導体基板のうち2枚目以降の半導体基板上に薄膜を形成する工程(b)とを含み、工程(a)は、工程(b)とは異なる条件をもって行なう。
【選択図】図3

Description

本発明は、半導体装置の製造方法に関し、特に、複数のウェハを連続処理する際のウェハ毎のバラツキを軽減する方法に関する。
MOS(Metal Oxide Semiconductor )トランジスタ等の半導体素子の微細化が進められ、現在では45nmが設計標準である。また、更に微細な設計基準によるシステムLSI等の半導体装置も開発・製造されるようになってきている。このような半導体素子の微細化に伴って、寸法、膜厚等のバラツキが半導体装置動作に与える影響が大きくなるため、前記バラツキを低減していくことは重要である。特に、MOSトランジスタのゲート絶縁膜の膜厚は半導体装置動作に直接影響するため、膜厚のバラツキ低減が必須である。
ゲート絶縁膜として使用する薄膜であるシリコン酸化膜を形成する近年の方法として、ISSG(In-Situ Steam Generation)により酸化活性種を形成し、シリコン酸化膜を得る方法がある。ISSG法で形成したシリコン酸化膜は、ドライ酸化(0)又はパイロジェニック酸化(HO)によって形成したシリコン酸化膜よりも絶縁耐性に優れ且つ高品質である。
以下、図7に基づいてISSG法によるシリコン酸化膜形成方法について説明する。
図7は、枚葉式の成膜装置における反応室部の断面を模式的に示す図である。反応室101の下部に、回転するウェーハ支持具102が設けられ、その上にウェーハ103が載置される。また、反応室101の上部には、透明なガラス窓104を介してランプ105が設けられている。該ランプ105によってウェーハ103は800〜1100℃程度に加熱される。更に、複数のガス導入口106より、酸素と水素とが別々に反応室101に導入される。反応室101中にてウェーハ103上に成膜が行なわれた後、反応後のガスはガス排出口107を通してポンプによって外部に排出される。尚、反応室の圧力は、2666Pa以下に減圧できるようになっている。
このISSG法の特徴は、成膜時に反応室101を減圧にする点にある。成膜の際、ガス導入口106から入った酸素及び水素は減圧下においてウェーハ表面熱及び予熱された反応室部品の熱により反応し、活性種である酸素原子及び水酸基ラジカルを生じる。活性種はシリコン基板であるウェーハ103の表面等と反応し、ウェーハ103上にシリコン酸化膜が形成される。
特開2003−163212号公報
しかしながら、以上に説明した従来の技術において、次のような課題があった。
図8に、ISSG法によってウェーハを連続処理した際の1枚目〜3枚目のウェーハに形成されるシリコン酸化膜の平均膜厚を示す。ここに示される通り、1枚目のウェーハにおける膜厚は、2枚目以降のウェーハにおける膜厚に比べて極端に薄くなってしまう。これは、ウェーハ支持具、透明なガラス窓等の反応室部品の余熱に差が付くことによるものであり、熱に敏感なISSG法において顕著に表れる課題である。よって、この点を解消することが課題となっていた。
このような課題に鑑み、本願発明の目的は、複数のウェーハを連続処理する際において各ウェーハの処理のバラツキを軽減することができる半導体装置の製造方法を提供することである。
前記の目的を達成するため、本願発明者は次の検討を行なった。
複数ウェーハの連続処理を行なう際、1枚目のウェーハを処理する前にランプ105にパワーを入れ、反応室部品を数分間プリヒートした。このようにして成膜した結果を、1〜3枚目のウェーハにおける膜厚として図9に示す。図9の通り、1枚目と2枚目とでほぼ同等のウェーハ平均膜厚を得ることができた。
ところで、ウェーハ面内における膜厚には均一性が求められ、45nm又は更にそれ以上の設計標準に微細化が進行すると、該均一性に関する要求はますます厳しくなる。よって、このようなウェーハ面内の膜厚均一性を確保することが必要である。
これに関し、図10に示す通り、1枚目のウェーハにおけるウェーハ面内の膜厚均一性(101)は2枚目(102)以降の場合に比べて悪く、1枚目と2枚目以降とで同等のウェーハ面内膜厚分布を得ることはできていない。前記のように、45nm又はそれよりも更に微細化した設計標準となると、1枚目のウェーハにおける平均膜厚が2枚目以降と同等であるだけでは不十分であり、ウェーハ面内膜厚分布についても同等であることが必要となる。
尚、成膜過程において、反応室の圧力を段階的に又は連続的に変えることにより、ウェーハ面内における膜厚の均一性を良好にすることが特許文献1において提案されている。但し、これは各ウェーハについての面内均一性を話題としており、複数のウェーハ間におけるウェーハ面内膜厚分布を同様にすることについて開示するものではない。
そこで、以上に対し、本願発明者は、複数ウェーハの連続処理において1枚目と2枚目以降とでは反応の条件を変更することを着想した。
具体的には、本発明に係る半導体装置の製造方法は、反応室において、活性種を含む反応ガスを用いて、複数の半導体基板上に順に薄膜を形成する成膜工程を備え、成膜工程は、複数の半導体基板を一枚ずつ反応室に導入して行なうと共に、複数の半導体基板のうち1枚目の半導体基板上に薄膜を形成する工程(a)と、工程(a)の後に、複数の半導体基板のうち2枚目以降の半導体基板上に薄膜を形成する工程(b)とを含み、工程(a)は、前記工程(b)とは異なる条件をもって行なう。
本発明の半導体装置の製造方法によると、複数の半導体基板を1枚ずつ順に処理して成膜を行ない、1枚目の半導体基板上への成膜と2枚目以降の半導体基板上への成膜とは異なる条件をもって行なう。これにより、1枚目の半導体基板に形成される薄膜が、2枚目以降の半導体基板に形成される薄膜と同様のウェーハ面内膜厚分布を有するようにすることができる。
尚、工程(a)と工程(b)とでは、反応室内の圧力を変えることが好ましい。
また、成膜工程において、複数の半導体基板を加熱すると共に、工程(a)における1枚目の半導体基板面内の加熱のバランスと、工程(b)の2枚目以降の半導体基板面内における加熱のバランスとを変えることも好ましい。
工程(a)と工程(b)とにおいて成膜の条件が異なるようにするために、例えばこのようにしても良い。
また、反応ガスは、酸素及び水素を含み、活性種は、酸素原子及び水酸基ラジカルであることが好ましい。また、反応ガスは、亜酸化窒素及び水素を含み、活性種は、酸素原子及び水酸基ラジカルであることも好ましい。
反応ガス及び活性種の具体例として、以上のものを用いても良い。
また、反応ガスを反応室に導入した後に、前記反応ガス中に活性種に変化させることが好ましい。
このように、本発明はISSGを用いる際にも効果を発揮する。
また、成膜工程において、複数の半導体基板のそれぞれを、各回転軸において回転させることが好ましい。
成膜の際に半導体基板を回転させることにより、形成される薄膜の均一性を向上することができる。
また、成膜工程において、複数の半導体基板を1枚ごとにランプによって加熱することが好ましい。
成膜工程において、以上のようにすることができる。
本発明の半導体装置の製造方法によると、連続して1枚ずつ処理する複数の半導体基板について、1枚目の半導体基板と、2枚目以降の半導体基板とでは条件を変えて成膜することにより、1枚目の半導体基板において形成される薄膜のウェーハ面内膜厚分布を2枚目以降の半導体基板と同様にすることができる。
(第1の実施形態)
以下に、本発明の第1の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。図1は、本実施形態の半導体装置の製造方法に用いる枚葉式の成膜装置を模式的に示す図であり、主に成膜装置における反応室部の断面を示している。
成膜は反応室11にて行なわれる。反応室11の下部に、回転するウェーハ支持具12が設けられており、該ウェーハ支持具12上に半導体基板としてウェーハ13が載置される。また、反応室11の上部には透明なガラス窓14が設けられ、該ガラス窓14を介して反応室11上にランプ15が設けられている。ランプ15は、ウェーハ支持具12上に載置されたウェーハ13を加熱するために用いられる。
また、反応室11には複数のガス導入口16が設けられており、反応ガスとして、例えば、水素と酸素とを別々に反応室11内に導入することができる。成膜の際には、導入した水素及び酸素から、酸素ラジカル及び水酸基ラジカルを含む活性種を反応室11内において発生させる。
更に、反応室11にはガス排出口17が設けられ、反応後のガスがポンプ(図示せず)によって反応室11の外に排出されるようになっている。また、反応室11内は減圧することができる。
次に、以上に説明した枚葉式の成膜装置を用いる本実施形態の半導体装置の製造方法を説明する。初めに、同一の処理内容(成膜条件)にて2枚連続処理を実施する場合を考える。具体的には、60秒間のプリヒートを実施した後に2枚のウェーハを1枚ずつ連続して処理する。成膜の条件の一例として、反応室内の温度850℃、反応室内の圧力1733Paと設定すると共に、反応ガスとして流量0.1L/分のH及び流量0.9L/分のOを用い、60秒間成膜する。
図2に、このように同一の条件にて連続して成膜を行なった場合における薄膜のウェーハ面内膜厚分布を示す。ここで、分布21が同一条件の2枚連続処理を行なった際の1枚目のウェーハについて示し、分布22が同じく2枚目のウェーハについて示している。図2に示される通り、プリヒートを行なった場合についても、1枚目と2枚目とではウェーハ面内膜厚分布が異なっている。つまり、1枚目のウェーハにおける膜厚は、2枚目のウェーハにおける膜厚と比べると、ウェーハの中央付近において小さく且つ外周において大きくなっている。
そこで、1枚目のウェーハ上に成膜する際の条件を、2枚目のウェーハ上に成膜する場合とは異なるようにする。ここでは、ウェーハの中心において薄膜をより厚く、外周において薄膜をより薄くするために、反応室内の圧力を下げる。これにより、活性種はウェーハの中央付近に多くなり、外周部には少なくなる。具体的に、1枚目のウェーハを処理する際の圧力のみを前記の1733Paから1467Paに下げた場合について、分布23として図2に更に示している。
圧力変更した場合の1枚目のウェーハに関して示す分布23を、同一処理の場合の分布21と比較すると、ウェーハの中央付近において膜厚が大きくなり、周辺付近において膜厚が小さくなっている。この結果、分布23は、分布21に比べて、2枚目のウェーハに関する分布22に近付いている。
図3には、本実施形態の半導体装置の製造方法において、1枚目のウェーハにおける膜厚分布を2枚目以降のウェーハにおける膜厚分布に近付ける(同様の分布とする)ための手順を示している。
まず、同一処理内容の2枚連続処理により1枚目及び2枚目の半導体基板に薄膜を形成する(ステップ31)。
次に、1枚目の半導体基板(連続処理する2枚の半導体基板のうちの1枚目の半導体基板)についての相応しい成膜条件(本実施形態の場合、反応室11内の圧力)を求めるために、成膜条件を変更して成膜を行なう。つまり、圧力条件振りを行なう(ステップ32)。
続いて、ステップ32における1枚目及び2枚目の半導体基板におけるウェーハ面内膜厚分布を測定し、1枚目の半導体基板について、2枚目の半導体基板と同様のウェーハ面内膜厚分布が得られているかどうかをを確認する(ステップ33)。
ステップ32における1枚目及び2枚目の半導体基板について、同様のウェーハ面内膜厚分布が得られていれば、そのときの成膜条件(反応室11内の圧力)を2枚連続処理における1枚目の半導体基板上に成膜する際に用いる1枚目用レシピとして登録する(ステップ34)。
同様の分布が得られていない場合、2枚連続処理のうちの1枚目の半導体基板における成膜条件を変更し、相応しい成膜条件を求めるステップ(ステップ32)に戻る。これを1枚目及び2枚目の半導体基板において同様のウェーハ面内膜厚分布が得られる条件が得られるまで繰り返す。
ステップ34において1枚目用レシピが得られた後には、連続処理する複数の半導体基板のうち、1枚目の半導体基板について、2枚目以降の半導体基板とは異なる前記の1枚目用レシピにより成膜を行なう。これにより、1枚ずつ連続して複数の半導体基板上に薄膜を形成する際に、1枚目の半導体基板におけるウェーハ面内膜厚分布と、2枚目以降の半導体基板におけるウェーハ面内膜厚分布とを同様にすることができる。
尚、以上では2枚連続処理を例として説明したが、3枚以上の半導体基板を連続処理する際について適用することは当然可能である。
図4には、このようにして連続処理を行なった場合の1枚目、2枚目及び3枚目のウェーハ面内膜厚分布(順に41、42及び43)を例示している。図10に示す、プリヒートを行なった後に、同一の条件にて1枚目〜3枚目の半導体基板上に成膜を行なった場合の分布に比べて、本実施形態の場合には1枚目〜3枚目の半導体基板についてほぼ同じウェーハ面内膜厚分布が得られているのが判る。
尚、本実施形態において、反応ガスとしては酸素及び水素を用いたが、これには限らず、例えば亜酸化窒素及び水素を用いても良い。
(第2の実施形態)
次に、本発明の第2の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。本実施形態においても、図1に示す枚葉式の成膜装置を用いる。また、第1の実施形態においては反応室11内の圧力について条件振りを行なったのに対し、本実施形態においては、ランプ15による加熱のランプパワー面内バランスについて条件振りを行なう。つまり、パワーの分布を設定してウェーハ13を部分毎に異なるパワーにて加熱することができるランプ15を用いる。そして、パワーの分布を変更して1枚目の半導体基板を処理するために相応しい加熱の条件を求める。その他の点については、ほぼ第1の実施形態の場合と同様である。
本実施形態においても、初めに同一の処理内容(成膜条件)にて2枚連続処理を実施する。具体例として、60秒間のプリヒートを実施した後に、2枚のウェーハを1枚ずつ連続して処理する。成膜の条件として、反応室内の温度850℃、反応室内の圧力1733Paと設定すると共に、反応ガスとして流量0.1L/分のH及び流量0.9L/分のOを用い、60秒間成膜する。
図5に、上記の同一の条件により成膜した場合の1枚目及び2枚目の半導体基板におけるウェーハ面内膜厚分布を順に分布51及び52として示している。ここでも、1枚目のウェーハにおける膜厚を2枚目のウェーハにおける膜厚と比べると、第1の実施形態の場合と同様に、ウェーハの中央付近において小さく且つ外周において大きくなっている。
そこで、1枚目のウェーハ上に成膜する際の条件を、2枚目のウェーハ上に成膜する場合とは異なるようにする。ここでは、ウェーハの中心において薄膜をより厚く、外周において薄膜をより薄くするために、ランプ15のランプパワー面内バランスを設定する。具体例として、ランプパワーをウェーハの中央付近において5%上げると共に、外周付近において3%下げる。このようにして成膜した場合の1枚目のウェーハにおけるウェーハ面内膜厚分布を、図5において分布53として示している。明らかに、1枚目及び2枚目の半導体基板について同一条件の成膜を行なった場合の分布51に比較して、ランプパワー面内バランスを調整した場合の分布53は、2枚目の半導体基板についての分布52に近いものとなっている。
図6には、本実施形態の半導体装置の製造方法において、1枚目のウェーハにおける膜厚分布を2枚目以降のウェーハにおける膜厚分布に近付ける(同様の分布とする)ための手順を示している。これは、第1の実施形態において図3に示した手順と同様であり、反応室内の圧力の代わりにランプパワー面内バランスについて条件振りを行なう点が相違する。
つまり、初めに同一処理内容にて2枚連続処理により1枚目及び2枚目の半導体基板上に薄膜を形成する(ステップ61)。
次に、相応しい成膜条件を求めるために、1枚目の半導体基板におけるランプパワー面内バランスを条件振りする(ステップ62)。
次に、1枚目の半導体基板におけるウェーハ面内膜厚分布が、2枚目の半導体基板におけるウェーハ面内膜厚分布と同様になっているかどうかを確認する(ステップ63)。
1枚目及び2枚目の半導体基板において、同様のウェーハ面内膜厚分布が得られていれば、そのときの成膜条件(ランプパワー面内バランス)を1枚目の半導体基板上に成膜する際に用いるレシピとして登録する(ステップ64)。
同様の分布が得られていない場合、1枚目の半導体基板について相応しい成膜条件を求めるステップ(ステップ62)に戻る。これを1枚目及び2枚目の半導体基板において同様のウェーハ面内膜厚分布が得られる条件が得られるまで繰り返す。
レシピが得られた後は、連続処理する複数の半導体基板のうち、1枚目の半導体基板についてだけ異なるレシピにより成膜を行なうようにすれば良い。
尚、第1及び第2の実施形態において、反応室内の圧力及び半導体基板を加熱する際のランプパワー面内バランスを条件の例として説明したが、これら以外の条件を考えることも当然可能である。1枚目の半導体基板について何らかの成膜の条件を2枚目以降の半導体基板とは変更することよりウェーハ面内膜厚分布を同等にすることができるのであれば、どのような成膜の条件についての変更であっても良い。
本発明の半導体装置の製造方法によると、複数の基板上に順に薄膜を形成する際に、1枚目の基板と2枚目以降の基板とについて同等のウェーハ面内膜厚分布を有する薄膜を得ることができ、45nm又はそれよりも更に微細な設計基準の半導体装置の製造においても有益である。
図1は、本実施形態において用いる枚葉式成膜装置の反応室部の模式的な断面図である。 図2は、形成される膜のウェーハ面内膜厚分布を示す図であり、成膜時の反応室内の圧力を同じにした場合の1枚目及び2枚目の半導体基板と、2枚目とは前記圧力を変更した場合の1枚目の半導体基板とについて示している。 図3は、反応室の圧力を変更することにより2枚目以降の半導体基板と同等のウェーハ面内膜厚分布を1枚目の半導体基板においても得るための手順を示す図である。 図4は、1枚目の半導体基板について反応室内の圧力を変更した場合の1枚目〜3枚目の半導体基板について、ウェーハ面内膜厚分布を示す図である。 図5は、ウェーハ面内膜厚分布を示す図であり、成膜時のランプパワー面内バランスを同じにした場合の1枚目及び2枚目の半導体基板と、2枚目とは前記バランスを変更した場合の1枚目の半導体基板とについて示している。 図6は、加熱に用いるランプパワー面内バランスを変更することにより2枚目以降の半導体基板と同等のウェーハ面内膜厚分布を1枚目の半導体基板においても得るための手順を示す図である。 図7は、従来の成膜方法(ISSG法)にて用いる枚葉式成膜装置の反応室部の模式的な断面図である。 図8は、従来の成膜方法にて成膜を行なった際の1枚目〜3枚目の半導体基板に関する平均膜厚を示す図である。 図9は、プリヒートの後に成膜を行なった場合の1枚目〜3枚目の半導体基板に関する平均膜厚を示す図である。 図10は、プリヒートの後に成膜を行なった場合の1枚目〜3枚目の半導体基板に関するウェーハ面内膜厚分布を示す図である。
符号の説明
11 反応室
12 ウェーハ支持具
13 ウェーハ
14 ガラス窓
15 ランプ
16 ガス導入口
17 ガス排出口
21〜23 分布
31〜34 ステップ
41〜43 分布
51〜53 分布
61〜63 ステップ

Claims (8)

  1. 反応室において、活性種を含む反応ガスを用いて、複数の半導体基板上に順に薄膜を形成する成膜工程を備え、
    前記成膜工程は、前記複数の半導体基板を一枚ずつ前記反応室に導入して行なうと共に、前記複数の半導体基板のうち1枚目の半導体基板上に薄膜を形成する工程(a)と、前記工程(a)の後に、前記複数の半導体基板のうち2枚目以降の半導体基板上に薄膜を形成する工程(b)とを含み、
    前記工程(a)は、前記工程(b)とは異なる条件をもって行なうことを特徴とする半導体装置の製造方法。
  2. 請求項1において、
    前記工程(a)と前記工程(b)とでは、前記反応室内の圧力を変えることを特徴とする半導体装置の製造方法。
  3. 請求項1において、
    前記成膜工程において、前記複数の半導体基板を加熱すると共に、
    前記工程(a)の前記1枚目における半導体基板面内の加熱のバランスと、前記工程(b)の前記2枚目以降の半導体基板面内における加熱のバランスとを変えることを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれか一つにおいて、
    前記反応ガスは、酸素及び水素を含み、
    前記活性種は、酸素原子及び水酸基ラジカルであることを特徴とする半導体装置の製造方法。
  5. 請求項1〜3のいずれか一つにおいて、
    前記反応ガスは、亜酸化窒素及び水素を含み、
    前記活性種は、酸素原子及び水酸基ラジカルであることを特徴とする半導体装置の製造方法。
  6. 請求項1〜5のいずれか一つにおいて、
    前記反応ガスを前記反応室に導入した後に、前記反応ガス中に前記活性種を発生させることを特徴とする半導体装置の製造方法。
  7. 請求項1〜6のいずれか一つにおいて、
    前記成膜工程において、前記複数の半導体基板のそれぞれを、各回転軸において回転させることを特徴とする半導体装置の製造方法。
  8. 請求項1〜7のいずれか一つにおいて、
    前記成膜工程において、前記複数の半導体基板を1枚ごとにランプによって加熱することを特徴とする半導体装置の製造方法。
JP2007270342A 2007-10-17 2007-10-17 半導体装置の製造方法 Pending JP2009099796A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007270342A JP2009099796A (ja) 2007-10-17 2007-10-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270342A JP2009099796A (ja) 2007-10-17 2007-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009099796A true JP2009099796A (ja) 2009-05-07

Family

ID=40702511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270342A Pending JP2009099796A (ja) 2007-10-17 2007-10-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009099796A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026776A (ja) * 2013-07-29 2015-02-05 信越半導体株式会社 エピタキシャルウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026776A (ja) * 2013-07-29 2015-02-05 信越半導体株式会社 エピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
KR101869198B1 (ko) 에칭 방법, 기억 매체 및 에칭 장치
CN109791870B (zh) 半导体器件制造中高品质氧化硅膜的低温形成
TWI713608B (zh) 沉積包含SiO及SiN之可流動薄膜的方法
US10714333B2 (en) Apparatus and method for selective oxidation at lower temperature using remote plasma source
US20060228898A1 (en) Method and system for forming a high-k dielectric layer
JP2009532915A5 (ja)
JP2009158918A (ja) 選択的酸化プロセスの酸化物成長速度の改良方法
JP2007088454A (ja) 制御可能な空間的変化を有する層を形成する方法及びシステム
JP2011146711A5 (ja)
WO2006049199A1 (ja) 絶縁膜形成方法および基板処理方法
TW509963B (en) Method for manufacturing a semiconductor device and device for manufacturing a semiconductor
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
US9431238B2 (en) Reactive curing process for semiconductor substrates
JP2008131050A (ja) 半導体素子への金属含有膜の集積方法
JP3578155B2 (ja) 被処理体の酸化方法
JP6751631B2 (ja) 基板の凹部をタングステンで充填する方法
JP2008047588A (ja) 基板処理装置および基板処理方法
JP2009099796A (ja) 半導体装置の製造方法
JP2002176174A (ja) 半導体装置
JP2018081964A (ja) 成膜装置
JP3793179B2 (ja) 窒化膜の膜質改善方法、及び半導体装置の製造方法
JP2001007105A (ja) 半導体基板上に窒化された界面を形成するための方法
JP2005302892A (ja) 半導体装置及びその製造方法
JP2000164861A (ja) ゲート酸化膜の形成方法