JP2004266040A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP2004266040A
JP2004266040A JP2003053700A JP2003053700A JP2004266040A JP 2004266040 A JP2004266040 A JP 2004266040A JP 2003053700 A JP2003053700 A JP 2003053700A JP 2003053700 A JP2003053700 A JP 2003053700A JP 2004266040 A JP2004266040 A JP 2004266040A
Authority
JP
Japan
Prior art keywords
oxynitride film
processing chamber
substrate
nitrogen
nitrogen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003053700A
Other languages
English (en)
Other versions
JP2004266040A5 (ja
Inventor
Tadashi Terasaki
正 寺崎
Naoya Yamasumi
直也 山角
Toru Tsunoda
徹 角田
Unryu Ogawa
雲龍 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003053700A priority Critical patent/JP2004266040A/ja
Publication of JP2004266040A publication Critical patent/JP2004266040A/ja
Publication of JP2004266040A5 publication Critical patent/JP2004266040A5/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】酸化膜に窒素原子を適切に導入することにより、絶縁膜のリーク電流を抑制し、半導体素子のモビリティを高く維持することができる。
【解決手段】筒状電極及び磁力線形成手段を有する形式のプラズマ処理装置が用いられる。半導体基板10はサセプタ46に載置され、このサセプタのインピーダンスを変化させながら前記半導体基板10に形成された酸化膜14を窒素プラズマ18により窒化し、酸窒化膜20が形成される。この酸窒化膜20中の窒素濃度ピークは、表面からの深さ位置が制御される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、プラズマ処理を用いた半導体装置(半導体デバイス)の製造方法及び半導体装置に関するものである。
【0002】
【従来の技術】
例えばシリコン半導体基板を基にしたMOS型半導体装置の製造においては、シリコン半導体基板表面上にシリコン酸化膜からなるゲート酸化膜を形成する必要がある。また、薄膜トランジスタ(TFT)の製造においても、同様に透明ガラス基板上に設けられたシリコン層の表面にゲート酸化膜を形成する必要があり、このゲート酸化膜は、半導体装置の信頼性を担っており、このシリコン酸化膜には高い絶縁破壊耐性と長期信頼性が要求されている。
【0003】近年、CMOSトランジスタにおいては、低消費電力化のために低電圧化が図られており、そのためにPMOS半導体素子とNMOS半導体素子に対して十分低く、かつ対称な閾値電圧が要求される。この要求に対応するために、PMOS半導体素子においては、これまでのn形不純物を含むポリシリコン層から構成されたゲート電極に替わり、p形不純物を含むポリシリコン層から構成されるゲート電極が用いられるようになっている。ところが通常用いられているp形不純物原子であるボロン原子(B)は、ゲート電極形成後の半導体製造工程における様々な熱処理工程によりゲート電極からゲート酸化膜を通過し、シリコン半導体基板まで到達し、PMOS半導体素子の閾値電圧を変化させることになる。
【0004】また、この現象は、半導体素子のデザインルールの微細化及び低消費電力化に伴う低電力化のためなどにより、ゲート酸化膜を薄くした場合には、より顕著に現れることになる。
【0005】
【発明が解決しようとする課題】
上述の不純物原子であるボロン原子(B)のシリコン半導体基板内への拡散を抑制するためには、ゲート酸化膜中に窒素原子を導入することが考えられる。熱窒化法を用い高温中にアンモニア雰囲気中でゲート絶縁膜中に窒素原子を導入することが可能である。しかしながら、この熱窒化法を用いた場合、窒素原子はゲート酸化膜を通過してシリコン半導体基板中にも進入し、半導体素子の電流駆動能力の低下を引き起してしまう。
そこで、本発明は、酸化膜に窒素原子を適切に導入することにより、絶縁膜のリーク電流を抑制することを目的としている。
【0006】
【課題を解決するための手段】
上記課題を解決するため、本発明の第1の特徴とするところは、被処理基板に形成された酸化膜をプラズマ活性化された窒素活性種で窒化処理して酸窒化膜を形成するに際し、前記酸窒化膜中の窒素濃度ピークにおける酸窒化膜表面からの深さ位置を制御する半導体装置の製造方法にある。ここで窒素濃度とは、酸窒化膜中の単位体積当りの窒素原子数を酸窒化膜の単位体積当りの総原子数(シリコン、酸素、窒素全ての原子数のことであり、約6.6*1022)で割った値であり、窒素濃度ピークとは前記窒素濃度の最大値のことである。このようにすると、絶縁膜としてのリーク電流防止効果を高めつつ、界面の窒素濃度を低く維持して、半導体素子のモビリティ(移動度、即ち、半導体素子の電流駆動能力)高く維持することができる。
【0007】
本発明の第2の特徴とするところは、前記酸窒化膜の形成においては、処理室と、該処理室内で被処理基板を支持する基板支持体と、前記処理室周囲に配置された筒状電極及び磁力線形成手段とを有するプラズマ処理装置を用い、前記基板支持体の高周波インピーダンスを変化させて、前記酸窒化膜中の窒素濃度ピークにおける酸窒化膜表面からの深さ位置を制御する請求項1の半導体装置の製造方法にある。ここで、処理室と、該処理室周囲に筒状電極及び磁力線形成手段を配置したプラズマ処理装置を用いるのは、プラズマの電子温度を低く抑え、酸窒化膜と基板との界面の窒素濃度を低くするためである。また、前記基板支持体の高周波インピーダンスを変化させることにより、形成される酸窒化膜中の窒素濃度ピークの酸窒化膜表面からの深さ位置を制御することが可能となる。また、前記窒素濃度ピークは酸窒化膜表面から深さ10Å以内に位置するようにすれば効率よく絶縁膜としてのリーク電流防止が図れ、半導体素子のデザインルールに適合することができる。また、前記被処理基板と酸窒化膜との界面の窒素濃度が1%以下になるように前記高周波インピーダンスを変化すれば、半導体素子のモビリティを高く維持することができる。
【0008】
本発明の第3の特徴とするところは、処理室と、該処理室内で表面が酸化された被処理基板を支持する基板支持体と、前記処理室周囲に配置された筒状電極と、該筒状電極に高周波電力を供給する高周波電源と、処理室内に磁力線を形成する磁力線形成手段と、窒素元素を含むガスを前記処理室内へ供給するガス供給部と、前記処理室内を排気する排気部とを有し、前記窒素元素を含むガスを前記ガス供給部から前記処理室へ供給、および前記排気部から処理室内雰囲気を排気しつつ、前記筒状電極に高周波電力を供給して得られる電界と磁力線形成手段により得られる磁界とにより前記処理室内にプラズマを発生させることにより窒素活性種を得て、該窒素活性種により前記被処理基板を窒化処理して酸窒化膜を形成する半導体製造装置であって、前記基板支持体の高周波インピーダンスを制御して、前記酸窒化膜中の窒素濃度ピークにおける酸窒化膜表面からの深さ位置を制御するインピーダンス制御部を具備した半導体製造装置にある。このように、前記基板支持体の高周波インピーダンスを制御して、形成される酸窒化膜中の窒素濃度ピークの酸窒化膜表面からの深さ位置を制御しているので、絶縁膜としてのリーク電流防止効果を高めつつ、界面の窒素濃度を低く維持して、半導体素子のモビリティを高く維持することができる。
【0009】なお、従来例においては、例えば2.45GHzのマイクロ波をプラズマ源としておりこのマイクロ波で励起されたプラズマは、電子温度Tebが高くなり(Teb>5eV)、本発明のように、酸窒化膜を形成しようとした場合は、酸窒化膜と基板との界面の窒素濃度を1%以下にすることは困難である。それに対し、本発明においては、上述した変形マグネトロン型プラズマ処理装置を用いているので、プラズマの電子温度Teaを低く(例えばTea<1eV)することができ、酸窒化膜と基板との界面の窒素濃度を1%以下にすることができる。また、上記従来例においては、基板表面を窒化する処理ガスとしてNH3(またはN2とH2の混合ガス)が用いられており、窒化膜にH原子が存在し、耐圧、リーク電流等のデバイス特性に悪影響を及ぼすのに対し、本発明においては、処理ガスとして窒素ガスを用いているので、半導体デバイスの特性が良好である。
【0010】
【発明の実施の形態】次に本発明の実施形態を図面に基づいて説明する。
図1において、本発明の実施形態における半導体装置の製造プロセスが示されている。まず図1(A)に示すシリコン基板等の半導体基板10上にLOCOS(Local Oxidation of Silicon)プロセスまたはSTI(Shallow Trench Isolation)プロセス等の周知方法により、図1(B)に示す素子分離領域12を形成する。
【0011】次に周知の方法で、ウェルイオン注入、チャンネルストップイオン注入、閾値調整イオン注入等を行った後、後述する変形マグネロトン型プラズマ処理装置(Modified Magnetron Typed Processing System 以下、MMT装置という。)を用いて、半導体基板10上に熱酸化膜同等以上の酸化膜14を形成する。MMT装置の処理室には、大量のクリプトンKrと酸素とを導入し、Kr/Oプラズマ16を生成し、酸化膜14を形成する。Krを用いるのは、Krの活性化するエネルギバンドが低く、Oのラジカル励起エネルギとよくマッチングするためである。このときの酸化膜14の膜厚は、20Å以下にすることが好ましい。
【0012】次に、MMT装置において、酸化膜14が形成された半導体基板10を同一処理室内で、Kr/Oガスを排気し、窒素ガスを導入してガス置換を行い、窒素雰囲気とし、図1(D)に示すように、窒素プラズマ18を生成し、処理室内に配置された表面が酸化されている半導体基板10を窒化処理することにより酸窒化膜20を形成する。この酸窒化膜20の膜厚は、好ましくは25Å以下である。また、酸窒化膜20の窒素濃度のピークが5〜15%であり、酸窒化膜20と半導体基板10との界面の窒素濃度が1%以下であるよう調整することが好ましい。酸窒化膜20の窒素濃度のピークの値は大きい程絶縁膜としてのリーク電流防止効果があるが、酸窒化膜20の窒素濃度のピークが15%を越えるようにすると、酸窒化膜20と半導体基板10との界面の窒素濃度が1%を越える。酸窒化膜20と半導体基板10との界面の窒素濃度が1%を越えると、半導体素子のモビリティ(移動度、即ち、半導体素子の電流駆動能力)が悪化するため、1%以下にすることが好ましい。
【0013】
前記リーク電流防止効果と、半導体素子モビリティー性能の維持とは、トレードオフの関係にある。即ち、酸窒化膜20の窒素濃度ピークの値を大きくしてリーク電流防止効果を高めると、酸窒化膜と基板との界面での窒素濃度の値も大きくなって半導体素子モビリティー性能が低下してしまい、またそれとは逆に酸窒化膜と基板との界面での窒素濃度の値を小さくして半導体素子モビリティー性能を高めると、酸窒化膜20の窒素濃度ピークの値も小さくなってリーク電流防止効果が低減する。しかし、窒素濃度ピークを酸窒化膜表面付近(好適には10Å以内)に形成するよう位置を制御すると、窒素濃度ピークの値を下げずに界面での窒素濃度を1%以下に維持することができ、この傾向は、前記窒素濃度ピークをなるべく酸窒化膜表面付近に位置するように制御した方が、より窒素濃度も大きくした上で窒素濃度を1%以下に維持することができる。
【0014】なお、窒素ガスに加えてHeガスを入れると、前述したように、酸窒化膜20と半導体基板10との界面の窒素濃度をより低くすることができる。
【0015】そして、図1(E)に示すように、CVD等の周知の方法により、ポリシリコン等からなるゲート電極22を形成する。このゲート電極22には、不純物としてボロン原子(B)が含まれる。その後、例えばワード線やキャパシタが形成され、例えばDRAMが構成される。このようにゲート電極22を形成した後の種々の熱処理工程により、ボロン原子(B)が拡散して半導体基板10まで到達しようとするが、酸窒化膜20の存在により防止することができる。
【0016】図2において、この実施形態に用いられるMMT装置24が示されている。MMT装置24は、処理室26を構成する真空容器28を有する。この真空容器28は、上部容器30と下部容器32とが上下に接合されて構成されている。上部容器30は、アルミナ、石英等のセラミックからなる。下部容器32は金属製である。上部容器30の周囲はカバー34に覆われている。また、上部容器30はドーム状の天井部を有する円筒形であり、この天井部には、上蓋部36とシャワー板部38とが形成され、この上蓋部36とシャワー板部38との間に拡散室40が構成されている。上蓋部36には処理ガスを導入する導入口42が形成され、シャワー板部38には、多数のノズル44が形成されており、導入口42から導入された例えば2種の処理ガスは、拡散室40で混合・拡散され、シャワー板部38のノズル44から処理室26に供給されるようになっている。
【0017】処理室26には、被処理基板を支持する基板支持体であるサセプタ46が配置されている。このサセプタ46には、被処理基板を加熱するためのヒータが設けられている。また、下部容器32には、排気口48が設けられ、この排気口48から処理室26内の処理ガスが排気されるようになっている。
【0018】筒状電極50は、処理室26の周囲、即ち、上部容器30の外周に密着するように配置されている。この筒状電極50は、整合器52を介して高周波電源54に接続されている。この高周波電源54は、例えば13.56MHzの周波数を持つ高周波電力を発生し、制御装置56からの制御信号に応じて電力の大きさが調整される。また、磁力線形成手段58は、例えばリング状に形成された2つの永久磁石60,62から構成され、処理室26の周囲に配置されている。この2つの永久磁石60,62は、径方向で互いに逆向きに着磁されており、処理室26内には一方の永久磁石60から中心方向に延び、他方の永久磁石62に戻る磁力線が形成される。
【0019】前述したサセプタ46には、高周波回路64が接続されている。この高周波回路64は、コイルとコンデンサが直列に接続されており、前述した制御装置56からの制御信号により、少なくともコイルの巻き数かまたはコンデンサ容量を可変させて、サセプタインピーダンスを調整できるようにしてある。
【0020】次にMMT装置24の作用について説明すると、まず被処理基板をサセプタ46に載置し、真空容器28内のガスを排気口48から排気して真空容器28内を真空状態にする。次にサセプタ46を加熱し、半導体基板の温度を例えば400°Cまで加熱する。次に処理ガスを導入口42から導入する。この導入口42から導入された処理ガスは、拡散室40で拡散され、シャワー板部38のノズル44から処理室26に供給される。同時に高周波電源54から高周波電力を筒状電極50に供給する。処理室26においては、磁力線形成手段58により磁力線(磁界)が形成され、筒状電極50により高周波電界が形成されるので、プラズマが生成され、サセプタ46上の半導体基板が処理される。所定時間経過後、高周波電源54からの高周波電力の供給を停止し、真空容器28内のガスを排気口48から排気し、サセプタ46上の被処理基板を処理室26から取り出して処理を終了する。
【0021】次に上記MMT装置を用いて前述した酸窒化膜を形成した実施例について説明する。
【0022】
【実施例1】第1のプロセスとして上記MMT装置を用いてシリコン基板上に2.0nmの酸化膜を形成した。プラズマ酸化条件は次の通りである。ここでは、サセプタ46に接続された高周波回路64を調整して、サセプタ46のインピーダンスを変え、サセプタ電位を変えることができる。また電位的に揺れるサセプタ46とプラズマとの位相差を調整もでき、前記サセプタ46とプラズマとの位相差が0°に近くし、より電位差の絶対値を小さくして酸化速度を落とした方が良好な膜質の酸化膜形成が可能であった。
RFパワー:150W
Kr流量: 250sccm
流量: 10sccm
圧力: 20Pa
基板温度: 400°C
酸化時間: 20sec
次に、第2のプロセスとして、同じMMT装置において、ガス置換を行い、連続してプラズマ窒化処理することによって2.0nmの酸窒化膜を形成した。プラズマ窒化条件は次の通りである。ここでも、サセプタ46に接続された高周波回路64を調整して、サセプタ46のインピーダンスを変え、サセプタ電位を変えることができる。また電位的に揺れるサセプタ46とプラズマとの位相差を調整できる。但し、窒化処理の場合には、前記サセプタ46とプラズマとの位相差が180°(反転)に近くなるようにし、より電位差の絶対値を大きくしてサセプタ46のインピーダンスを大きくし(電圧のピークトゥーピークであるVpp値を大きくする)、サセプタ46とプラズマとの電位差の絶対値が大きくなるよう制御した方が、窒化処理速度が向上し、窒化膜を厚膜化できるが、前記位相差を0°と180°の中間の値に設定して、窒素濃度ピークにおける酸窒化膜表面からの深さ位置(例えば10Å以内)、前記被処理基板と酸窒化膜との界面の窒素濃度(例えば1%以下)、窒素濃度のピーク(例えば5〜15%)それぞれが半導体装置の要求に応じるように制御することができる。
RFパワー:500W
流量: 500sccm
圧力: 30Pa
基板温度: 400°C
酸化時間: 25sec
【0023】
【実施例2】上記実施例1と同じプラズマ酸化条件に基づいて酸化膜を形成し、その後ガス置換を行い、連続してプラズマ窒化処理することによって2.0nmの酸窒化膜を形成した。窒素ガスにHeガスを加え、次のプラズマ窒化条件で行った。実施例1と同様に、サセプタインピーダンスを調整する。
RFパワー:500W
流量: 250sccm
He流量: 250sccm
圧力: 30Pa
基板温度: 400°C
酸化時間: 25sec
【0024】なお、酸化膜の厚さは、Kr/Oプラズマ生成条件等を変えることにより5〜100Åの範囲内で自由にコントロールすることができる。また、酸窒化膜の表面窒素濃度は、窒素プラズマ生成条件等を変えることにより0〜40%の範囲で自由にコントロールすることができる。また、第1のプロセスにおける圧力は150Pa以下にすることができ、第2のプロセスにおける圧力は10〜100Paにすることができる。また、基板温度は第1のプロセスと第2のプロセス共に室温〜400℃以下で処理可能なことが確認されており、ガス流量は処理室の容積と処理室を真空排気している図中略の真空ポンプの排気能力との関係によって適宜選択されればよく、RFパワーは酸化、又は窒化の処理速度や膜質などの関係を勘案して設定される。
【0025】図3は、MMT装置の基板支持体であるサセプタの高周波インピーダンスを変化させてゲート酸化膜をプラズマ窒化して酸窒化膜を形成するプロセスに関して、前記酸窒化膜中の窒素濃度プロファイルの深さ方向ピーク位置とサセプタ電位振幅との相関を示す。ここでは、サセプタ電位振幅以外のプロセス条件を固定しておいて、サセプタとアースの間の高周波インピーダンスだけを変化させることにより、酸化膜中の窒素濃度プロファイルのピーク位置を酸窒化膜の深さ方向に対して1nm(10Å)以下で制御することができることが分かる。この様にすると、前記被処理基板と酸窒化膜との界面の窒素濃度が1%以下にすることができ、より高い絶縁膜としてのリーク電流防止効果を保ちながら、半導体素子のモビリティを高く維持することができる。
【0026】
【発明の効果】
以上述べたように、本発明によれば、形成される酸窒化膜中の窒素濃度ピークの酸窒化膜表面からの深さ位置を制御することができたので、前記被処理基板と酸窒化膜との界面の窒素濃度が1%以下にすることができ、より高い絶縁膜としてのリーク電流防止効果を保ちながら、半導体素子のモビリティを高く維持することができるのである。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の製造方法を示す側面図である。
【図2】本発明の実施形態に係る半導体装置の製造方法に用いたMMT装置を示す
断面図である。
【図3】本発明の酸窒化膜中の窒素濃度プロファイルの深さ方向ピーク位置とサセプタ電位振幅との相関図である。
10 半導体基板
14 酸化膜
20 酸窒化膜
24 MMT装置
26 処理室
28 真空容器
46 基板支持体(サセプタ)
50 筒状電極
58 磁力線形成手段
64 高周波回路

Claims (6)

  1. 被処理基板に形成された酸化膜をプラズマ活性化された窒素活性種で窒化処理して酸窒化膜を形成するに際し、前記酸窒化膜中の窒素濃度ピークにおける酸窒化膜表面からの深さ位置を制御する半導体装置の製造方法。
  2. 前記酸窒化膜の形成においては、処理室と、該処理室内で被処理基板を支持する基板支持体と、前記処理室周囲に配置された筒状電極及び磁力線形成手段とを有するプラズマ処理装置を用い、前記基板支持体の高周波インピーダンスを変化させて、前記酸窒化膜中の窒素濃度ピークにおける酸窒化膜表面からの深さ位置を制御する請求項1の半導体装置の製造方法。
  3. 前記窒素濃度ピークは酸窒化膜表面から深さ10Å以内に位置するようにする請求項1または2の半導体装置の製造方法。
  4. 前記被処理基板と酸窒化膜との界面の窒素濃度が1%以下になるように前記高周波インピーダンスを変化する請求項1乃至3いずれかの半導体装置の製造方法。
  5. 窒素濃度のピークを5〜15%とした請求項1乃至4いずれかの半導体装置の製造方法。
  6. 処理室と、該処理室内で表面が酸化された被処理基板を支持する基板支持体と、前記処理室周囲に配置された筒状電極と、該筒状電極に高周波電力を供給する高周波電源と、処理室内に磁力線を形成する磁力線形成手段と、窒素元素を含むガスを前記処理室内へ供給するガス供給部と、前記処理室内を排気する排気部とを有し、
    前記窒素元素を含むガスを前記ガス供給部から前記処理室へ供給、および前記排気部から処理室内雰囲気を排気しつつ、前記筒状電極に高周波電力を供給して得られる電界と磁力線形成手段により得られる磁界とにより前記処理室内にプラズマを発生させることにより窒素活性種を得て、該窒素活性種により前記被処理基板を窒化処理して酸窒化膜を形成する半導体製造装置であって、
    前記基板支持体の高周波インピーダンスを制御して、前記酸窒化膜中の窒素濃度ピークにおける酸窒化膜表面からの深さ位置を制御するインピーダンス制御部を具備した半導体製造装置。
JP2003053700A 2003-02-28 2003-02-28 半導体装置の製造方法及び半導体製造装置 Pending JP2004266040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003053700A JP2004266040A (ja) 2003-02-28 2003-02-28 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003053700A JP2004266040A (ja) 2003-02-28 2003-02-28 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2004266040A true JP2004266040A (ja) 2004-09-24
JP2004266040A5 JP2004266040A5 (ja) 2006-04-06

Family

ID=33118238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003053700A Pending JP2004266040A (ja) 2003-02-28 2003-02-28 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2004266040A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077718A1 (ja) * 2006-01-06 2007-07-12 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
JP2013149741A (ja) * 2012-01-18 2013-08-01 Canon Inc 光電変換装置および撮像システム、光電変換装置の製造方法
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Joled 薄膜トランジスタ素子とその製造方法及び表示装置
JP2017118121A (ja) * 2017-01-23 2017-06-29 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077718A1 (ja) * 2006-01-06 2007-07-12 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
US8133820B2 (en) 2006-01-06 2012-03-13 Hitachi Kokusai Electric Inc. Substrate processing method and substrate processing apparatus
JP2013149741A (ja) * 2012-01-18 2013-08-01 Canon Inc 光電変換装置および撮像システム、光電変換装置の製造方法
US9412773B2 (en) 2012-01-18 2016-08-09 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus
US10103186B2 (en) 2012-01-18 2018-10-16 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Joled 薄膜トランジスタ素子とその製造方法及び表示装置
JP2017118121A (ja) * 2017-01-23 2017-06-29 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法

Similar Documents

Publication Publication Date Title
US4762728A (en) Low temperature plasma nitridation process and applications of nitride films formed thereby
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
JP4850871B2 (ja) 絶縁膜の形成方法
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
US20070235421A1 (en) Substrate treating method and production method for semiconductor device
JP2004022902A (ja) 半導体装置の製造方法
TWI261879B (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP2013165254A (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
KR20040084749A (ko) 플라즈마 표면처리장치 및 플라즈마 표면처리방법
KR101080116B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
JPWO2003098678A1 (ja) 基板処理方法
TWI243422B (en) Semiconductor device producing method and semiconductor producing device
JP2004266040A (ja) 半導体装置の製造方法及び半導体製造装置
KR100829335B1 (ko) 반도체 장치의 제조 방법
US20070298622A1 (en) Producing Method of Semiconductor Device
JP2003282567A (ja) 半導体装置の製造方法及び半導体装置
JP2008060412A (ja) 半導体デバイスの製造方法
JP2009224772A (ja) 半導体デバイスの製造方法及び半導体デバイス製造装置及び半導体デバイス製造システム
JP2011023730A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2004047948A (ja) 半導体装置の製造方法及び半導体製造装置
JP2008311460A (ja) 半導体装置の製造方法
JP3823798B2 (ja) 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びp形半導体素子の形成方法
JPWO2004049423A1 (ja) 半導体装置の製造方法
JP2005045028A (ja) 半導体装置の製造方法
JP2007288069A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306