JPWO2004049423A1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2004049423A1 JPWO2004049423A1 JP2004555034A JP2004555034A JPWO2004049423A1 JP WO2004049423 A1 JPWO2004049423 A1 JP WO2004049423A1 JP 2004555034 A JP2004555034 A JP 2004555034A JP 2004555034 A JP2004555034 A JP 2004555034A JP WO2004049423 A1 JPWO2004049423 A1 JP WO2004049423A1
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- electrode
- plasma
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を窒化処理することで、膜厚が３０Å以上のキャパシタ絶縁膜としての窒化膜を形成する半導体装置の製造方法が開示されている。
Description
本発明は、半導体装置の製造方法に関し、特に、プラズマ処理を用いた半導体装置（半導体デバイス）、例えばＤＲＡＭ（ダイナミックランダムアクセスメモリ）、或はメモリ混載のシステムＬＳＩの製造方法に関するものである。
従来の半導体装置（半導体デバイス）、例えばＤＲＡＭ（ダイナミックランダムアクセスメモリ）、或はメモリ混載のシステムＬＳＩにおけるメモリセルに使用されている半導体キャパシタ絶縁膜は、減圧気相成長（減圧ＣＶＤ）法を用いて形成した窒化膜により形成されているが、この減圧気相成長（減圧ＣＶＤ）法による窒化膜は、ピンホールなどの膜質の問題があり、ますます進歩する半導体装置の微細化に適していない。また、この減圧気相成長（減圧ＣＶＤ）法では、絶縁膜形成温度が高くなってしまい、半導体装置の特性に大きな影響を与えるので、半導体装置の熱履歴管理の観点からも問題があり、キャパシタ絶縁膜形成温度の低温化が強く求められるようになってきている。
近年、これらの問題を解決するために、Ｔａ２Ｏ５等の高誘電率材料をキャパシタ絶縁膜として採用する場合もある（日本国公開特許公報 特開２００２−１２４６５０号公報および日本国公開特許公報 特開平４−２２３３６６号公報参照）。
しかしながら、Ｔａ２Ｏ５等の高誘電率材料においてはステップカバレッジに問題があり、トレンチの上部と下部の膜厚差が大きくなるので、半導体装置の微細化に限界を生じ、特に、微細化されたトレンチ形状部表面にＴａ２Ｏ５等の高誘電率材料を成膜するのが困難になってきている。
従って、本発明の主な目的は、低温でステップカバレッジの優れたキャパシタ絶縁膜が形成でき、特に、トレンチ形状表面の処理においてもステップカバレッジに優れたキャパシタ絶縁膜が形成でき、半導体装置の微細化に適した半導体装置の製造方法を提供することにある。
近年、これらの問題を解決するために、Ｔａ２Ｏ５等の高誘電率材料をキャパシタ絶縁膜として採用する場合もある（日本国公開特許公報 特開２００２−１２４６５０号公報および日本国公開特許公報 特開平４−２２３３６６号公報参照）。
しかしながら、Ｔａ２Ｏ５等の高誘電率材料においてはステップカバレッジに問題があり、トレンチの上部と下部の膜厚差が大きくなるので、半導体装置の微細化に限界を生じ、特に、微細化されたトレンチ形状部表面にＴａ２Ｏ５等の高誘電率材料を成膜するのが困難になってきている。
従って、本発明の主な目的は、低温でステップカバレッジの優れたキャパシタ絶縁膜が形成でき、特に、トレンチ形状表面の処理においてもステップカバレッジに優れたキャパシタ絶縁膜が形成でき、半導体装置の微細化に適した半導体装置の製造方法を提供することにある。
本発明の第１の態様によれば、
窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を窒化処理することで、膜厚が３０Å以上のキャパシタ絶縁膜としての窒化膜を形成する半導体装置の製造方法が提供される。
本発明の第２の態様によれば、
酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を酸化処理し、次に窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記酸化処理された電極を窒化処理することで、前記電極表面に酸化膜、酸窒化膜および窒化膜を形成し、少なくとも酸窒化膜および窒化膜の合計膜厚が３０Å以上となるように形成してキャパシタ絶縁膜を形成する半導体装置の製造方法が提供される。
窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を窒化処理することで、膜厚が３０Å以上のキャパシタ絶縁膜としての窒化膜を形成する半導体装置の製造方法が提供される。
本発明の第２の態様によれば、
酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を酸化処理し、次に窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記酸化処理された電極を窒化処理することで、前記電極表面に酸化膜、酸窒化膜および窒化膜を形成し、少なくとも酸窒化膜および窒化膜の合計膜厚が３０Å以上となるように形成してキャパシタ絶縁膜を形成する半導体装置の製造方法が提供される。
図１Ａ、１Ｂ、１Ｃは、本発明の好ましい実施の形態の半導体装置の製造方法で製造された半導体装置を示す概略縦断面図である。
図２は、本発明の好ましい実施の形態の半導体装置の製造方法を実施するための変形マグネトロンプラズマ処理装置（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ以下、ＭＭＴ装置という。）を示す概略縦断面図である。
図３は、本発明の好ましい実施の形態の半導体装置の製造方法に用いるＭＭＴ装置の高周波回路を説明するための回路図である。
図４は、本発明の好ましい実施の形態の半導体装置の製造方法を実施して得られたシリコン窒化膜厚と処理時間との関係を示す図である。
発明を実施するための好ましい形態
本発明の好ましい形態によれば、
窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を窒化処理することで、膜厚が３０Å以上のキャパシタ絶縁膜としての窒化膜を形成する半導体装置の製造方法が提供される。
このように、プラズマ処理により窒化膜を形成すると、処理温度が低温となり、ステップカバレッジが改善され、半導体装置のパターン形状がどのような場合にも膜厚均一性がよくなる。また、窒化膜の膜厚を３０Å以上とすることによってキャパシタ絶縁膜のリーク電流やチャージアップといった電気特性を満足することができるようになる。その結果、半導体ＤＲＡＭの消費電力を小さくでき、携帯電話などの場合にはバッテリの寿命をより長くすることができる。
好ましくは、酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記窒化膜表面を酸化してキャパシタ絶縁膜を形成する。このようにすることにより、更に好適にキャパシタ絶縁膜を形成することができる。
本発明の他の好ましい形態によれば、
酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を酸化処理し、次に窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記酸化処理された電極を窒化処理することで、前記電極表面に酸化膜、酸窒化膜および窒化膜を形成し、少なくとも酸窒化膜および窒化膜の合計膜厚が３０Å以上となるように形成してキャパシタ絶縁膜を形成する半導体装置の製造方法が提供される。このようにすることによって、更に好適にキャパシタ絶縁膜を形成することができる。
この場合に、好ましくは、酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を酸化処理し、次に窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記酸化処理された電極を窒化処理することで、前記電極表面に酸化膜および窒化膜を形成し、少なくとも酸窒化膜および窒化膜の合計膜厚が３０Å以上の窒化膜とを形成してキャパシタ絶縁膜を形成する。
なお、上記各プラズマ処理は、好ましくは、基板を処理する処理室と、処理室内で基板を支持する基板支持体と、処理室周辺に配置された電極、好ましくは筒状電極と、磁力線形成手段とを備える基板処理装置によって行われる。
次に、本発明の好ましい実施の形態を図面を参照して更に詳細に説明する。
図１Ａ、１Ｂ、１Ｃにおいて、本発明の好ましい実施形態の半導体装置の製造方法により製造された半導体装置の概略部分断面図が示されている。
まず図１Ａに示す半導体装置では、半導体シリコンウエハに、ドープトポリシリコン膜またはドープされたベアシリコン領域が形成されたトレンチを形成して、トレンチ形状のドープトポリシリコン下電極またはドープされたベアシリコン電極である半導体装置の電極１を形成する。
その後、電極１表面をプラズマ処理により窒化させる。即ち、窒素元素をその化学式中に含むガス、例えば窒素ガスをプラズマ放電することにより活性化した活性種を使用して電極１を窒化する。この窒化処理により窒化膜（ＳｉＮ膜）２が形成される。この窒化膜２の膜厚を３０Å以上にすると、半導体装置のキャパシタ絶縁膜としての電気特性を満足させることができる。特に電気容量を増大させるのに効果がある。そして、次にドープトポリシリコン膜を用いて上電極３を形成し、半導体装置を形成していく。
図１Ｂに示す半導体装置では、図１Ａに示した半導体装置の窒化膜２表面を、さらに酸素元素をその化学式中に含むガス、例えば酸素ガスをプラズマ放電することにより活性化した活性種を使用して酸化する。このように例えば３５Å〜４０Åの窒化膜を酸化すると、表面がほぼ酸化膜（ＳｉＯ２膜）であってこの酸化膜よりも深いところでは酸窒化膜（ＳｉＯＮ膜）となってこの酸窒化膜中で酸素濃度が深さ方向で除々に減っており、この酸化膜と酸窒化膜が５〜１０Å形成され、前記酸窒化膜よりもさらに深いところでは窒化膜（ＳｉＮ膜）となり、およそ３０Å形成されている。窒化膜は電気容量を増大させる特性を示し、酸化膜はリーク電流を低減する特性を示し、酸窒化膜は窒化膜と酸化膜の中間的な特性を示し、この酸窒化膜では酸素濃度が大きくなれば酸化膜の特性に近づき、窒素濃度が大きくなれば窒化膜の特性に近づく。本実施例では、窒化膜を主体的に形成してから酸化量を調整しながら酸化処理しているので、電気容量を増大させる目的の半導体装置を製造する場合に適している。ここで、酸化濃度とは、酸窒化膜中の単位体積当りの酸素原子数を酸窒化膜の単位体積当りの総原子数（シリコン、酸素、窒素全ての原子数のことであり、６．６×１０２２）で割った値のことである。また、窒素濃度とは酸窒化膜中の単位体積当りの窒素原子数を酸窒化膜の単位体積当りの総原子数（シリコン、酸素、窒素全ての原子数のことであり、６．６×１０２２）で割った値のことである。そして、次にドープトポリシリコン膜を用いて上電極３を形成し、半導体装置を形成していく。
図１Ｃに示す半導体装置では、半導体シリコンウエハに、ドープトポリシリコン膜またはドープされたベアシリコン領域が形成されたトレンチを形成して、トレンチ形状のドープトポリシリコン下電極またはドープされたベアシリコン電極である半導体装置の電極１を形成する。
その後、電極１表面をプラズマ処理により酸化させ、次にプラズマ処理により窒化させる。即ち、酸素元素をその化学式中に含むガス、例えば酸素ガスをプラズマ放電することにより活性化した活性種を使用して半導体装置の電極１を酸化する。次に、窒素元素をその化学式中に含むガス、例えば窒素ガスをプラズマ放電することにより活性化した化学種を使用して、酸化された電極１表面を窒化し、このように例えば３５Å〜４０Åの酸化膜を窒化すると、表面からおよそ５〜１０Åまでは窒化膜（ＳｉＮ膜）となり、この窒化膜よりも深いところでは酸窒化膜（ＳｉＯＮ膜）となってこの酸窒化膜中で窒素濃度が深さ方向で徐々に減っており、この酸窒化膜がおよそ２０〜２５Å形成されており、これら窒化膜と酸窒化膜の合計膜厚を少なくとも３０Å以上とし、さらにこの酸窒化膜よりもさらに深いところでは、酸化膜（ＳｉＯ２膜）がおよそ５〜１０Å形成されている。本実施例では、酸化膜を主体的に形成してから窒化量を調整しながら窒化処理しているので、リーク電流を低減させる目的の半導体装置を製造する場合に適している。そして、次にドープトポリシリコン膜を用いて上電極３を形成し、半導体装置を形成していく。
図２には、上記図１Ａ〜図１Ｃに示す半導体装置を製造するのに用いた変形マグネロトン型プラズマ処理装置（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ（ＭＭＴ装置）２４が示されている。ＭＭＴ装置２４は、処理室２６を構成する真空容器２８を有する。この真空容器２８は、上部容器３０と下部容器３２とが上下に接合されて構成されている。上部容器３０は、アルミナ、石英等のセラミックからなる。下部容器３２はアルミニウム等の金属製であり、接地されている。上部容器３０の周囲はカバー３４に覆われている。また、上部容器３０はドーム状の天井部を有する円筒形であり、この天井部には、上蓋部３６とシャワー板部３８とが形成され、この上蓋部３６とシャワー板部３８との間に拡散室４０が構成されている。上蓋部３６はアルミニウム等の金属製であり、接地されている。シャワー板部３８は石英やアルミナ等の誘電体製である。また、上蓋部３６には処理ガスを導入する導入口４２が形成され、シャワー板部３８には、多数のノズル４４が形成されており、導入口４２から導入された例えば２種の処理ガスは、拡散室４０で混合・拡散され、シャワー板３８のノズル４４から処理室２６に供給されるようになっている。
処理室２６には、基板Ｗを支持する基板支持体であるサセプタ４６が配置されている。このサセプタ４６には、基板Ｗを加熱するためのヒータが設けられている。また、下部容器３２には、排気口４８が設けられ、この排気口４８から処理室２６内の処理ガスが排気されるようになっている。
筒状電極５０は、処理室２６の周囲、即ち、上部容器３０の外周に上部容器３０とは２ｍｍ程度の微小な間隔を隔てて配置されている。この筒状電極５０は、整合器５２を介して高周波電源５４に接続されている。この高周波電源５４は、例えば１３．５６ＭＨｚの周波数を持つ高周波電力を発生し、制御装置５６からの制御信号に応じて電力の大きさが調整される。また、磁力線形成手段５８は、例えばリング状に形成された２つの永久磁石６０，６２から構成され、処理室２６の周囲に配置されている。この２つの永久磁石６０，６２は、径方向で互いに逆向きに着磁されており、処理室２６内には一方の永久磁石６０から中心方向に延び、他方の永久磁石６２に戻る磁力線が形成される。
前述したサセプタ４６には、高周波回路（インピーダンス可変回路）６４が接続されている。この高周波回路６４は、前述した制御装置５６からの制御信号に応じてサセプタインピーダンスを調整できるようにしてある。
高周波回路６４は、コイルとコンデンサが直列または並列に配置された回路であり、コイルのインダクタンスやコンデンサの容量を制御することによって、高周波回路６４のインピーダンスを調整でき、それによって、サセプタ４６を介して基板Ｗの電位を制御できるようになっている。
図３に、上述した高周波回路６４の内部回路を示す。回路は、電源を含まず、受動素子のみから構成されている。具体的には、コイル１２１とコンデンサ１２３が直列接続してある。コイル１２１にはインダクタンスを可変できるようにターミナル１２２を数箇所設けてある。目的のインダクタンスの値が得られるように、ターミナル１２２を任意に短絡してコイルのパターン数を制御する。コンデンサ１２３には自己の静電容量をリニアに可変可能な可変コンデンサを使用している。このコイル１２１とコンデンサ１２３のうち少なくとも一方を調整し、高周波回路６４を希望のインピーダンス値に調整して、基板Ｗの電位を制御できるようになっている。なお、このように、可変コイルまたは可変コンデンサの少なくとも一方を調整することにより高周波回路６４のインピーダンスを変更することができるが、固定のコイルと固定コンデンサを使用する場合であってもインピーダンスの異なる２つ以上の回路を切替えてもよいことは勿論である。
本発明の好ましい実施の形態に使用するＭＭＴ装置２４では、永久磁石６０、６２の磁界の影響を受けてマグネトロン放電が発生し、基板Ｗの上方空間に電荷をトラップして高密度プラズマが生成される。そして、生成された高密度プラズマにより、サセプタ４６上の基板Ｗの表面にプラズマ酸化処理又はプラズマ窒化処理が施される。なお、表面処理の開始および終了は高周波電力の印加および停止によって行なわれる。
基板Ｗの表面又は下地膜表面を酸化処理又は窒化処理する際に、サセプタ４６と接地間に介設した高周波回路６４を、予め所望のインピーダンス値に制御しておく。高周波回路６４を所望のインピーダンス値に調整すると、それにより基板Ｗの電位が制御されて、所望の膜厚及び面内膜厚均一性をもつ酸化処理膜又は窒化処理膜が形成できる。
高周波電力の出力値制御やバイアス電力供給制御を行う平行平板電極型プラズマ装置では、上述したようなＭＭＴ装置によるインピーダンス制御による膜厚制御はできない。原理的には、平行平板電極型プラズマ装置でも、サセプタ電圧を上げていけば、３ｎｍ以上の酸化膜もしくは窒化膜を形成することは可能である。しかし、平行平板電極型プラズマ装置では、放電用電圧とサセプタ電圧とは独立に制御できないので、サセプタ電圧を上げると強い電界が基板にかかるので、プラズマダメージにより膜質が悪く、膜厚均一性も悪くなる。
これに対し、本実施の形態のＭＭＴ装置では、筒状の放電電極５０に高周波が印加されると、放電電極５０と接地されている上蓋部３６、接地されている高周波回路６４に接続されたサセプタ４６、及び接地された下容器３２との間で電界が生じ放電が起き、プラズマが発生する。そして発生したプラズマは磁力線に沿って拡散し、基板Ｗ表面全体に広がる。また、筒状の放電電極表面において、高いエネルギーの電子は強い磁力線にトラップされることにより低い圧力でも効率よく高密度のプラズマを生成することが可能であるので、基板Ｗ表面に高密度のプラズマを均一に作ることができる。このように、放電用電極により電界をかけ、更に磁力線による電荷のトラップを行うことにより、平行平板電極型プラズマ装置に比べて、プラズマ密度を上げている。さらに、サセプタ４６に接続されている高周波回路６４のコイルのインダクタンス或いはコンデンサのキャパシタンスを可変することにより、高周波回路６４の高周波インピーダンスを制御して、基板Ｗの電位を制御可能であり、基板Ｗへのプラズマ入射エネルギーを制御することが出来る。このように、プラズマを生成する放電用電極の電圧ではなく、プラズマ生成とは独立に制御することができるサセプタ電位を制御してプラズマ入射エネルギーを制御しているので、基板にプラズマダメージがなく、成膜される膜質も良好に維持できる。
上述したように、本実施の形態のＭＭＴ装置は、他のプラズマ装置と比較すると、基板に入射するイオンのエネルギーを制御可能であり、基板に対するプラズマダメージが少ない。
次にＭＭＴ装置２４の操作について説明する。まず基板Ｗとしての半導体ウエハをサセプタ４６に載置し、真空容器２８内のガスを排気口４８から排気して真空容器２８内を真空状態にする。次に基板Ｗの温度を例えば室温から４００℃の温度範囲で、基板Ｗの処理条件に適した温度となるようにサセプタ４６に設けられたヒータ（図示せず）により基板Ｗの温度を調整する。次に処理ガスを導入口４２から導入する。この導入口４２から導入された処理ガスは、拡散室４０で拡散され、シャワー板部３８のノズル４４から処理室２６に供給される。同時に高周波電源５４から高周波電力を筒状電極５０に供給する。すると、筒状電極５０と接地されている上蓋部３６、接地されている高周波回路６４に接続されたサセプタ４６、及び接地された下容器３２との間で電界が生じ放電が起き、プラズマが形成される。また、処理室２６においては、磁力線形成手段５８により磁力線が形成され、この磁力線により処理室２６中央までプラズマ放電が広がり、高周波回路６４の調整によりインピーダンスを調整することにより、サセプタ４６（基板Ｗ）の電位を調整し、それによって、基板Ｗへのプラズマ処理量を調整して基板Ｗを処理される。所定時間経過後、高周波電源５４からの高周波電力の供給を停止し、真空容器２８内のガスを排気口４８から排気し、サセプタ４６上の基板Ｗを処理室２６から取り出して処理を終了する。
前述した、図１Ａ、図１Ｂ、図１Ｃのいずれかに示した半導体装置を製造する場合には、基板Ｗとしての半導体シリコンウエハが処理されることにより、この基板Ｗに半導体装置が形成される。キャパシタ絶縁膜の処理においては、図２に示すＭＭＴ装置を用い真空容器２８内の圧力を所定圧力に制御し、基板Ｗの温度を室温から４００℃の温度範囲で制御し、窒素或は酸素は流量制御されて導入口４２より処理室２６へ導入されていき、筒状電極５０へ供給される高周波電力の周波数や電力量を調整し、磁力線形成手段５８の磁力強度を設定し、サセプタ４６の電位を制御すること等により処理条件が設定される。
標準的なプロセス条件は、窒化処理の場合は、温度：０〜４００℃、圧力：２〜３０Ｐａ、処理ガス：Ｎ２、流量：１００〜５００ｓｃｃｍ、ＲＦパワー：８００〜１５００Ｗ、Ｖｐｐ：２５０〜８００Ｖであり、酸化処理の場合は、温度：０〜４００℃、圧力：２〜３０Ｐａ、処理ガス：Ｏ２、流量：１００〜５００ｓｃｃｍ、ＲＦパワー５００〜１５００Ｗ、Ｖｐｐ：２５０〜８００Ｖである。ここで、Ｖｐｐとは基板を載せるサセプタ電位の最大値と最小値の差を指す。
これらのプロセス条件によって、窒化膜、酸化膜、及び酸窒化膜は限界膜厚（膜厚のセルフリミット）が決まり、処理時間を延ばしてもその限界膜厚よりも処理が進行することはなく、従って限界膜厚となるよう処理時間を調整すれば、パターン依存性がなくなり、基板表面形状によらず基板表面全体にわたって均一な膜厚にすることができる。特に、半導体装置の微細化が進んだ場合、半導体装置の電極がトレンチ形状であったとしてもトレンチの底部５や側部６もそれぞれ均一な膜厚に処理することができる。
ＭＭＴ装置２４を使用して、シリコン基板表面に形成した窒化膜の膜厚の処理時間依存性を図４に示す。処理条件が、放電電力１０００Ｗ，圧力３０Ｐａの場合と、放電電力２５０Ｗ，圧力３０Ｐａの場合と、放電電力２５０Ｗ，圧力８０Ｐａの場合とを示している。処理温度が室温で、面内均一性を±２％以下に維持しながらシリコン表面を１０〜５０Åの範囲で窒化処理することができる。また、プロセス条件により窒化される膜厚のセルフリミットがあるので、パターン依存性なく表面窒化することが可能であることを示している。
このように、ＭＭＴ装置２４を使用すると、Ｔａ２Ｏ５のＣＶＤ膜等と比較して、より微細化され高いアスペクト比のパターンにも対してもより均一な膜厚の膜を形成でき、また、例えば窒化処理を行う場合には、窒化膜の厚膜化が図れる。
例えば、Ｔａ２Ｏ５のＣＶＤ膜の場合には、深さ／幅の比が２０倍以上超えると対応困難であるが、ＭＭＴ装置２４を使用すると、より大きいアスペクト比にも対応でき、例えば、幅が０．１４μｍ以下、深さが７μｍ以上とトレンチや、アスペクト比が約１００以上のトレンチにも対応可能である。
なお、例えば、図１Ｃの半導体装置を製造するには、基板支持体（サセプタ）４６の高周波インピーダンスを切り替えまたは調整することにより、基板Ｗを酸化処理する第１のプロセスと、この第１のプロセスにより形成された酸化膜を窒素ガスをプラズマで活性化した活性種により窒化処理する第２のプロセスとを、連続して行うようにすることが好ましい。
第１のプロセスは、酸素のみでも可能であるが、大量のクリプトンと少量の酸素を前記処理室に導入して行うことが好ましい。この第１のプロセスにおいては、良質な酸化膜を形成する必要があり、そのために酸素の単原子ラジカルのみを生成するように、酸素ラジカルと同等のエネルギバンドを第一励起に持つＫｒガスを少量の酸素と共に大量に入れてプラズマを発生させ、酸素ラジカルで例えばシリコンからなる基板を酸化する。そのためには、筒状電極及び磁力線形成手段により生成されるプラズマと基板支持体との電位の位相を合わせるように、基板支持体の高周波インピーダンスを調整する。これにより、基板支持体上の被処理基板へのイオンの進入を極力防止し、プラズマ中に多量にある酸素ラジカルで酸化することができる。
一方、第２のプロセスにおいては、窒化を行う場合、窒素の励起エネルギは低いものの、窒素原子を酸化膜中にＳｉＯＮとなるように取り込むには、Ｎ２を完全に解離させなくてはならない。この解離のための活性化エネルギは非常に高いものである。そのため、第１のプロセスとは逆にプラズマと基板支持体との電位の位相を反転させてプラズマと基板支持体とが共鳴するように、基板支持体の高周波インピーダンスを調整し、酸化膜へのイオン入射を最大にする。
第２のプロセスにおいては、処理ガスに、更にＨｅガスを加えて処理することが好ましい。Ｈｅガスを入れると、Ｈｅの解離エネルギは非常に高く、窒素との混合ガスにすることで、Ｎ２の励起よりも高い状態に持っていき、窒素の単原子化をアシストすることができる。
図２は、本発明の好ましい実施の形態の半導体装置の製造方法を実施するための変形マグネトロンプラズマ処理装置（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ以下、ＭＭＴ装置という。）を示す概略縦断面図である。
図３は、本発明の好ましい実施の形態の半導体装置の製造方法に用いるＭＭＴ装置の高周波回路を説明するための回路図である。
図４は、本発明の好ましい実施の形態の半導体装置の製造方法を実施して得られたシリコン窒化膜厚と処理時間との関係を示す図である。
発明を実施するための好ましい形態
本発明の好ましい形態によれば、
窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を窒化処理することで、膜厚が３０Å以上のキャパシタ絶縁膜としての窒化膜を形成する半導体装置の製造方法が提供される。
このように、プラズマ処理により窒化膜を形成すると、処理温度が低温となり、ステップカバレッジが改善され、半導体装置のパターン形状がどのような場合にも膜厚均一性がよくなる。また、窒化膜の膜厚を３０Å以上とすることによってキャパシタ絶縁膜のリーク電流やチャージアップといった電気特性を満足することができるようになる。その結果、半導体ＤＲＡＭの消費電力を小さくでき、携帯電話などの場合にはバッテリの寿命をより長くすることができる。
好ましくは、酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記窒化膜表面を酸化してキャパシタ絶縁膜を形成する。このようにすることにより、更に好適にキャパシタ絶縁膜を形成することができる。
本発明の他の好ましい形態によれば、
酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を酸化処理し、次に窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記酸化処理された電極を窒化処理することで、前記電極表面に酸化膜、酸窒化膜および窒化膜を形成し、少なくとも酸窒化膜および窒化膜の合計膜厚が３０Å以上となるように形成してキャパシタ絶縁膜を形成する半導体装置の製造方法が提供される。このようにすることによって、更に好適にキャパシタ絶縁膜を形成することができる。
この場合に、好ましくは、酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を酸化処理し、次に窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記酸化処理された電極を窒化処理することで、前記電極表面に酸化膜および窒化膜を形成し、少なくとも酸窒化膜および窒化膜の合計膜厚が３０Å以上の窒化膜とを形成してキャパシタ絶縁膜を形成する。
なお、上記各プラズマ処理は、好ましくは、基板を処理する処理室と、処理室内で基板を支持する基板支持体と、処理室周辺に配置された電極、好ましくは筒状電極と、磁力線形成手段とを備える基板処理装置によって行われる。
次に、本発明の好ましい実施の形態を図面を参照して更に詳細に説明する。
図１Ａ、１Ｂ、１Ｃにおいて、本発明の好ましい実施形態の半導体装置の製造方法により製造された半導体装置の概略部分断面図が示されている。
まず図１Ａに示す半導体装置では、半導体シリコンウエハに、ドープトポリシリコン膜またはドープされたベアシリコン領域が形成されたトレンチを形成して、トレンチ形状のドープトポリシリコン下電極またはドープされたベアシリコン電極である半導体装置の電極１を形成する。
その後、電極１表面をプラズマ処理により窒化させる。即ち、窒素元素をその化学式中に含むガス、例えば窒素ガスをプラズマ放電することにより活性化した活性種を使用して電極１を窒化する。この窒化処理により窒化膜（ＳｉＮ膜）２が形成される。この窒化膜２の膜厚を３０Å以上にすると、半導体装置のキャパシタ絶縁膜としての電気特性を満足させることができる。特に電気容量を増大させるのに効果がある。そして、次にドープトポリシリコン膜を用いて上電極３を形成し、半導体装置を形成していく。
図１Ｂに示す半導体装置では、図１Ａに示した半導体装置の窒化膜２表面を、さらに酸素元素をその化学式中に含むガス、例えば酸素ガスをプラズマ放電することにより活性化した活性種を使用して酸化する。このように例えば３５Å〜４０Åの窒化膜を酸化すると、表面がほぼ酸化膜（ＳｉＯ２膜）であってこの酸化膜よりも深いところでは酸窒化膜（ＳｉＯＮ膜）となってこの酸窒化膜中で酸素濃度が深さ方向で除々に減っており、この酸化膜と酸窒化膜が５〜１０Å形成され、前記酸窒化膜よりもさらに深いところでは窒化膜（ＳｉＮ膜）となり、およそ３０Å形成されている。窒化膜は電気容量を増大させる特性を示し、酸化膜はリーク電流を低減する特性を示し、酸窒化膜は窒化膜と酸化膜の中間的な特性を示し、この酸窒化膜では酸素濃度が大きくなれば酸化膜の特性に近づき、窒素濃度が大きくなれば窒化膜の特性に近づく。本実施例では、窒化膜を主体的に形成してから酸化量を調整しながら酸化処理しているので、電気容量を増大させる目的の半導体装置を製造する場合に適している。ここで、酸化濃度とは、酸窒化膜中の単位体積当りの酸素原子数を酸窒化膜の単位体積当りの総原子数（シリコン、酸素、窒素全ての原子数のことであり、６．６×１０２２）で割った値のことである。また、窒素濃度とは酸窒化膜中の単位体積当りの窒素原子数を酸窒化膜の単位体積当りの総原子数（シリコン、酸素、窒素全ての原子数のことであり、６．６×１０２２）で割った値のことである。そして、次にドープトポリシリコン膜を用いて上電極３を形成し、半導体装置を形成していく。
図１Ｃに示す半導体装置では、半導体シリコンウエハに、ドープトポリシリコン膜またはドープされたベアシリコン領域が形成されたトレンチを形成して、トレンチ形状のドープトポリシリコン下電極またはドープされたベアシリコン電極である半導体装置の電極１を形成する。
その後、電極１表面をプラズマ処理により酸化させ、次にプラズマ処理により窒化させる。即ち、酸素元素をその化学式中に含むガス、例えば酸素ガスをプラズマ放電することにより活性化した活性種を使用して半導体装置の電極１を酸化する。次に、窒素元素をその化学式中に含むガス、例えば窒素ガスをプラズマ放電することにより活性化した化学種を使用して、酸化された電極１表面を窒化し、このように例えば３５Å〜４０Åの酸化膜を窒化すると、表面からおよそ５〜１０Åまでは窒化膜（ＳｉＮ膜）となり、この窒化膜よりも深いところでは酸窒化膜（ＳｉＯＮ膜）となってこの酸窒化膜中で窒素濃度が深さ方向で徐々に減っており、この酸窒化膜がおよそ２０〜２５Å形成されており、これら窒化膜と酸窒化膜の合計膜厚を少なくとも３０Å以上とし、さらにこの酸窒化膜よりもさらに深いところでは、酸化膜（ＳｉＯ２膜）がおよそ５〜１０Å形成されている。本実施例では、酸化膜を主体的に形成してから窒化量を調整しながら窒化処理しているので、リーク電流を低減させる目的の半導体装置を製造する場合に適している。そして、次にドープトポリシリコン膜を用いて上電極３を形成し、半導体装置を形成していく。
図２には、上記図１Ａ〜図１Ｃに示す半導体装置を製造するのに用いた変形マグネロトン型プラズマ処理装置（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ（ＭＭＴ装置）２４が示されている。ＭＭＴ装置２４は、処理室２６を構成する真空容器２８を有する。この真空容器２８は、上部容器３０と下部容器３２とが上下に接合されて構成されている。上部容器３０は、アルミナ、石英等のセラミックからなる。下部容器３２はアルミニウム等の金属製であり、接地されている。上部容器３０の周囲はカバー３４に覆われている。また、上部容器３０はドーム状の天井部を有する円筒形であり、この天井部には、上蓋部３６とシャワー板部３８とが形成され、この上蓋部３６とシャワー板部３８との間に拡散室４０が構成されている。上蓋部３６はアルミニウム等の金属製であり、接地されている。シャワー板部３８は石英やアルミナ等の誘電体製である。また、上蓋部３６には処理ガスを導入する導入口４２が形成され、シャワー板部３８には、多数のノズル４４が形成されており、導入口４２から導入された例えば２種の処理ガスは、拡散室４０で混合・拡散され、シャワー板３８のノズル４４から処理室２６に供給されるようになっている。
処理室２６には、基板Ｗを支持する基板支持体であるサセプタ４６が配置されている。このサセプタ４６には、基板Ｗを加熱するためのヒータが設けられている。また、下部容器３２には、排気口４８が設けられ、この排気口４８から処理室２６内の処理ガスが排気されるようになっている。
筒状電極５０は、処理室２６の周囲、即ち、上部容器３０の外周に上部容器３０とは２ｍｍ程度の微小な間隔を隔てて配置されている。この筒状電極５０は、整合器５２を介して高周波電源５４に接続されている。この高周波電源５４は、例えば１３．５６ＭＨｚの周波数を持つ高周波電力を発生し、制御装置５６からの制御信号に応じて電力の大きさが調整される。また、磁力線形成手段５８は、例えばリング状に形成された２つの永久磁石６０，６２から構成され、処理室２６の周囲に配置されている。この２つの永久磁石６０，６２は、径方向で互いに逆向きに着磁されており、処理室２６内には一方の永久磁石６０から中心方向に延び、他方の永久磁石６２に戻る磁力線が形成される。
前述したサセプタ４６には、高周波回路（インピーダンス可変回路）６４が接続されている。この高周波回路６４は、前述した制御装置５６からの制御信号に応じてサセプタインピーダンスを調整できるようにしてある。
高周波回路６４は、コイルとコンデンサが直列または並列に配置された回路であり、コイルのインダクタンスやコンデンサの容量を制御することによって、高周波回路６４のインピーダンスを調整でき、それによって、サセプタ４６を介して基板Ｗの電位を制御できるようになっている。
図３に、上述した高周波回路６４の内部回路を示す。回路は、電源を含まず、受動素子のみから構成されている。具体的には、コイル１２１とコンデンサ１２３が直列接続してある。コイル１２１にはインダクタンスを可変できるようにターミナル１２２を数箇所設けてある。目的のインダクタンスの値が得られるように、ターミナル１２２を任意に短絡してコイルのパターン数を制御する。コンデンサ１２３には自己の静電容量をリニアに可変可能な可変コンデンサを使用している。このコイル１２１とコンデンサ１２３のうち少なくとも一方を調整し、高周波回路６４を希望のインピーダンス値に調整して、基板Ｗの電位を制御できるようになっている。なお、このように、可変コイルまたは可変コンデンサの少なくとも一方を調整することにより高周波回路６４のインピーダンスを変更することができるが、固定のコイルと固定コンデンサを使用する場合であってもインピーダンスの異なる２つ以上の回路を切替えてもよいことは勿論である。
本発明の好ましい実施の形態に使用するＭＭＴ装置２４では、永久磁石６０、６２の磁界の影響を受けてマグネトロン放電が発生し、基板Ｗの上方空間に電荷をトラップして高密度プラズマが生成される。そして、生成された高密度プラズマにより、サセプタ４６上の基板Ｗの表面にプラズマ酸化処理又はプラズマ窒化処理が施される。なお、表面処理の開始および終了は高周波電力の印加および停止によって行なわれる。
基板Ｗの表面又は下地膜表面を酸化処理又は窒化処理する際に、サセプタ４６と接地間に介設した高周波回路６４を、予め所望のインピーダンス値に制御しておく。高周波回路６４を所望のインピーダンス値に調整すると、それにより基板Ｗの電位が制御されて、所望の膜厚及び面内膜厚均一性をもつ酸化処理膜又は窒化処理膜が形成できる。
高周波電力の出力値制御やバイアス電力供給制御を行う平行平板電極型プラズマ装置では、上述したようなＭＭＴ装置によるインピーダンス制御による膜厚制御はできない。原理的には、平行平板電極型プラズマ装置でも、サセプタ電圧を上げていけば、３ｎｍ以上の酸化膜もしくは窒化膜を形成することは可能である。しかし、平行平板電極型プラズマ装置では、放電用電圧とサセプタ電圧とは独立に制御できないので、サセプタ電圧を上げると強い電界が基板にかかるので、プラズマダメージにより膜質が悪く、膜厚均一性も悪くなる。
これに対し、本実施の形態のＭＭＴ装置では、筒状の放電電極５０に高周波が印加されると、放電電極５０と接地されている上蓋部３６、接地されている高周波回路６４に接続されたサセプタ４６、及び接地された下容器３２との間で電界が生じ放電が起き、プラズマが発生する。そして発生したプラズマは磁力線に沿って拡散し、基板Ｗ表面全体に広がる。また、筒状の放電電極表面において、高いエネルギーの電子は強い磁力線にトラップされることにより低い圧力でも効率よく高密度のプラズマを生成することが可能であるので、基板Ｗ表面に高密度のプラズマを均一に作ることができる。このように、放電用電極により電界をかけ、更に磁力線による電荷のトラップを行うことにより、平行平板電極型プラズマ装置に比べて、プラズマ密度を上げている。さらに、サセプタ４６に接続されている高周波回路６４のコイルのインダクタンス或いはコンデンサのキャパシタンスを可変することにより、高周波回路６４の高周波インピーダンスを制御して、基板Ｗの電位を制御可能であり、基板Ｗへのプラズマ入射エネルギーを制御することが出来る。このように、プラズマを生成する放電用電極の電圧ではなく、プラズマ生成とは独立に制御することができるサセプタ電位を制御してプラズマ入射エネルギーを制御しているので、基板にプラズマダメージがなく、成膜される膜質も良好に維持できる。
上述したように、本実施の形態のＭＭＴ装置は、他のプラズマ装置と比較すると、基板に入射するイオンのエネルギーを制御可能であり、基板に対するプラズマダメージが少ない。
次にＭＭＴ装置２４の操作について説明する。まず基板Ｗとしての半導体ウエハをサセプタ４６に載置し、真空容器２８内のガスを排気口４８から排気して真空容器２８内を真空状態にする。次に基板Ｗの温度を例えば室温から４００℃の温度範囲で、基板Ｗの処理条件に適した温度となるようにサセプタ４６に設けられたヒータ（図示せず）により基板Ｗの温度を調整する。次に処理ガスを導入口４２から導入する。この導入口４２から導入された処理ガスは、拡散室４０で拡散され、シャワー板部３８のノズル４４から処理室２６に供給される。同時に高周波電源５４から高周波電力を筒状電極５０に供給する。すると、筒状電極５０と接地されている上蓋部３６、接地されている高周波回路６４に接続されたサセプタ４６、及び接地された下容器３２との間で電界が生じ放電が起き、プラズマが形成される。また、処理室２６においては、磁力線形成手段５８により磁力線が形成され、この磁力線により処理室２６中央までプラズマ放電が広がり、高周波回路６４の調整によりインピーダンスを調整することにより、サセプタ４６（基板Ｗ）の電位を調整し、それによって、基板Ｗへのプラズマ処理量を調整して基板Ｗを処理される。所定時間経過後、高周波電源５４からの高周波電力の供給を停止し、真空容器２８内のガスを排気口４８から排気し、サセプタ４６上の基板Ｗを処理室２６から取り出して処理を終了する。
前述した、図１Ａ、図１Ｂ、図１Ｃのいずれかに示した半導体装置を製造する場合には、基板Ｗとしての半導体シリコンウエハが処理されることにより、この基板Ｗに半導体装置が形成される。キャパシタ絶縁膜の処理においては、図２に示すＭＭＴ装置を用い真空容器２８内の圧力を所定圧力に制御し、基板Ｗの温度を室温から４００℃の温度範囲で制御し、窒素或は酸素は流量制御されて導入口４２より処理室２６へ導入されていき、筒状電極５０へ供給される高周波電力の周波数や電力量を調整し、磁力線形成手段５８の磁力強度を設定し、サセプタ４６の電位を制御すること等により処理条件が設定される。
標準的なプロセス条件は、窒化処理の場合は、温度：０〜４００℃、圧力：２〜３０Ｐａ、処理ガス：Ｎ２、流量：１００〜５００ｓｃｃｍ、ＲＦパワー：８００〜１５００Ｗ、Ｖｐｐ：２５０〜８００Ｖであり、酸化処理の場合は、温度：０〜４００℃、圧力：２〜３０Ｐａ、処理ガス：Ｏ２、流量：１００〜５００ｓｃｃｍ、ＲＦパワー５００〜１５００Ｗ、Ｖｐｐ：２５０〜８００Ｖである。ここで、Ｖｐｐとは基板を載せるサセプタ電位の最大値と最小値の差を指す。
これらのプロセス条件によって、窒化膜、酸化膜、及び酸窒化膜は限界膜厚（膜厚のセルフリミット）が決まり、処理時間を延ばしてもその限界膜厚よりも処理が進行することはなく、従って限界膜厚となるよう処理時間を調整すれば、パターン依存性がなくなり、基板表面形状によらず基板表面全体にわたって均一な膜厚にすることができる。特に、半導体装置の微細化が進んだ場合、半導体装置の電極がトレンチ形状であったとしてもトレンチの底部５や側部６もそれぞれ均一な膜厚に処理することができる。
ＭＭＴ装置２４を使用して、シリコン基板表面に形成した窒化膜の膜厚の処理時間依存性を図４に示す。処理条件が、放電電力１０００Ｗ，圧力３０Ｐａの場合と、放電電力２５０Ｗ，圧力３０Ｐａの場合と、放電電力２５０Ｗ，圧力８０Ｐａの場合とを示している。処理温度が室温で、面内均一性を±２％以下に維持しながらシリコン表面を１０〜５０Åの範囲で窒化処理することができる。また、プロセス条件により窒化される膜厚のセルフリミットがあるので、パターン依存性なく表面窒化することが可能であることを示している。
このように、ＭＭＴ装置２４を使用すると、Ｔａ２Ｏ５のＣＶＤ膜等と比較して、より微細化され高いアスペクト比のパターンにも対してもより均一な膜厚の膜を形成でき、また、例えば窒化処理を行う場合には、窒化膜の厚膜化が図れる。
例えば、Ｔａ２Ｏ５のＣＶＤ膜の場合には、深さ／幅の比が２０倍以上超えると対応困難であるが、ＭＭＴ装置２４を使用すると、より大きいアスペクト比にも対応でき、例えば、幅が０．１４μｍ以下、深さが７μｍ以上とトレンチや、アスペクト比が約１００以上のトレンチにも対応可能である。
なお、例えば、図１Ｃの半導体装置を製造するには、基板支持体（サセプタ）４６の高周波インピーダンスを切り替えまたは調整することにより、基板Ｗを酸化処理する第１のプロセスと、この第１のプロセスにより形成された酸化膜を窒素ガスをプラズマで活性化した活性種により窒化処理する第２のプロセスとを、連続して行うようにすることが好ましい。
第１のプロセスは、酸素のみでも可能であるが、大量のクリプトンと少量の酸素を前記処理室に導入して行うことが好ましい。この第１のプロセスにおいては、良質な酸化膜を形成する必要があり、そのために酸素の単原子ラジカルのみを生成するように、酸素ラジカルと同等のエネルギバンドを第一励起に持つＫｒガスを少量の酸素と共に大量に入れてプラズマを発生させ、酸素ラジカルで例えばシリコンからなる基板を酸化する。そのためには、筒状電極及び磁力線形成手段により生成されるプラズマと基板支持体との電位の位相を合わせるように、基板支持体の高周波インピーダンスを調整する。これにより、基板支持体上の被処理基板へのイオンの進入を極力防止し、プラズマ中に多量にある酸素ラジカルで酸化することができる。
一方、第２のプロセスにおいては、窒化を行う場合、窒素の励起エネルギは低いものの、窒素原子を酸化膜中にＳｉＯＮとなるように取り込むには、Ｎ２を完全に解離させなくてはならない。この解離のための活性化エネルギは非常に高いものである。そのため、第１のプロセスとは逆にプラズマと基板支持体との電位の位相を反転させてプラズマと基板支持体とが共鳴するように、基板支持体の高周波インピーダンスを調整し、酸化膜へのイオン入射を最大にする。
第２のプロセスにおいては、処理ガスに、更にＨｅガスを加えて処理することが好ましい。Ｈｅガスを入れると、Ｈｅの解離エネルギは非常に高く、窒素との混合ガスにすることで、Ｎ２の励起よりも高い状態に持っていき、窒素の単原子化をアシストすることができる。
以上のように、本発明によれば、低温で、かつステップカバレッジの優れたキャパシタ絶縁膜を形成し、特にトレンチ形状表面の処理においてもステップカバレッジに優れたキャパシタ絶縁膜を形成することができる。
その結果、本発明は、より微細化された半導体メモリの製造に特に好適に利用できる。
２００２年１１月２６日に出願された日本国特許出願２００２−３４１９３３号の、明細書、請求の範囲、図面および要約書を含む開示内容全体は、そのまま引用してここに組み込まれる。
種々の典型的な実施の形態を示しかつ説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の請求の範囲によってのみ限定されるものである。
その結果、本発明は、より微細化された半導体メモリの製造に特に好適に利用できる。
２００２年１１月２６日に出願された日本国特許出願２００２−３４１９３３号の、明細書、請求の範囲、図面および要約書を含む開示内容全体は、そのまま引用してここに組み込まれる。
種々の典型的な実施の形態を示しかつ説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の請求の範囲によってのみ限定されるものである。
Claims (4)
- 窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を窒化処理することで、膜厚が３０Å以上のキャパシタ絶縁膜としての窒化膜を形成する半導体装置の製造方法。
- 酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記窒化膜表面を酸化してキャパシタ絶縁膜を形成することを特徴とする請求項１の半導体装置の製造方法。
- 酸素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を酸化処理し、次に窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して前記酸化処理された電極を窒化処理することで、前記電極表面に酸化膜、酸窒化膜および窒化膜を形成し、少なくとも酸窒化膜および窒化膜の合計膜厚が３０Å以上となるように形成してキャパシタ絶縁膜を形成する半導体装置の製造方法。
- 前記電極は溝形状である請求項１乃至３のいずれかに記載の半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002341933 | 2002-11-26 | ||
| JP2002341933 | 2002-11-26 | ||
| PCT/JP2003/015022 WO2004049423A1 (ja) | 2002-11-26 | 2003-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004049423A1 true JPWO2004049423A1 (ja) | 2006-03-30 |
Family
ID=32375870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004555034A Pending JPWO2004049423A1 (ja) | 2002-11-26 | 2003-11-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2004049423A1 (ja) |
| WO (1) | WO2004049423A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4522916B2 (ja) * | 2005-06-27 | 2010-08-11 | 東京エレクトロン株式会社 | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 |
| JP5138261B2 (ja) * | 2007-03-30 | 2013-02-06 | 東京エレクトロン株式会社 | シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体 |
| JP2008311460A (ja) * | 2007-06-15 | 2008-12-25 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2010135812A (ja) * | 2010-01-13 | 2010-06-17 | Tokyo Electron Ltd | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622563A (ja) * | 1985-06-27 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH05190796A (ja) * | 1991-07-30 | 1993-07-30 | Internatl Business Mach Corp <Ibm> | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 |
| KR100207467B1 (ko) * | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
-
2003
- 2003-11-25 JP JP2004555034A patent/JPWO2004049423A1/ja active Pending
- 2003-11-25 WO PCT/JP2003/015022 patent/WO2004049423A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004049423A1 (ja) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5466756B2 (ja) | プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置 | |
| JP4950888B2 (ja) | プラズマ処理を用いて高誘電率層を有するゲート誘電体積層体を改善する方法 | |
| US10522343B2 (en) | Method of enhancing high-k film nucleation rate and electrical mobility in a semiconductor device by microwave plasma treatment | |
| KR100381117B1 (ko) | 플라즈마 처리방법 및 장치 | |
| US7226848B2 (en) | Substrate treating method and production method for semiconductor device | |
| KR100966927B1 (ko) | 절연막의 제조 방법 및 반도체 장치의 제조 방법 | |
| KR20140034705A (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| JPWO2002059956A1 (ja) | 電子デバイス材料の製造方法 | |
| JP2007027777A (ja) | 電子デバイス材料の製造方法 | |
| WO2006129643A1 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP4524354B2 (ja) | マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法 | |
| KR100762524B1 (ko) | 반도체장치의 제조방법 | |
| JP2005150637A (ja) | 処理方法及び装置 | |
| US11384431B2 (en) | Substrate processing apparatus | |
| KR20090058002A (ko) | 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체 | |
| KR20190099311A (ko) | 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 | |
| TWI243422B (en) | Semiconductor device producing method and semiconductor producing device | |
| JPWO2004049423A1 (ja) | 半導体装置の製造方法 | |
| KR20220003580A (ko) | 저항성 랜덤 액세스 메모리 디바이스의 형성 전압을 제어하는 방법 | |
| KR101977120B1 (ko) | 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법 | |
| KR20030079785A (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
| JP2011165743A (ja) | 半導体装置の製造方法 | |
| JP2004047948A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP2004047950A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| KR20180043836A (ko) | 게르마늄 함유 반도체 디바이스 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090728 |