JPS61258434A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61258434A
JPS61258434A JP10081385A JP10081385A JPS61258434A JP S61258434 A JPS61258434 A JP S61258434A JP 10081385 A JP10081385 A JP 10081385A JP 10081385 A JP10081385 A JP 10081385A JP S61258434 A JPS61258434 A JP S61258434A
Authority
JP
Japan
Prior art keywords
silicon
layer
around
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10081385A
Other languages
English (en)
Inventor
Yoshio Miura
三浦　義男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10081385A priority Critical patent/JPS61258434A/ja
Publication of JPS61258434A publication Critical patent/JPS61258434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特にリーク電流が少く
耐圧の向上した半導体装置の製造方法に関する。
〔従来の技術〕
半導体装置の高密度化、高集積化の進展にともない、リ
ーク電流や耐圧の改善は重要課題となってきている。
この対策として従来は、シリコン半導体基板（以下単に
シリコン基板という）中に含まれる有害な重金属や結晶
欠陥等をゲッタリングする方法がとられていた。
この方法としては、シリコン基板の裏面に（１）高濃度
のリン（Ｐ）ｔ−拡散する、（２）機械的損傷を与える
、（３）多結晶シリコン層を形成する等がある。
〔発明が解決しようとする問題点〕
しかしながら、（１）のリン拡散による方法は、表面の
素子形成と同時に行なわれることが多く、素子形成上の
要請から条件が決るため、ゲッタリング効果のみの目的
で条件を単独に決めることができず、ゲッタリング効果
の面からみると不十分であるという欠点を有している。
（２）の機械的損傷を与える方法は、再現性に乏しく、
処理時にシリコン基板を汚染する等の欠点がある。また
（３）の多結晶シリコン層を形成す一方法は、再現性に
乏しく、ゲッタリング効果の持続性に問題がある。
本発明の目的は、上記欠点を除去し、他のプロセスに左
右されず、ゲッタリング効果が持続し、リーク電流及び
耐圧の改善された半導体装置の製造方法を提供すること
Ｋある。
〔問題を解決するための手段〕
本発明の半導体装置の製造方法は、シリコン基板の裏面
に高融点金属とシリコンとの化合物層を形成する工程と
、しかるのちに高温熱処理を施す工程とを含んで構成さ
れる。
〔実施例〕
次に本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例を説明するための工程断面図
である。
第１図において１はシリコン基板、２は半導体素子形成
面、３はチタンシリサイド（Ｔｉｍｉｄ）層である。
ＴｉＳｉ、層は種々の方法で形成することができるか、
本実施例ではスバ、り法によりチタン（Ｔｉ）を厚さ約
１５０ＯＡ　に蒸着したのち、Ｎ！雰囲気中で約８００
℃、３０分間熱処理を行ない約２００ＯＡのＴｉＳｉ２
層３を形成した。有効なゲッタリング効果を得るために
は、Ｔｉ８ｉ２層の厚さは５００Ａ以上が必要である。
続いて、Ｎ２雰囲気中で約１０００℃３０分間の高温熱
処理を行なった。
この熱処理によシリコン基板中の重金属等の不純物や結
晶欠陥はＴｉ５ｉ１層３又はシリコン基板１との界面に
形成される歪場に拡散し、固着されたシ消滅したりする
。この結果半導体素子形成領域は清浄化され、製造され
た半導体装置のリーク電流や耐圧は改善されたものとな
る。形成されたＴｉ８ｉ、層３は、半導体装置の製造工
程において特に変化することはないため、ゲッタリング
効果は持続する。
このようＫして形成されたシリコン基板を用い、公知の
技術によ、９Ｍ０８−ＦＥＴを製造して耐圧を測定し、
従来の方法によシ製造したものと比較した。
第２図はその結果を示したものであシ、横軸は逆方向耐
圧、縦軸は頻度である。
第２図よシ明らかなように、本発明の方法（Ａ）は従来
法（Ｂ）に比べばらつきが少く、平均耐圧が約２０％改
善されておシ、本発明が半導体装置の電気的特性の改善
に効果を有することは明らかである。
なお、上記実施例においては高融点金属としてＩｌｌ　
ｉを用いた場合について説明したが、Ｔａ＋Ｗを用いて
も同様の効果が得られた。また、Ｔｉ５ｉ１層３を形成
するために、ＴＭをスパッタ蒸着したのち８００℃で熱
処理してＴｉＳｉ、層を形成する方法について述べたが
、Ｔｉ５ｉ１等のシリサイドをスパッタ蒸着源として用
いてもよい。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、シリコン
牛導体基板の層面に高融点金属とシリコンとからなる化
合物層を形成し高温処理を行ない、・”シリコン半導体
基板中に含まれる不純物や結晶欠陥をゲッタリングする
ことにより電気特性の改善された半導体装置の製造方法
が得られるのでその効果は大きい。
【図面の簡単な説明】
Ｎ１図は本発明の一実施例を説明するための断面図、第
２図は本発明の詳細な説明するための図である。 １・・・・・・シリコン基板、２・・・・・・半導体素
子形成面、３・・・・−ＴｉＳｉ、層。

Claims (1)

    【特許請求の範囲】
  1. シリコン半導体基板の裏面に高融点金属とシリコンとの
    化合物層を形成する工程と、しかるのちに高温熱処理を
    施す工程とを含むことを特徴とする半導体装置の製造方
    法。
JP10081385A 1985-05-13 1985-05-13 半導体装置の製造方法 Pending JPS61258434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10081385A JPS61258434A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10081385A JPS61258434A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61258434A true JPS61258434A (ja) 1986-11-15

Family

ID=14283790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10081385A Pending JPS61258434A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61258434A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049724A1 (en) * 1997-04-25 1998-11-05 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
JP2002313795A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 高融点金属膜付シリコン単結晶ウェーハ及びその製造方法並びにシリコン単結晶中の不純物ゲッタリング方法
JP2009252759A (ja) * 2008-04-01 2009-10-29 Shin Etsu Handotai Co Ltd 半導体デバイス用シリコン単結晶ウェーハ及びその作製法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049724A1 (en) * 1997-04-25 1998-11-05 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
US6562699B1 (en) 1997-04-25 2003-05-13 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
US7135386B2 (en) 1997-04-25 2006-11-14 Sharp Kabushiki Kaisha Process for fabricating a semiconductor device
JP2002313795A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 高融点金属膜付シリコン単結晶ウェーハ及びその製造方法並びにシリコン単結晶中の不純物ゲッタリング方法
JP2009252759A (ja) * 2008-04-01 2009-10-29 Shin Etsu Handotai Co Ltd 半導体デバイス用シリコン単結晶ウェーハ及びその作製法

Similar Documents

Publication Publication Date Title
JPS61159741A (ja) 半導体装置の製造方法
CN101341577B (zh) Soi基板的制造方法及soi基板
JPS61258434A (ja) 半導体装置の製造方法
JPS58138035A (ja) 半導体装置及びその製造方法
JP5018607B2 (ja) 半導体装置の製造方法
JP2837423B2 (ja) 半導体基板の前処理方法
JPS6294937A (ja) 半導体集積回路装置の製造方法
JPH04133428A (ja) 半導体装置の製造方法
JPS63272037A (ja) 半導体基板の処理方法
JPS59150421A (ja) 半導体装置の製造方法
JPS61154132A (ja) 半導体装置の製造方法
JPH06296003A (ja) 半導体基板の製造方法
JPS60176241A (ja) 半導体基板の製造方法
JPH03165515A (ja) コンタクトの形成方法
JPH0673350B2 (ja) 半導体装置の製造方法
JP3191346B2 (ja) 貼り合わせ基板の製造方法
JPH07193073A (ja) シリコンウエハの製造方法
JPH03250729A (ja) 半導体素子の製造方法
JP3282265B2 (ja) 半導体装置の製造方法
JPH0542817B2 (ja)
JP2740675B2 (ja) 半導体装置
JPS60140830A (ja) 半導体装置の製造方法
JPH03238824A (ja) 半導体装置の製造方法
JPS6177343A (ja) 半導体装置の製造方法
JPS6342408B2 (ja)