JPS60140830A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｆｉ１発明の技術分野 本発明は半導体装置の製造方法、詳しくは半導体基板を
リアクティブ・イオン・エツチング（Ｒｅａｃｔｉｖｅ
　Ｉｏｎ　Ｅｔｃｈｉｎｇ、以下Ｒ１Ｅという）にょっ
（１） てエツチングした後の１ｌｃｔ害を除去する方法に関す
る。

（２）技術の背景 ）１６導体装置の製造工程において、括板をＲＩＥによ
ってエツチングすることがよく行われる。それを第１図
の断面図を参照して説明すると、表面に酸化１１ｔ’　
（５ｉ０２１１Ｗ）　２が形成されたｐ型シリコン基板
１にＩ？ＩＩＥによってＵ溝３を掘り、次いで選択エピ
タキシャル法によってＵ溝３内にｎ型のエピタキシャル
成長をして単結晶シリコン層４　（ｎ型井戸）を作り、
引続き単結晶シリコン層にｐ＋型ＩＷ５を形成してトラ
ンジスタを作る。上記の工程では、単結晶シリコンが露
出されたシリコン基板上にのみ成度し５ｉ０２膜の上に
は成長しないので、それを選択エピタキシャル成長法と
いう。なお図において６は構成的にゲート電極を示す。

または第２図（ａｌに示される如く、ｎ４型埋込層１２
、ｎ型エピタキシャル層１３、５ｉＯ２１Ｒ’１４が形
成されたシリコン基板１１にＲＩＥによってＵ溝１５を
掘る。

（２） 次いで第２図Ｆｂｌに示される如くＵ溝１５の表面に１
０００℃前後の熱処理によってＳｉＯ２膜１６全１６し
、溝１５を多結晶シリコン（ポリシリコン）で埋めて埋
込絶縁層１７を作って基板１１に形成される素子を相互
に分離する。

」−記の如く、ＲＩＩＥは方向性の良いエツチングであ
るので、半導体装置の製造において多用される傾向にあ
る。

（３）従来技術と問題点 ＲＩＰ、においては高速に加速されたイオンでシリコン
基板の如き対象物を衝撃するのであるが、分子は装置の
内壁にも衝突してＦｅ、　Ｃ，ｒ、　Ｎｉの如き重金属
を叩き出し、重金属の微粒子が第１図（ｂ）に誇張して
符号７で示す如くＵ溝の表面に付着することがある。そ
のような重金属は、選択エピタキシャル成長で形成され
たｎ−ｐ接合において接合リークが発生ずる原因となる
。すなわち、接合部に逆方向電圧を印加すると、接合リ
ークがないのであればブレイクダウン（降伏）電圧でハ
ート　（強）ブレイクダウンが発生し急激に電流が流れ
出ずの（３） にグ・１し、接合リークかあるとブレイクタウン電圧以
下の電圧でソフトブレイクタウンをη：じる。そしてフ
レイフタラン電圧か例えば８■であったとすると、５■
の電圧でソフトブレイクダウンが４１ニし電流が流れ始
め接合リークが発汁する。

また第２図に示したＵ溝においては、５ｉｎ２１１’Ｎ
形成のための熱処理によって重金属が５ｉ０２膜１６の
近傍に析出し、またストレスによってＵ溝の隅に酸素が
析１１１シこれらが欠陥の核となり符号１８で示ず如く
梢ｙＭ欠陥（ｓｔａｃｋｉｎｇｆａｕｌｔ、　ＳＦ　）
と呼称される結晶欠陥が発生し、絶縁不良の原因となる
。

ｎ１ｊ記した重金属汚染を除去ずべく、Ｉ？ＩＥに用い
る装置それ自体についても研究が進められているが、汚
染を完全になくすことはできない現状にあり、またそれ
自体優れた技術であるＲＴＦに代る方法は未だ開発され
ていない。

（４）発明の１」的 本発明は上記従来の問題に鑑み、半導体装置の製造］−
稈において使用される＋１１１＋による重金属汚染また
は結晶欠陥を除去する方法を提供すること（４） を目的とする。

（５）発明の構成 そしてこの目的は本発明によれば、半導体基板にリアク
ティブ・イオン・エツチングにより溝を形成し、しかる
後当該基板に対し第１の熱処理を行い、続いてそれより
も低い温度で第２のだ）処理を行い、前記溝の表面に無
欠陥層を作り、基板内部にはゲッタリングのための欠陥
層を作る工程を有することを特徴とする半導体装置の製
造方法を提供することによって達成される。

（６）発明の実施例 以下本発明実施例を図面によって詳説する。

第３図（ａｌには第１図と同しＵ溝が［Ｈによって形成
されたシリコン基板が断面で示され、図において、２１
はシリコン基板、２２は５ｉＯ２１模、２３は溝を示す
。

本発明の方法においては、ｌ？ＩＩＥの後に基板に高温
（１，０００〜１２００℃）の熱処理と低温（５００〜
９００’ｃ）の処理とをなす。１実施例においては、１
１００’Ｃ，Ｎ２ガス雰囲気で６０分高温処理をなし、
引続（５） き７００℃で１０時間低温処理をなしたところ、第３図
（ｂｌに示される如くＵ溝２３の表面と　５ｉ０２ＩＩ
央２２の下に無欠陥層２４が形成された。

）１代欠陥層は次の理由で作られたものと理解される。

ウェハをＣＺ法で引き上げるとき、シリコン中に酸素が
まわりから入り込め、シリコンには過飽和に酸素が含ま
れている。そこで、Ｉｔ　Ｔ　Ｆの後に高温処理を施す
と表面の酸素が外部に出て（アウト・ディフュージョン
）無欠陥層２４が形成される。

他方、低温処理によって基板内部に欠陥ができる。つま
りシリコン結晶中に過飽和に入り込んでいた酸素が析出
してそこに図にＸ印で示す欠陥層が作られ、この欠陥層
が溝の表面に付着していた重金属の微粒子を取り込む（
ゲッタリング　−（ＨｅｔｔｅｒｉＢ−といわれ、かか
るゲッタリングをイントリンシック・ゲッタリング−１
ｎｔｒｉｎｓｉｃ　ｇｅｔ−ｔｅｒｉｎｇ−という）。

更に再度高温処理を行い、内部の欠陥を大きくし、ゲッ
タリング効果を高めることもできる。

低温処理の後に選択エピタキシャル法でＵ溝内（６） に小結晶シリコン層２５を作ると、接合リークのない良
好な特性のトランジスタが形成される。

または第２図ｉａ）に示される上程の後に」二記した高
温処理と低温処理を行うと、結晶欠陥を発止させること
なく絶縁効果の優れた素子分！１ｌｌｔ層が形成され・
うる。

本発明の方法はダイナミック　１？ΔＭ　（ＩＩＲＡＭ
）の製造にも応用しうる。ＤＲＡＭは］トランジスタに
１キヤパシタを組み合すことによって作られるが、従来
キャパシタは第４図（ａ）に模式的に示される如く、シ
リコン基板３１、ｓ＋ｏ２１１失３２、ポリシリコン層
３３の３層によって構成されていた。半導体柴積度の集
積度を高めるには、５ｊ０２ＩＩ葵３２の平面的な拡が
りたけでは不十分であるので、最近は第４図（ｂｌに示
される如く、５ｉ０２１１ｆｆ３２をＵ溝の表面に形成
し、Ｕ溝をポリシリコン３３で埋めた構造とする仲間に
ある。従来技術によると、Ｕ溝表面が重金属でｌη染さ
れたり、符号３４で示す部分に結晶欠陥が発生したので
あるが、本発明の方法を応用することにより、重金属汚
染がなく結晶欠陥もない特性の良（７） いキャパシタを作ることが可（ｊヒとなる。

（７）発明の効果 以上詳す］１１に説明した如く本発明によれば、Ｒ１１
４による溝エツチングの後において高温処理に続い′（
（１ζ温処理を施すごとにより溝表面に沿って酸素をア
ラ１−・１イフユーシヨンさせて無欠陥層を作り、低Δ
μ処理により基板内部に欠陥層を作って重金属をケソタ
リンクするので、従来技術ζこおｉＪる重金属汚染と結
晶多く陥が防止され、信頼性に優れた半導体装置を得る
に効果大である。

【図面の簡単な説明】

’ｌ　Ｉ　図は遮板エピタキシャル法によるｎ型井戸の
形成工程を示ず１υｉ面図、第２図は素子分１捕層を作
る工程を示す１４ｊｉ面図、第３図と第４図は本発明の
方法を実施する工程における半導体装置要部の断面図で
ある。 １−　ｐ型ソリ：ノン基板、２−５ｉ０２欣、３−　Ｕ
溝、４−単結晶シリコン層、５−ｐ＋型拡（１姉Ｌ６−
ゲート電極、１１−シリコンジ、（板、Ｉ２−　ｎ＋型
埋込ｊ愕、１３−（８） エピタキシャル層、１４−５ｉ０２膜、１５＝−Ｕ溝、
１６−５ｉ０２膜、１７−ポリシリコン埋込層、１８−
積層欠陥、２１−　シリコン基板、２２−−−　ＳｉＯ
２欣、２３−Ｕ溝、２４−無欠陥層、２５−単結晶シリ
コン層、３１−　シリコン基板、３２−　５ｉ０２１１
勲３３−　ポリシリコン層、３４−結晶欠陥 （９） 第１図 第２図 第２図 （ｂ） 第３図 ５ 第４図

Claims (1)

1. 【特許請求の範囲】 ｔｌ、１半導体基板にリアクティブ・イオン・エツチン
   グにより溝を形成し、しかる後当該基板に対し第１の熱
   処理を行い、続いてそれよりも低い温度で第２の熱処理
   を行い、前記溝の表面に無欠陥層を作り、基板内部には
   ゲッタリングのための欠陥層を作る工程を有することを
   特徴とする半導体装置の製造方法。 （２）前記第１の熱処理を１０００’ｃ〜２ｏｏｏ℃で
   行い、前記第２の熱処理を５００’ｃ〜９０（Ｐｃで行
   うことを特徴とする特許請求の範囲第１項記載の半導体
   装置の製造方法。