JPS6059730A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6059730A JPS6059730A JP16857383A JP16857383A JPS6059730A JP S6059730 A JPS6059730 A JP S6059730A JP 16857383 A JP16857383 A JP 16857383A JP 16857383 A JP16857383 A JP 16857383A JP S6059730 A JPS6059730 A JP S6059730A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- contact
- layer
- distribution layer
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 6
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- -1 silicon ions Chemical class 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 238000001556 precipitation Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｔ 発明の技術分野
本発明は高密度のＭＩＳ型半導体装置に係り、特に安定
したコンタクト電極を得るのに有効な配線層形成方法に
関する。
したコンタクト電極を得るのに有効な配線層形成方法に
関する。
（ｂｌ 技術の背景
通常電極配線工程は配線材料の基板への全面蒸着、フォ
トエツチング技術による配線パターンの形成、及び基板
とのオーミック接触をとるための熱処理工程からなって
いる。この配線材料の蒸着は真空中で配線材料を加熱、
蒸発させる真空蒸着法の他にスパッタ法やイオンプレー
テング法がある。直交電磁界放電を利用するマグネトロ
ンスノ（ツタ法は処理の高速化に有利でアルミニウムシ
リコン合金膜形成法として一般的に用いられている。
トエツチング技術による配線パターンの形成、及び基板
とのオーミック接触をとるための熱処理工程からなって
いる。この配線材料の蒸着は真空中で配線材料を加熱、
蒸発させる真空蒸着法の他にスパッタ法やイオンプレー
テング法がある。直交電磁界放電を利用するマグネトロ
ンスノ（ツタ法は処理の高速化に有利でアルミニウムシ
リコン合金膜形成法として一般的に用いられている。
一方配線材料としては純アルミニウム又はアルミニウー
ムシ′リコン合金が一般的に用いられる。アルミニウム
（Ａ４）配線材はシリコン（Ｓｔ ）と共晶反応を起し
、熱処理によってＡｔ、！：Ｓｔとが接する界面で共晶
合金を作り、５ｉｆｆｉに深いエッチピットを生じ、こ
れがため浅い拡散層の〃：）合、接合破壊することがあ
る。この対策として浅い接合を必要とする微細デバイス
では上記理由でＡｔに代って１〜２ ｑ６Ｓｉを含んだ
ＡＡ−Ｓｔ合金を用いるのが一般的でおる。またＡｔ配
＃ｌ１層Ｓｔ層間に高融点金属の化合物をバリア材とし
て介在させ障壁ヲ設けることも有効である。
ムシ′リコン合金が一般的に用いられる。アルミニウム
（Ａ４）配線材はシリコン（Ｓｔ ）と共晶反応を起し
、熱処理によってＡｔ、！：Ｓｔとが接する界面で共晶
合金を作り、５ｉｆｆｉに深いエッチピットを生じ、こ
れがため浅い拡散層の〃：）合、接合破壊することがあ
る。この対策として浅い接合を必要とする微細デバイス
では上記理由でＡｔに代って１〜２ ｑ６Ｓｉを含んだ
ＡＡ−Ｓｔ合金を用いるのが一般的でおる。またＡｔ配
＃ｌ１層Ｓｔ層間に高融点金属の化合物をバリア材とし
て介在させ障壁ヲ設けることも有効である。
（Ｃ１従来技術と問題点
大親模集積回路の主流をなすＶＩＯ８型半導体装置を例
にとり多結晶シリコン全ゲート寛直、コンタクト電極に
アルミニウムーンリコン会金の配線層全形成する従来例
について説明する。
にとり多結晶シリコン全ゲート寛直、コンタクト電極に
アルミニウムーンリコン会金の配線層全形成する従来例
について説明する。
第１図はｎチャネル型Ｍｏｓ＋・ランジスタの製造プロ
セスを示す工程図である。図ｆａ）Ｋ示すように酸化膜
（ＳｉＯ２）２を埋込形成したＰ型シリコン基板１に熱
酸化によるゲート酸化膜３を形成し、次いでゲート電極
となる多結晶シリコン４をゲート酸化膜３上ＫＣＶＤ法
により成長させる。次いテｆｂｌに示すようにゲート電
極５を残して多結晶シリコン４及びゲート酸化膜３をエ
ツチング除去する。このゲート電極５をマスクとしてｆ
ｃ）Ｋ示すようにイオン打込によりソース、ドレイン６
．７を拡散形成する。りん（Ｐ）又は砒素（Ａｓ）等の
不純物音ドープしてｎ型拡散層を形成し更にイオン打込
によって生ずる格子欠陥活性化のためのアニールを行な
う。次いでりんシリケートガラス（ＰＳＧ）等の絶縁層
８をＣＶＤ法により成長させセルファライン法によりコ
ンタクト１１ｚ ４Ｔｈ取り出し用の窓開き処理をする
。次いで＋ｄ）では配線材料に１％〜２チのシリコンを
含んだアルミニウム合金を基板１全面にスパッタ法によ
り蒸着形成してアルミニウム配線層９を形成する。次い
で（ｅ）ではフォトエツチング技術による配線パターン
形成及び拡散層（ンース、ドレイン領６，７）とのオー
ミック接触をとるだめの熱処理を行ないコンタクト鴇１
極１０゜１１が形成される。しかしこのように形成され
るコンタクト電極１０．１１は特に微細のコンタクトホ
ール例えば２μ口以下の場合電極形成時又は組立工程に
おける熱処理によってアルミニウム合金膜中のシリコン
及び合金膜−シリコン界面で固溶限をｉえたシリコンの
析出がある。この析出は前述したエッチビットの場合と
同様コンタクトホールの周辺部に多発しその析出相はア
ルミニウムドープされたＰ型シリコンであり酸化膜−ヒ
で任意方位となるがシリコン基板（拡散層）上ではエピ
タキシャル成長をなしコンタクト領域に斜線で図示する
ようにシリコン析出層１２が成長する。このためコンタ
クト抵抗が増加し、場合によっては断線状態となる。し
かもシリコン析出層１２はアルミニウムドープのＰ形導
電形であり接する界面がｎ型拡散層の場合特性に影響を
与えることは明らかである。このためシリコン析出層の
発生を防止する手段として多結晶（Ｐｏｔｙ−８ｉ ）
を下敷として上記シリコン析出ｍ＋防止する方法がある
が、厚膜（約５０ＯＡ）となりこの場合配線中に於ける
アルミニウムとシリコンの熱膨張係数差により冷却時ア
ルミニウム配線層表面にシリコン析出があり好ましくな
い。またバリア層として高融点金属のシリサイドを設け
ることはシリコン層との密着性が取りにくＸ製造プロセ
スがその分だけ複雑となる。
セスを示す工程図である。図ｆａ）Ｋ示すように酸化膜
（ＳｉＯ２）２を埋込形成したＰ型シリコン基板１に熱
酸化によるゲート酸化膜３を形成し、次いでゲート電極
となる多結晶シリコン４をゲート酸化膜３上ＫＣＶＤ法
により成長させる。次いテｆｂｌに示すようにゲート電
極５を残して多結晶シリコン４及びゲート酸化膜３をエ
ツチング除去する。このゲート電極５をマスクとしてｆ
ｃ）Ｋ示すようにイオン打込によりソース、ドレイン６
．７を拡散形成する。りん（Ｐ）又は砒素（Ａｓ）等の
不純物音ドープしてｎ型拡散層を形成し更にイオン打込
によって生ずる格子欠陥活性化のためのアニールを行な
う。次いでりんシリケートガラス（ＰＳＧ）等の絶縁層
８をＣＶＤ法により成長させセルファライン法によりコ
ンタクト１１ｚ ４Ｔｈ取り出し用の窓開き処理をする
。次いで＋ｄ）では配線材料に１％〜２チのシリコンを
含んだアルミニウム合金を基板１全面にスパッタ法によ
り蒸着形成してアルミニウム配線層９を形成する。次い
で（ｅ）ではフォトエツチング技術による配線パターン
形成及び拡散層（ンース、ドレイン領６，７）とのオー
ミック接触をとるだめの熱処理を行ないコンタクト鴇１
極１０゜１１が形成される。しかしこのように形成され
るコンタクト電極１０．１１は特に微細のコンタクトホ
ール例えば２μ口以下の場合電極形成時又は組立工程に
おける熱処理によってアルミニウム合金膜中のシリコン
及び合金膜−シリコン界面で固溶限をｉえたシリコンの
析出がある。この析出は前述したエッチビットの場合と
同様コンタクトホールの周辺部に多発しその析出相はア
ルミニウムドープされたＰ型シリコンであり酸化膜−ヒ
で任意方位となるがシリコン基板（拡散層）上ではエピ
タキシャル成長をなしコンタクト領域に斜線で図示する
ようにシリコン析出層１２が成長する。このためコンタ
クト抵抗が増加し、場合によっては断線状態となる。し
かもシリコン析出層１２はアルミニウムドープのＰ形導
電形であり接する界面がｎ型拡散層の場合特性に影響を
与えることは明らかである。このためシリコン析出層の
発生を防止する手段として多結晶（Ｐｏｔｙ−８ｉ ）
を下敷として上記シリコン析出ｍ＋防止する方法がある
が、厚膜（約５０ＯＡ）となりこの場合配線中に於ける
アルミニウムとシリコンの熱膨張係数差により冷却時ア
ルミニウム配線層表面にシリコン析出があり好ましくな
い。またバリア層として高融点金属のシリサイドを設け
ることはシリコン層との密着性が取りにくＸ製造プロセ
スがその分だけ複雑となる。
（ｄｌ 発明の目的
本発明は上記の点に鑑みコンタクト電極中におけるシリ
コン析出を抑え、しかも安定した接触界面を得るのに有
効な手段を提供し、微細化に対応できるＭ ｉ Ｓ型半
導体デバイス全得ることを目的とする。
コン析出を抑え、しかも安定した接触界面を得るのに有
効な手段を提供し、微細化に対応できるＭ ｉ Ｓ型半
導体デバイス全得ることを目的とする。
＋６＋ 発明の構成
上記目的は本発明によれば基板上の絶縁層を窓開きして
なるコンタクト領域上に電極配線層を形成する前に、該
コンタクト領域の該電極配線層圧接するコンタクト界面
を非晶質化するだめのイオン１込工程を含むことによっ
て達せらす７．る。
なるコンタクト領域上に電極配線層を形成する前に、該
コンタクト領域の該電極配線層圧接するコンタクト界面
を非晶質化するだめのイオン１込工程を含むことによっ
て達せらす７．る。
ｉｆ） 発明の実施例
以下本発明の実施例を図ωｊにより詳述する。第２図は
本発明の一笑施例であるコンタクト接触面を非晶質化す
るＭＯ６半導体デバイスを示す断面図でおる。
本発明の一笑施例であるコンタクト接触面を非晶質化す
るＭＯ６半導体デバイスを示す断面図でおる。
図において絶縁層２８を窓開きして形成したコンタクト
領域にイオン注入装＠てよりシリコンイオン全照射して
シリコンドーピングする。前述したようにｎ型拡散層（
ソース、ドレイン領域２Ｇ。
領域にイオン注入装＠てよりシリコンイオン全照射して
シリコンドーピングする。前述したようにｎ型拡散層（
ソース、ドレイン領域２Ｇ。
２７）形成時、格子欠陥を活性化するためのアニール処
理により拡散層と接するコンタクト界面２４゜２５はシ
リコン部結晶面になしており、この単結晶面全イオン打
込によってシリコン非晶質面（アモルファス）とするも
のである。これによりアルミニウム合金を蒸着形成して
配線層形成するに際し、ＡｔとＳＩとの反応を抑えシリ
コン析出層を防止することが可能である。本実施例でシ
リコンドープのイオン注入について説明したがコンタク
ト界面２４．２５ｆ：アモルファス状とすることにより
ＡｔとＳｔの反応が抑えられることから拡散層と同−不
純物全ドープしてもよい。これにより単結晶のコンタク
ト界面を非晶質化が可能であり同様の効果が得られる。
理により拡散層と接するコンタクト界面２４゜２５はシ
リコン部結晶面になしており、この単結晶面全イオン打
込によってシリコン非晶質面（アモルファス）とするも
のである。これによりアルミニウム合金を蒸着形成して
配線層形成するに際し、ＡｔとＳＩとの反応を抑えシリ
コン析出層を防止することが可能である。本実施例でシ
リコンドープのイオン注入について説明したがコンタク
ト界面２４．２５ｆ：アモルファス状とすることにより
ＡｔとＳｔの反応が抑えられることから拡散層と同−不
純物全ドープしてもよい。これにより単結晶のコンタク
ト界面を非晶質化が可能であり同様の効果が得られる。
尚イオン注入によるコンタクト界面の非晶質化は通常の
プロセス内の工程組替で実施が可能であり容易である。
プロセス内の工程組替で実施が可能であり容易である。
。
その他の実施例としてコンタクトホール内Ｓｉ表面の招
く薄い部分（約１００〜２００Ａ）を白金シリサイド又
はタングステンシリサイドのような金属とのシリサイド
層に変換する。このノー全形成する目的は、Ａ４／Ｓｔ
電極とＳｔ基板とのバリア層を形成することではなく、
８１表面を単結晶でなくすことにある。シリサイド層の
形成は金属層をコンタクトホールＳｔ表面に形成後、熱
処理によりシリサイド化する方法、ＣｖＤ技術によりＳ
ｉ表面に選択的にシリサイドを形成する方法とがある。
く薄い部分（約１００〜２００Ａ）を白金シリサイド又
はタングステンシリサイドのような金属とのシリサイド
層に変換する。このノー全形成する目的は、Ａ４／Ｓｔ
電極とＳｔ基板とのバリア層を形成することではなく、
８１表面を単結晶でなくすことにある。シリサイド層の
形成は金属層をコンタクトホールＳｔ表面に形成後、熱
処理によりシリサイド化する方法、ＣｖＤ技術によりＳ
ｉ表面に選択的にシリサイドを形成する方法とがある。
（ｇ）発明の効果
以上詳細に説明したように本発明に示すイオン注入によ
りコンタクト接触ｉＡｉ？−非晶質化することによりシ
リコン析出を抑え、安定したコンタクト配絆層が得られ
るためデバイス行性の向上が期待できる等の効果がある
。特に微細化したコンタクトホールを有するＭ Ｉ Ｓ
型半導体装置に有効である。
りコンタクト接触ｉＡｉ？−非晶質化することによりシ
リコン析出を抑え、安定したコンタクト配絆層が得られ
るためデバイス行性の向上が期待できる等の効果がある
。特に微細化したコンタクトホールを有するＭ Ｉ Ｓ
型半導体装置に有効である。
Ｎｇ １１ｇｌはｎチャネル匿Ｍ ＯＳ ）ジンジスタ
の製造プロセスを示す工程図、第２図は本発明の一実施
例であるコンタクト接触面を非晶質化するＭＯ８半Ｕ＃
体デバイスを示す断面図である。 図中１・・・Ｐ匿シリコン基板、２・酸化膜、３・・・
ゲート酸化膜、４・・・多結晶シリコン、５・・ゲート
電極、６．７．２６．２７・・・ンース、ドレイン領域
、８．２８・・・絶縁層、９・・・アルミニウム配４訳
層、１０゜１１・・コンタクト電極、１２・・・ノリコ
ン析出層。 しニューご」
の製造プロセスを示す工程図、第２図は本発明の一実施
例であるコンタクト接触面を非晶質化するＭＯ８半Ｕ＃
体デバイスを示す断面図である。 図中１・・・Ｐ匿シリコン基板、２・酸化膜、３・・・
ゲート酸化膜、４・・・多結晶シリコン、５・・ゲート
電極、６．７．２６．２７・・・ンース、ドレイン領域
、８．２８・・・絶縁層、９・・・アルミニウム配４訳
層、１０゜１１・・コンタクト電極、１２・・・ノリコ
ン析出層。 しニューご」
Claims (1)
- 基板上の絶縁層を窓開きしてなるコンタクト領域上に電
極配線層を形成する前に、該コンタクト領域の該電極配
線層に接するコンタクト界面を非晶質化するためのイオ
ン打込工程金倉むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16857383A JPS6059730A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16857383A JPS6059730A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059730A true JPS6059730A (ja) | 1985-04-06 |
Family
ID=15870545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16857383A Pending JPS6059730A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059730A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225473A (ja) * | 1984-04-23 | 1985-11-09 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
-
1983
- 1983-09-13 JP JP16857383A patent/JPS6059730A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225473A (ja) * | 1984-04-23 | 1985-11-09 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JP3067847B2 (ja) | Ｍｉｓ集積回路の活性層上に電気的接触を形成する方法 | |
| JPH02288335A (ja) | タングステンコンタクトの製造方法および半導体デバイス | |
| JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
| KR910009783B1 (ko) | 반도체 장치의 제조방법 | |
| JPS61503064A (ja) | リンにてゲッタリングされる半導体集積回路 | |
| US5198378A (en) | Process of fabricating elevated source/drain transistor | |
| JPS5941870A (ja) | 半導体装置の製造方法 | |
| JPS6152584B2 (ja) | ||
| US5059554A (en) | Method for forming polycrystalline silicon contacts | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH04280456A (ja) | 半導体装置及びその製造方法 | |
| US5840618A (en) | Method of manufacturing semiconductor device using an amorphous material | |
| US5146309A (en) | Method for forming polycrystalline silicon contacts | |
| JPS6059730A (ja) | 半導体装置の製造方法 | |
| JP3156001B2 (ja) | 半導体装置の製造方法 | |
| JPS61127124A (ja) | 半導体装置 | |
| JPH0454393B2 (ja) | ||
| KR100264029B1 (ko) | 티타늄 실리사이드막을 가진 반도체 장치 제조 방법 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPH0746698B2 (ja) | 半導体装置の製造方法 | |
| JP2674112B2 (ja) | 半導体装置の製造方法 | |
| JPH09162392A (ja) | 半導体装置 |