JPS61503064A - リンにてゲッタリングされる半導体集積回路 - Google Patents
リンにてゲッタリングされる半導体集積回路Info
- Publication number
- JPS61503064A JPS61503064A JP60503634A JP50363485A JPS61503064A JP S61503064 A JPS61503064 A JP S61503064A JP 60503634 A JP60503634 A JP 60503634A JP 50363485 A JP50363485 A JP 50363485A JP S61503064 A JPS61503064 A JP S61503064A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- phosphorus
- polysilicon
- polysilicon layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052698 phosphorus Inorganic materials 0.000 title claims description 32
- 239000011574 phosphorus Substances 0.000 title claims description 32
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 110
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 28
- 239000011521 glass Substances 0.000 claims description 25
- 238000005247 gettering Methods 0.000 claims description 15
- 229910052785 arsenic Inorganic materials 0.000 claims description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000035515 penetration Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 150000003017 phosphorus Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PLXMOAALOJOTIY-FPTXNFDTSA-N Aesculin Natural products OC[C@@H]1[C@@H](O)[C@H](O)[C@@H](O)[C@H](O)[C@H]1Oc2cc3C=CC(=O)Oc3cc2O PLXMOAALOJOTIY-FPTXNFDTSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- IPNPIHIZVLFAFP-UHFFFAOYSA-N phosphorus tribromide Chemical compound BrP(Br)Br IPNPIHIZVLFAFP-UHFFFAOYSA-N 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/061—Gettering-armorphous layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
リンにてゲッタリングされる半導体集積回路発明の分野
本発明は半導体集積回路の製造、より詳細には、リンにてゲッタリングされる半
導体集積回路の製造方法に関実用上において重要な各種のVLS 1回路は短か
いチャネル長及び浅いソース及びドレンpn 接合を持つトランジスタを含む。
通常、これらトランジスタに対する電気的な相互接続は第2のレベルの絶縁層、
例えば、リンをドープされたガラス層によって互いに絶縁された第1及び第2の
金属化層レベルによって実現される。n−チャネルMOSトランジスタの場合、
この浅い接合は、通常、シリコン本体のソース及びドレン領域をリンでなくヒ素
にてドープすることによって達成される。これはヒ素よりリンの方が拡散が速い
ためである。しかし、この接合の深さが非常に浅い場合は、半導体内のソース領
域及びドレン領域に電気接続を与えるためにデバイスのコンタクト ウィンドウ
部分内に含まれる金属、例えば、アルミニウムが加熱ステップの際にこの接合に
望ましくないほど深く浸透し、この結果、トランジスタの性能に悪影響を与える
という問題が発生する。この問題を解決するために、アルミニウム金属を沈殿す
る前にコンタクト ウィンドウ内に多結晶シリコン(ポリシリコン)コンタクト
電極層が沈殿され、このポリシリコン コンタクト層によってこの接合へのアル
ミニウムの浸透が防止される。このポリシリコン コンタクト電極層は、通常、
このポリシリコンに必要とされる高い導電性を与えるため、並びに比較的高温、
典型的には1000℃でのゲッタリング処理の際の不純物のゲッタリングのため
のリン源を提供するためにリンにてドープされる。このリンを使用する高温での
ゲッタリング方法は非常に有効ではあるが、リンが半導体本体を通じて横方向に
拡散することから集積回路内の隣接するデバイスのバッキング密度に限界がある
ことが知られている。つまり、隣接するデバイス間にこの横方向の拡散に起因す
る相互作用を回避するだめの最低限の間隔を確保することが必要である。本発明
の目的は、この最低限の間隔を減少させ、これによって隣接するデバイスのバッ
キング@度を向上させるこ短絡を起こすことなく隣接する集積回路MOSトラン
ジスタ デバイス間の距離を減少するために、個々のポリシリコン ソース及び
ドレイン電極コンタクトが(リンでなく)ヒ素あるいはアンチモンによってドー
プされる。こうして、先行技術との対比において、電極コンタクトからリンが排
除されるが、一方、この方法によると。
リン ゲッタリング プロセスをいかに遂行するかの問題が発生する。本発明に
よると、とのゲッタリング処理は半導体本体の上側面全体を犠牲保護層によって
保護してリンが浸透するのを防ぐ一方、半導体の下側面を露出した状態において
、リンを含む雰囲気内で高温にて遂行される。こうして、ゲッタリングは半導体
の下側面を通じて行なわれ、一方、半導体の上側面がリンに露出することが防が
れる。このゲッタリング プロセスの後に犠牲層が除去される。
図面の簡単な説明
第1図から第8図は本発明の1つの実施態様に従かう集積回路の製造のさまざま
な段階を断面図にて示す。
詳細な説明
第1図に示される加工物は既に最初に簡単に説明される幾つかの加ニステップを
受けている。最初の材質は<ioo>の配向を持つ実質的に均一なp−型の導電
性の単結晶シリコン ウェーハ12である。ウェーハ12の上側の主表面13.
5の任意の所に二酸化ケイ素の比較的厚い層、典型的には約3.500オングス
トロームの厚さの酸化物層が熱的に成長され、またp+の表面領域13を形成す
るために電界酸化物を通じて均一なホウ素の移入が行なわれる。
次にウェーハの上側主表面13゜5上に電界酸化物層14を形成するために厚い
酸化物層が反応性スパッターエツチングによってパターン化され、次に第1図に
示される構造10を製造するためにヒ素をドープされたp−領域13.1が保護
マスキング層を通じて選択的に移入される。
次に比較的厚いゲート酸化物層15(第2図)が、典型的には約250オングス
トロームの厚さに成長され、この後、直ちに、第2図に示される構造20を製造
するためにこのゲート酸化物層15の上にポリシリコン層16が、典型的には約
1,500オングストロームの厚さに沈殿される(アンドープ)。
矢に(第3図)、埋没コンタクト、つまり、第1のレベルのポリシリコン金属化
層と本体の上側表面13.5のフンタクトを形成するためにポリシリコン層16
及びゲート酸化物層15を貫通して開口が作られる。これを達成するためには、
ポリシリコンをエツチングするだめの塩素による及びこれに続いてゲート酸化物
をエツチングするためのCHF、と酸素の混合物による反応性スパッター エツ
チングが行なわれ、次に第2のポリシリコン層が沈殿されヒ素イオンが移入され
る。次に、第3図に示される30を製造するためにタンタル ケイ化物層1Bが
典型的には約2,500オングストロームの厚さに沈殿されるが、構造30は酸
化物層15及びポリシリコン層16を通じての表面領域13へのコンタクト1日
。5を含む。
次に、ゲート及びゲート レベル相互接続を定義するためのリソグラフィツク
パターン化がタンタル ケイ化物層18を通じてエツチングするためのcFcL
3 による及びこれに続くポリシリコン層17及び16を通じてエツチングを完
結するん−めの塩素と酸素の混合物による反応性スパッター エツチングによっ
て遂行される。
こう1.て、ウェーハの表面1385が開口部あるいはウィンドウ31を通Iっ
て露出される。タンタル ケイ化物18並びrζポリシリコン層11乃び16の
パターン化の結果として、構造40内には(第4図)、元のポリシリコン層16
に由来するポリシリコン層部分26.36.46、及び56、及び元のポリシリ
コン層17に由来するポリシリコン層部分21.37.47、及び57、並び4
4元のタンタル ケイ化物層18て由来するタンタルケイ化物層部分28.38
.48、及び58が残る。この層部分26.27、及び28は製造されるエンハ
ンスメント トランジスタのゲート電極を形成し:層部分36.3T、及び38
は次て隣接して製造されるエンハンスメント トランジスタのゲート電極を形成
し一層部分46.47、及び48は製造されるディプリーション形トランジスタ
のゲート電うを形成し、ここでこのソースはこのゲート電極に接続され;七して
層部分56.557、及び58はこのディプリーション形トランジスタに対する
ドレン和瓦接続金属化層を形成する。
次にタンタル ケイ化物が焼結されるが、これによって、このポリシリコン層部
分21.37.41、及び57内の不純物がポリシリコン層部分26.36.4
G、及び5G内に拡散され、それぞれ別個のポリシリコン層127.137.1
47、及び157が形成される。
次に、ウェーハが上側表面13,5のこれまで露出されていた部分の上に保護二
酸化ケイ素層25を成長させるため、並びCでポリシリコン層及びケイ化物層を
酸化物(図示なし)にて覆うだめに熱的に再酸化され、次にヒ素イオンのソース
及びドレンへの移入が行なわhる。こうして、第5図に示される構造50内にお
いて、n十不純頌域221は製造されるエンハンスメイト トランジスタのソー
スあるいはドレンを形成し、n十不純領域222は次に隣接して製造されるエン
ハンスメント トランジスタのソースあるいはドレンを形成し、n十不純領域2
23は製造されるディプリーション トランジスタのソース領域を形成し、セし
1n十不純領域224はこのディプリーション トランジスタのドレン頭載を形
成する。熱的再酸化によって受ける高熱のため、ドープド及びアンド−ブト ポ
リシリコン層17及び16から由来するドープド及びアンド−ブト ポリシリコ
ン層部分は区別が困難となり、これらは併合される。第5図において、これらは
参照番号12了、137.147、及び157によって示される。
次に、リンをドープされたテトラ エチル オルソケイ酸塩(P−TEO8Iか
らP−ガラス層19(第6図)が約2ミクロンの厚さに沈殿される。ここで、リ
ンの濃度は重量パーセントにて約5パーセントから約0.5パ一セント以内とさ
れる。このリンの濃度は好ましくは約6パーセント以下とされるが、これより高
い濃度約8パーセントを使用することも可能である。絶縁層である層19内にリ
ンが存在すると、これは二酸化ケ1素曙とシリコン半導体層の上部表面の界面の
所の固定電荷(イオン)をコントロールし、ナトリウムなどのような望ましくな
いイオンが移入するのを防止する機能を果す。
次にP−ガラス層19が窒素雰囲気内で加熱されることによって濃度が増加され
る。次に、CF4 と酸素との混合物によるプラズマ プレーナー化の目的でP
−ガラス層の上部表面のあらゆる所にポリクロム フォトレジストが塗られ、P
−ガラスの厚さが約1ミクロンまで減少される。このポリシリコン層の上部表面
は好ましくは、第2のレベルのアルミニウム金属化層がこの上に均一に形成でき
るように実質的に平坦であることが要求される。
次にP−ガラス層が蒸気にて焼きなましされる。上部表面13.5を露出するた
めのフォトリングラフイックマスキング及びエツチングによってP−ガラス層及
び二酸化ケイ素層115を貫通してウィンドウが開かれる。
P−ガラス層のマスキング及び、3−レベル レジストプロセスが使用されるが
、これに関しては、例えば、J、 M、モラン[J、 M、 Moran )及
びり、メイダン(D。
ヤーナル(Be1l System Technical Journal )
s Vol。
58.1979年、ページ1027−1036に発表の論文〔高分解能、急輪郭
レジスト パターン(H4ghResolution 、 5teep Pro
file Re5ist Patterns ) :)を参照すること。ただし
、ここでは、従来の底レジスト層より薄いレジスト層が使用される。(従来の方
法では、約1.8ミクロンあるいはそれ以上の厚さが使用されるが、ここでは約
1.0ミクロンから0.2ミクロン以内の厚さが使用される)。簡単に述べると
、この薄い底レジスト層は(これのプラズマ プレーナー化を必要とすることな
く)信頼性の高い均一なウィンドウ パターンを生成するために必要であること
が発見された。P−ガラス層のエツチングによるパターン化には、CHF、と酸
素の混合物が使用される。
次に、ポリシリコン コンタクト層20がこの構造の上部表面上に典型的には約
2.500オングストロームの厚さに沈殿される。好ましくは、このポリシリコ
ンコンタクト層20は、これが段の上に順応的に沈殿するように、つまり、通常
の流動によってこの構造内の間隙が平坦化されない場合でもP−ガラス層上に良
好な段の包囲が提供されるよう化学蒸着によって沈殿される。不純物が、特に、
p十領域13内で横に拡散するという望ましくない現象を避けるため、及び電界
酸化物の下で起こり得る横方向への漏れを最小限にするために、ポリシリコン
コンタクト層が、典型的には約60 keVにて、平方センナメートル当たり約
7 x 10 +a不純物原子の世にてヒ素にてドープされる。(リン以外の)
他のドーパント、例えば、アンチモンを使用することもできる。第6図にこの結
果として得られる構造60が示される。
ポリシリコン層20にヒ素あるいはアンチモンによるドーピングが行なわれるこ
とが従来の方法と異なる点である。従来の方法では、リンが使用されるのが通常
である。本発明においては、このリンが前述のごとく、次のゲッタリング プロ
セスにおいて使用される。本発明においては、このゲッタリング プロセスは以
下のように遂行される。
次に保護ガラス層21(第7図)が製造される構造にキャブをし、またP−ガラ
ス層の間隙の残りの部分(ポリシリコン層20によって占拠されてない部分)を
充填するためにリンを含有しない’rgosから約3,000オングストローム
の厚さに沈殿される。層21は好ましくはドープされないが、これは1あるいは
2パーセントの濃度のリンを含んでもよい(この程度の濃度は、通常、アンド−
ブトTEO8沈殿が遂行されるチャンバー、つまり前にドープされたガラスが沈
殿されたのと同じチャンバーの壁に残留するリンから防ぐことが不可能である)
。
次に、シリコン本体12の底面に蓄積されたポリシリコン、タンタル ケイ化物
、及びガラスの全ての層(図示なし)がエツチングによって除去され、一方、こ
の構造の上側面全体がフォトレジスト層(図示なし)によって保護される。
次にフォトレジスト層が除去され、この構造がリン、典型的には三臭化リンを含
む雰囲気内で約950℃にて約1時間ゲラクリング処理される。保護ガラス層2
1が存在するためウェーハ12の上側表面に周囲からのリンが浸透することはな
く、リンの横方向への拡散も起こらず、従来の方法と比較して、隣接するデバイ
ス間の間隔をより狭くすることができる。
ゲッタリング プロセスにおいて、リンをドープされたガラス層11(第7図)
及びn十 不純物領域11,5が形成される。底面に位置するこのリンをドープ
されたガラス層11及び上側面に位置する(ドープされない)ガラス層21の両
方はシリコンを攻撃しない液体エツチングによって除去される。その後、例えば
、CF、と酸素の混合物によるスパッター エツチングによってn+領域11.
5が除去される。次に、こうして製造された構造が水素雰囲気内で焼きなましさ
れる。次に、この構造の上側面及び下側面にアルミニウム(金属化)層が約1ミ
クロンの厚さに沈殿される。次に上側面上のアルミニウム層並びにポリシリコン
層20がポリシリコンを完全にエツチングするためにリソグラフィツクレジスト
マスキング及びBα、とα2の混合物及びこれに続く純粋なα2にて反応性スパ
ッター エツチングされる。この直後に、残りのレジストがCF、と酸素の混合
物によるスパッター エツチングにて除去される。こうして、パターン化された
ポリシリコン層40上のパターン化されたアルミニウム層41が上側面上に形成
されるが、ここで第8図に示される構造80が製造されるよう下側面上にパター
ン化されないアルミニウム層51が残る。次に、水素雰囲気内において最終的な
焼きなましが遂行される。
ゲッタリング ステップにおいて、950℃という高いゲッタリング温度にもか
かわらず、P−ガラス層19が流動するのを物理的に防止するポリシリコン層2
0及びアンド−ブト ガラス層21(第7図)が存在するためP−ガラス層19
が流動しないことに注意する。つまり、より具体的には、半導体の上側面13.
5とコンタクトする領域内、あるいは後にアルミニウム層41(第8図)が充填
されるP−ガラス層19内の間隙の他の領域内のポリシリコン層20の輪郭に望
ましくない変形が起こらないことに注意する。
このようにして静的直接アクセス メモリrsRAM1回路が製造され、1.0
ミクロン設計仕様に従ってテストされた。第8図には、この回路の一部が示され
る。ここには、1つのエンハンスメント トランジスタのソース領域221及び
ポリシリコン ゲート電極127、並びに隣接する次のエンハンスメント トラ
ンジスタのソース領域222及びポリシリコン ゲート電極13γが示される。
ゲート電極127の近い方のエツジとソースコンタクト電極として機能するポリ
シリコン層4oとの距離d1は約1.0ミクロン、つまり1.0ミクロン設計仕
様の最小形状サイズであり:このソース コンタクト電極の幅d2は約2.2ミ
クロン(P−ガラス層19内の間隙のサイズに等しい)であり;このコンタクト
電極の近い方のエツジと電界酸化物層14、つまりP−ガラス層19の残りの横
方向の厚さの間の距離d3は約0.2ミクロンであり;電界酸化物層14の幅d
4は約1.0ミクロンであり:この電界酸化物層14の近い方のエツジと隣接す
る次のトランジスタのソース コンタクト電極の間の距離d5は約0.2ミクロ
ン、つまりd3と概むね同一である。ソース領域221が電界酸化物層14の下
にくい込む距離d6は約0.25ミクロンであり、同様に、ソース領域221の
垂直の深さも約0.25ミクロンである。
一方、(ヒ素のかわりに)リンがドープされたポリシリコン電極層40は(ソー
ス領域とに一プ領域がヒ素にてドープされても)、ソース領域221が電界酸化
物の下にソース領域222と重複するまで横方向にくい込み、このためこれら領
域221と222の間に望ましくない短絡回路が形成されることが発見された。
この構造80が高密度バッキングが可能であることは、隣接するポリシリコン電
極コンタクトのエツジ間の最も近い距離(d3+d4+d5)が約0.2 +
1、O+ 0.2 = 1.4ミクロンであることから明白である。
国際調を翰告
ImammleaalA−−−N@、PCT/US 85101512ANNE
X To TflE rNTERNATIONAL 5EARCHREPORT
0NINTERZJATIONAL APPLICATION No、 PC
T/IJS 85101512 (SA 103951US−A−446349
107108/84 None
Claims (6)
- 1.半導体本体の上側主表面上に集積される半導体集積回路を製造する方法にお いて、 該本体の下側面でなく上側面を該本体に本質的にリンが拡散しない程度の十分に 低いリン濃度を持つ犠牲ガラス層(21)によつてリンが浸透しないように保護 した状態において、リンを含む雰囲気内で高温にて該本体を加熱することによつ て該本体をリンにてゲツタリングするプロセスを含むことを特徴とする方法。
- 2.請求の範囲第1項に記載の方法において、該上側面を覆う絶縁層(19)を 貫通して延びる開口部の側壁及び底面上にヒ素あるいはアンチモンにてドープさ れたポリシリコン層(20)を形成することによつて該ポリシリコン層が該個々 の開口部の底の所でヒ素あるいはアンチモンにてドープされた表面領域とコンタ クトするようにされることを特徴とする方法。
- 3.請求の範囲第2項に記載の方法において、該方法が該ポリシリコン層(20 )を露出するために該保護層(21)を除去するステツプ; 該ポリシリコン層上に金属層(41)を沈殿するステツプ;及び 該集積回路に従つて該金属層及び該ポリシリコン層をパターン化するステツプを 含むことを特徴とする方法。
- 4.請求の範囲第3項に記載の方法において、該金属がアルミニウムであること を特徴とする方法。
- 5.請求の範囲第2項に記載の方法において、該絶縁層(19)が重量にて約5 パーセントの濃度にリンをドープされたガラス層であることを特徴とする方法。
- 6.請求の範囲第5項に記載の方法において、該ゲツタリング温度が約950℃ であり、該犠牲保護層が重量にて約2パーセント以下のリンを含む十分な厚さを 持つガラス層であり、ゲツタリングプロセスの最中に該ポリシリコン層及び該保 護層の存在によつて該リンをドープされたガラス層(19)が該開口部に向つて 流入することが機械的に防止されることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US642932 | 1984-08-21 | ||
US06/642,932 US4589928A (en) | 1984-08-21 | 1984-08-21 | Method of making semiconductor integrated circuits having backside gettered with phosphorus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61503064A true JPS61503064A (ja) | 1986-12-25 |
JPH0528899B2 JPH0528899B2 (ja) | 1993-04-27 |
Family
ID=24578648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60503634A Granted JPS61503064A (ja) | 1984-08-21 | 1985-08-06 | リンにてゲッタリングされる半導体集積回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4589928A (ja) |
EP (1) | EP0192668B1 (ja) |
JP (1) | JPS61503064A (ja) |
KR (1) | KR930010983B1 (ja) |
CA (1) | CA1226073A (ja) |
DE (1) | DE3581285D1 (ja) |
HK (1) | HK44892A (ja) |
SG (1) | SG83591G (ja) |
WO (1) | WO1986001638A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0229180B1 (en) * | 1985-06-17 | 1992-01-22 | Sony Corporation | Process for manufacturing semiconductor devices |
US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
US4732865A (en) * | 1986-10-03 | 1988-03-22 | Tektronix, Inc. | Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits |
US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
US4966865A (en) * | 1987-02-05 | 1990-10-30 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
US4753709A (en) * | 1987-02-05 | 1988-06-28 | Texas Instuments Incorporated | Method for etching contact vias in a semiconductor device |
JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
US5223734A (en) * | 1991-12-18 | 1993-06-29 | Micron Technology, Inc. | Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion |
US5229305A (en) * | 1992-02-03 | 1993-07-20 | Motorola, Inc. | Method for making intrinsic gettering sites in bonded substrates |
US5543335A (en) * | 1993-05-05 | 1996-08-06 | Ixys Corporation | Advanced power device process for low drop |
US5559052A (en) * | 1994-12-29 | 1996-09-24 | Lucent Technologies Inc. | Integrated circuit fabrication with interlevel dielectric |
JP3355851B2 (ja) * | 1995-03-07 | 2002-12-09 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
JP3412332B2 (ja) * | 1995-04-26 | 2003-06-03 | 株式会社デンソー | 半導体装置 |
US5573633A (en) * | 1995-11-14 | 1996-11-12 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component |
US6090707A (en) * | 1999-09-02 | 2000-07-18 | Micron Technology, Inc. | Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact |
US6383924B1 (en) * | 2000-12-13 | 2002-05-07 | Micron Technology, Inc. | Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials |
US6958264B1 (en) * | 2001-04-03 | 2005-10-25 | Advanced Micro Devices, Inc. | Scribe lane for gettering of contaminants on SOI wafers and gettering method |
US7142577B2 (en) * | 2001-05-16 | 2006-11-28 | Micron Technology, Inc. | Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon |
US6898362B2 (en) * | 2002-01-17 | 2005-05-24 | Micron Technology Inc. | Three-dimensional photonic crystal waveguide structure and method |
US7132348B2 (en) * | 2002-03-25 | 2006-11-07 | Micron Technology, Inc. | Low k interconnect dielectric using surface transformation |
US6987037B2 (en) * | 2003-05-07 | 2006-01-17 | Micron Technology, Inc. | Strained Si/SiGe structures by ion implantation |
US7501329B2 (en) * | 2003-05-21 | 2009-03-10 | Micron Technology, Inc. | Wafer gettering using relaxed silicon germanium epitaxial proximity layers |
US7273788B2 (en) * | 2003-05-21 | 2007-09-25 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
US7662701B2 (en) * | 2003-05-21 | 2010-02-16 | Micron Technology, Inc. | Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers |
US7008854B2 (en) * | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
US7439158B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Strained semiconductor by full wafer bonding |
US6929984B2 (en) * | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
US7153753B2 (en) * | 2003-08-05 | 2006-12-26 | Micron Technology, Inc. | Strained Si/SiGe/SOI islands and processes of making same |
JP4134199B2 (ja) * | 2006-05-25 | 2008-08-13 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
TWI355046B (en) * | 2007-07-10 | 2011-12-21 | Nanya Technology Corp | Two bit memory structure and method of making the |
US8541305B2 (en) * | 2010-05-24 | 2013-09-24 | Institute of Microelectronics, Chinese Academy of Sciences | 3D integrated circuit and method of manufacturing the same |
US9425153B2 (en) | 2013-04-04 | 2016-08-23 | Monolith Semiconductor Inc. | Semiconductor devices comprising getter layers and methods of making and using the same |
US8994118B2 (en) * | 2013-04-04 | 2015-03-31 | Monolith Semiconductor, Inc. | Semiconductor devices comprising getter layers and methods of making and using the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5674939A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Preparation method of semiconductor integrated circuit |
JPS5766673A (en) * | 1980-10-09 | 1982-04-22 | Toshiba Corp | Manufacture of mos type semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3740835A (en) * | 1970-08-31 | 1973-06-26 | Fairchild Camera Instr Co | Method of forming semiconductor device contacts |
NL7100275A (ja) * | 1971-01-08 | 1972-07-11 | ||
US3997368A (en) * | 1975-06-24 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Elimination of stacking faults in silicon devices: a gettering process |
US4018626A (en) * | 1975-09-10 | 1977-04-19 | International Business Machines Corporation | Impact sound stressing for semiconductor devices |
FR2340619A1 (fr) * | 1976-02-04 | 1977-09-02 | Radiotechnique Compelec | Perfectionnement au procede de fabrication de dispositifs semiconducteurs et dispositifs ainsi obtenus |
US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
US4151631A (en) * | 1976-09-22 | 1979-05-01 | National Semiconductor Corporation | Method of manufacturing Si gate MOS integrated circuit |
US4114256A (en) * | 1977-06-24 | 1978-09-19 | Bell Telephone Laboratories, Incorporated | Reliable metal-to-junction contacts in large-scale-integrated devices |
US4131487A (en) * | 1977-10-26 | 1978-12-26 | Western Electric Company, Inc. | Gettering semiconductor wafers with a high energy laser beam |
DE2829983A1 (de) * | 1978-07-07 | 1980-01-24 | Siemens Ag | Verfahren zum gettern von halbleiterbauelementen und integrierten halbleiterschaltkreisen |
US4291322A (en) * | 1979-07-30 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | Structure for shallow junction MOS circuits |
US4463491A (en) * | 1982-04-23 | 1984-08-07 | Gte Laboratories Incorporated | Method of fabricating a monolithic integrated circuit structure |
US4470852A (en) * | 1982-09-03 | 1984-09-11 | Ncr Corporation | Method of making CMOS device and contacts therein by enhanced oxidation of selectively implanted regions |
-
1984
- 1984-08-21 US US06/642,932 patent/US4589928A/en not_active Expired - Lifetime
-
1985
- 1985-08-06 KR KR1019860700222A patent/KR930010983B1/ko not_active IP Right Cessation
- 1985-08-06 WO PCT/US1985/001512 patent/WO1986001638A1/en active IP Right Grant
- 1985-08-06 EP EP85904051A patent/EP0192668B1/en not_active Expired - Lifetime
- 1985-08-06 DE DE8585904051T patent/DE3581285D1/de not_active Expired - Fee Related
- 1985-08-06 JP JP60503634A patent/JPS61503064A/ja active Granted
- 1985-08-14 CA CA000488669A patent/CA1226073A/en not_active Expired
-
1991
- 1991-10-11 SG SG835/91A patent/SG83591G/en unknown
-
1992
- 1992-06-18 HK HK448/92A patent/HK44892A/xx unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5674939A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Preparation method of semiconductor integrated circuit |
JPS5766673A (en) * | 1980-10-09 | 1982-04-22 | Toshiba Corp | Manufacture of mos type semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO1986001638A1 (en) | 1986-03-13 |
SG83591G (en) | 1991-11-22 |
HK44892A (en) | 1992-06-26 |
JPH0528899B2 (ja) | 1993-04-27 |
EP0192668A1 (en) | 1986-09-03 |
CA1226073A (en) | 1987-08-25 |
US4589928A (en) | 1986-05-20 |
DE3581285D1 (de) | 1991-02-14 |
KR930010983B1 (ko) | 1993-11-18 |
KR880700461A (ko) | 1988-03-15 |
EP0192668B1 (en) | 1991-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61503064A (ja) | リンにてゲッタリングされる半導体集積回路 | |
US5483104A (en) | Self-aligning contact and interconnect structure | |
US5620919A (en) | Methods for fabricating integrated circuits including openings to transistor regions | |
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
US5858843A (en) | Low temperature method of forming gate electrode and gate dielectric | |
US4512073A (en) | Method of forming self-aligned contact openings | |
EP0077387A1 (en) | Process for manufacturing cmos semiconductor devices | |
US4413401A (en) | Method for making a semiconductor capacitor | |
GB2128807A (en) | Improvements in or relating to a method for fabricating an MOS device | |
JPS6151435B2 (ja) | ||
JPS61292323A (ja) | 半導体構造体にコンタクトウインド−を形成する方法 | |
US5073510A (en) | Fabrication method of contact window in semiconductor device | |
US5607881A (en) | Method of reducing buried contact resistance in SRAM | |
JPS5940296B2 (ja) | 超大規模集積回路の形成方法 | |
US4716451A (en) | Semiconductor device with internal gettering region | |
US6066549A (en) | Semiconductor processing method of forming a conductive gate line and semiconductor processing method of making ohmic contact between a transistor gate line and a substrate diffusion region | |
US5225357A (en) | Low P+ contact resistance formation by double implant | |
US4290186A (en) | Method of making integrated semiconductor structure having an MOS and a capacitor device | |
US7332811B2 (en) | Integrated circuit interconnect | |
US4219925A (en) | Method of manufacturing a device in a silicon wafer | |
US4454648A (en) | Method of making integrated MNOS and CMOS devices in a bulk silicon wafer | |
JPH1064898A (ja) | 半導体装置の製造方法 | |
KR100209280B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
JPH0794721A (ja) | 半導体装置及びその製造方法 | |
KR100200080B1 (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |