JPS61292323A - 半導体構造体にコンタクトウインド−を形成する方法 - Google Patents
半導体構造体にコンタクトウインド−を形成する方法Info
- Publication number
- JPS61292323A JPS61292323A JP61076416A JP7641686A JPS61292323A JP S61292323 A JPS61292323 A JP S61292323A JP 61076416 A JP61076416 A JP 61076416A JP 7641686 A JP7641686 A JP 7641686A JP S61292323 A JPS61292323 A JP S61292323A
- Authority
- JP
- Japan
- Prior art keywords
- contact window
- dielectric
- oxide
- contact
- etch stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 43
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 238000009877 rendering Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 86
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 239000005380 borophosphosilicate glass Substances 0.000 description 19
- 238000002955 isolation Methods 0.000 description 16
- 239000007943 implant Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 230000005684 electric field Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229960002050 hydrofluoric acid Drugs 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体構造にコンタクトウィンドーを形成する
方法に関する。
方法に関する。
（従来技術）
コンタクトウィンドーの形成は高密度集積回路（ＩＣ）
において大きな問題となっている。ＩＣは積層とされて
おり、シリコン基体、その上の第１および場合によって
は第２の多結晶シリコン層、およびその上の少くとも１
層の金属とからなっている。これら層の夫々は回路要素
（例えばライン）とされる。これら種々の要素と層間の
絶縁を行うために中間レベル誘電体が第１（最下または
はじめに設けられた）多結晶シリコン層（ポリ■）内に
限定される要素と第２多結晶シリコン層（ポリ■〉内に
限定される凹素との間、ボリエと第１金属層問および以
降の金属層内に限定される要素間に用いられる。コンタ
クトウィンドーは２層間または基体の一部とすの上に配
置される廟または要素との間の接触を可能にするもので
ある。
において大きな問題となっている。ＩＣは積層とされて
おり、シリコン基体、その上の第１および場合によって
は第２の多結晶シリコン層、およびその上の少くとも１
層の金属とからなっている。これら層の夫々は回路要素
（例えばライン）とされる。これら種々の要素と層間の
絶縁を行うために中間レベル誘電体が第１（最下または
はじめに設けられた）多結晶シリコン層（ポリ■）内に
限定される要素と第２多結晶シリコン層（ポリ■〉内に
限定される凹素との間、ボリエと第１金属層問および以
降の金属層内に限定される要素間に用いられる。コンタ
クトウィンドーは２層間または基体の一部とすの上に配
置される廟または要素との間の接触を可能にするもので
ある。
コンタクトウィンドーの一つの使用法は基体内に形成さ
れるソース／ドレン領域との電気接続を与えることであ
る。コンタクトウィンドーの近辺にはゲート電極、電界
遮へい縁部または電界酸化物縁部のような他の要素が一
般に配置される。
れるソース／ドレン領域との電気接続を与えることであ
る。コンタクトウィンドーの近辺にはゲート電極、電界
遮へい縁部または電界酸化物縁部のような他の要素が一
般に配置される。
ＩＣの集積密度の上昇により寸法が小さくなりそしてま
たコンタクトウィンドーをその近辺の要素から分離する
スペースも小さくなる。この問題を説明するために第１
Ａ−１０図を参照する。
たコンタクトウィンドーをその近辺の要素から分離する
スペースも小さくなる。この問題を説明するために第１
Ａ−１０図を参照する。
第１Ａ図は基体３内につくられているソース／ドレン領
域２（破線内）上に配置されるコンタク１−ウィンドー
１の平面図である。ウィンドー１はソース／ドレン領域
２を絶縁体６から分離する縁部５から矢印４で示す距離
ｄのところにある。絶縁体６はソース／ドレン領域２の
外側で基体３を覆っている。多結晶シリコンライン７は
ゲート電極を形成し、この電極は縁部５で限定される活
性領域の上を通っている。第１Ａ図に示すように、コン
タクトウィンドーは縁部５から適正な距離ｄだけ離れて
いる。
域２（破線内）上に配置されるコンタク１−ウィンドー
１の平面図である。ウィンドー１はソース／ドレン領域
２を絶縁体６から分離する縁部５から矢印４で示す距離
ｄのところにある。絶縁体６はソース／ドレン領域２の
外側で基体３を覆っている。多結晶シリコンライン７は
ゲート電極を形成し、この電極は縁部５で限定される活
性領域の上を通っている。第１Ａ図に示すように、コン
タクトウィンドーは縁部５から適正な距離ｄだけ離れて
いる。
しかしながら第１Ｂ図に示すコンタクトウィンドー１は
ソース／ドレン領域２に対し適正に整合していない、こ
れは主として領域２にあるため次に与えられる金属がソ
ース／ドレン領域２に接続することは出来るが、このウ
ィンドー１は絶縁体縁部５から離れておらず実際に絶縁
体６の上に部分的にかかつている。コンタクトウィンド
ーはエツチングにより形成される開口であり、導電金属
が充填されるものであるから、絶縁体６の部分〈電界シ
ールドゲート電極あるいは電界酸化物の下の基体）が第
１Ｂ図のようにコンタクトウィンドー１により露出され
るとすると、そこに金属が加えられることにより絶縁体
６（あるいはその下の材料）がソース／ドレン領域２に
そして金属の中間接続体に対して短絡してしまう。明ら
かにこれは避けるべき事故である。
ソース／ドレン領域２に対し適正に整合していない、こ
れは主として領域２にあるため次に与えられる金属がソ
ース／ドレン領域２に接続することは出来るが、このウ
ィンドー１は絶縁体縁部５から離れておらず実際に絶縁
体６の上に部分的にかかつている。コンタクトウィンド
ーはエツチングにより形成される開口であり、導電金属
が充填されるものであるから、絶縁体６の部分〈電界シ
ールドゲート電極あるいは電界酸化物の下の基体）が第
１Ｂ図のようにコンタクトウィンドー１により露出され
るとすると、そこに金属が加えられることにより絶縁体
６（あるいはその下の材料）がソース／ドレン領域２に
そして金属の中間接続体に対して短絡してしまう。明ら
かにこれは避けるべき事故である。
この問題を更に第１Ｃ図および第１Ｄ図で説明する。第
１Ｂ図の線Ａ−Ａにおける断面が第１０図であり、絶縁
体６は基体３内のソース／ドレン領域に続く電界シール
ド電極６ａ（ポリ■で限定される）で示されている。（
電界シールド電極については米国特許出願箱５７４．０
５６号（１９８４年１月２６日出願）を参照され度い。
１Ｂ図の線Ａ−Ａにおける断面が第１０図であり、絶縁
体６は基体３内のソース／ドレン領域に続く電界シール
ド電極６ａ（ポリ■で限定される）で示されている。（
電界シールド電極については米国特許出願箱５７４．０
５６号（１９８４年１月２６日出願）を参照され度い。
）ゲート電極７（ポリ■で限定される）はソース／ドレ
ン領域２の上でそれに隣接して示しである。
ン領域２の上でそれに隣接して示しである。
基体３の上で電界シールド電極６ａとゲート電極７の上
に酸化物層８が示されている。コンタクトウィンドー１
は製造装置によりきめられるコンタクトウィンドーの位
置を示す範囲９の下に形成される。第１Ｃ図において電
界シールド電極６ａの 一部分は酸化物層８をエツ
チングしてコンタクトウィンドー１をつくるように露出
されている。金属が充填されると、これが電極６ａをソ
ース／ドレン領１ｇ２に対して短絡させる。同様にコン
タクトウィンドー１が電極７の縁部にかかるように整合
がずれると、電極７の縁部は、コンタクトウィンドー１
をつくるべく酸化物８をエツチングすることにより露出
されてしまい短絡が生じることになる。
に酸化物層８が示されている。コンタクトウィンドー１
は製造装置によりきめられるコンタクトウィンドーの位
置を示す範囲９の下に形成される。第１Ｃ図において電
界シールド電極６ａの 一部分は酸化物層８をエツ
チングしてコンタクトウィンドー１をつくるように露出
されている。金属が充填されると、これが電極６ａをソ
ース／ドレン領１ｇ２に対して短絡させる。同様にコン
タクトウィンドー１が電極７の縁部にかかるように整合
がずれると、電極７の縁部は、コンタクトウィンドー１
をつくるべく酸化物８をエツチングすることにより露出
されてしまい短絡が生じることになる。
変形例を第１Ｄ図に示してあり、これも第１Ｂ図の線Ａ
−Ａにおける断面である。この場合には絶縁体６は基体
３内のソース／ドレン領域２に続く電界酸化物６ｂとな
っている。コンタクトウィンドー１は製造装置によりき
められるコンタク１〜ウインドーの位置を示す領域９の
下に形成される。
−Ａにおける断面である。この場合には絶縁体６は基体
３内のソース／ドレン領域２に続く電界酸化物６ｂとな
っている。コンタクトウィンドー１は製造装置によりき
められるコンタク１〜ウインドーの位置を示す領域９の
下に形成される。
第１Ｄ図において領域９の下の酸化物６ｂは酸化物８を
通りコンタクトウィンドー１をエツチングすることによ
り除去されている。（点線６′はコンタクトウィンドー
のエツチング前の酸化物６ｂの元の厚さを示している。
通りコンタクトウィンドー１をエツチングすることによ
り除去されている。（点線６′はコンタクトウィンドー
のエツチング前の酸化物６ｂの元の厚さを示している。
）Ｗｉ化物８からのエツチング中区別出来ないために酸
化物６ｂのいく分かが除去される。
化物６ｂのいく分かが除去される。
ＩＣは一般に数百の回路と数百万国のコンタクトウィン
ドーを有する大きな基体（直径約１０ｃｍ〜２０ｃａ＋
＜４インチ〜８インチ））の上に形成される。そのよう
な材料はそのような大面積にわたり均一な厚さく少くと
も±１０％）で形成することは出来ないから、この全基
体面上のすべてのコンタクトウィンドーがエツチングに
より形成出来るようにするため２０％の過エツチングが
普通である。
ドーを有する大きな基体（直径約１０ｃｍ〜２０ｃａ＋
＜４インチ〜８インチ））の上に形成される。そのよう
な材料はそのような大面積にわたり均一な厚さく少くと
も±１０％）で形成することは出来ないから、この全基
体面上のすべてのコンタクトウィンドーがエツチングに
より形成出来るようにするため２０％の過エツチングが
普通である。
第１Ｄ図において、電界酸化物／活性領域パターンがシ
リコンの局部的な酸化により形成される場合に共通であ
るように酸化物６ｂの縁部はテーパーをつけられている
。領域９で示されるコンタクトウィンドー１の不整合は
この酸化物６ｂのテーパーのついた薄い縁部６ｂをコン
タクトウィンドーのエツチングに対して露呈することに
なる。
リコンの局部的な酸化により形成される場合に共通であ
るように酸化物６ｂの縁部はテーパーをつけられている
。領域９で示されるコンタクトウィンドー１の不整合は
この酸化物６ｂのテーパーのついた薄い縁部６ｂをコン
タクトウィンドーのエツチングに対して露呈することに
なる。
エツチングは酸化物６ｂと８に対し等しく作用ししかも
過エツチングが通常必要であるから、ソース／ドレン領
域２を含まない基体３の領域３′が露出されてしまう。
過エツチングが通常必要であるから、ソース／ドレン領
域２を含まない基体３の領域３′が露出されてしまう。
これに金属が充填されないと基体３とソース／ドレン領
域を短絡してしまう。
域を短絡してしまう。
現在の高密度ダイナミックランダムアクセスメモリでは
コンタクトウィンドーは長さおよび幅が１．０〜１．５
ミクロン程度である。このコンタクトウィンドーはしば
しば第１Ａ、１Ｂ、１Ｃ。
コンタクトウィンドーは長さおよび幅が１．０〜１．５
ミクロン程度である。このコンタクトウィンドーはしば
しば第１Ａ、１Ｂ、１Ｃ。
１Ｄ図の要素７とライン５のような多結晶シリコンのワ
ードラインと分離縁部の次の活性領域上に配置される。
ードラインと分離縁部の次の活性領域上に配置される。
ワードラインに直角の方向にビットラインが上部金属層
内に形成される。ビットラインのこの交叉点においてメ
モリセルが形成される。
内に形成される。ビットラインのこの交叉点においてメ
モリセルが形成される。
コンタクトウィンドーはビットラインからのこの金属を
ソース／ドレンａ域に接続しつるようにするものである
。コンタクトウィンドーはワードラインと分離縁から約
１ミクロンだけ離される。
ソース／ドレンａ域に接続しつるようにするものである
。コンタクトウィンドーはワードラインと分離縁から約
１ミクロンだけ離される。
しかしながら、コンタクトウィンド−１自体の寸法は、
その実際の寸法が特定のコンタクトウィンドーの寸法よ
り０．５ミクロンまで大きくなるようにその製造におい
て許容差を有している。コンタクトウィンドーがそ−の
特定値より大きい場合にはワードラインと分離縁に更に
近くなる。
その実際の寸法が特定のコンタクトウィンドーの寸法よ
り０．５ミクロンまで大きくなるようにその製造におい
て許容差を有している。コンタクトウィンドーがそ−の
特定値より大きい場合にはワードラインと分離縁に更に
近くなる。
従ってコンタクトウィンドーを短絡の生じないように配
置する必要がある。一般にゲート電極の一方の縁部また
は分離縁（例えば電界シールド６ａまたは電界酸化物６
ｂの縁部）である既知の縁部に対してコンタクトウィン
ドーを整合さぼるのが普通である。しかしながらＩＣを
形成する際には１つのレベルを次のレベルに整合させる
に零ではない許容度が存在する。この許容度ｔ（１〜２
ミクロン範囲の最小特徴寸法に対し、一般に０．５ミク
ロン）は製造に用いるウェハステッパに固有のものであ
る。分離縁等に対しコンタクトウィンドーの不整合があ
れば大きい誤差マージンがない限り望ましくない短絡が
生じることになる。
置する必要がある。一般にゲート電極の一方の縁部また
は分離縁（例えば電界シールド６ａまたは電界酸化物６
ｂの縁部）である既知の縁部に対してコンタクトウィン
ドーを整合さぼるのが普通である。しかしながらＩＣを
形成する際には１つのレベルを次のレベルに整合させる
に零ではない許容度が存在する。この許容度ｔ（１〜２
ミクロン範囲の最小特徴寸法に対し、一般に０．５ミク
ロン）は製造に用いるウェハステッパに固有のものであ
る。分離縁等に対しコンタクトウィンドーの不整合があ
れば大きい誤差マージンがない限り望ましくない短絡が
生じることになる。
第１Ａ図について、コンタクトウィンドー１が例えば縁
５のような任意の与えられた層の鋭い縁に対して整合さ
れるべきである。コンタクトウィンドー１が任意の許容
度ｔとは無関係にライン５の右側に対し分離体６にたま
たま接触しないようにするためには縁部５から少くとも
ｔだけ離れたところにコンタクトウィンドーを位置ぎめ
する必要がある。
５のような任意の与えられた層の鋭い縁に対して整合さ
れるべきである。コンタクトウィンドー１が任意の許容
度ｔとは無関係にライン５の右側に対し分離体６にたま
たま接触しないようにするためには縁部５から少くとも
ｔだけ離れたところにコンタクトウィンドーを位置ぎめ
する必要がある。
この整合の許容度の問題は多層構造となるに従ってより
大きなものとなる。ボリエとポリ■の間にも同様の許容
度ｔがあるためコンタクトウィンドーをボリエ内の要素
に対し整合する場合にはポリ層内に形成される要素に対
するコンタクトウィンドーの位置に更に大きな不確実性
（２ｔより僅かに小さい）がある。同様にコンタクトウ
ィンドーを電界酸化物縁部のような基体内に限定される
要素に対し整合する場合にはボリエとポリ■の縁部に対
するコンタクトウィンドーの配置には約２ｔの不確実性
が存在する（但し両者が電界酸化物の縁に整合されると
する〉。実際にはコンタクトウィンドーは最も厳密゛で
なければならない層に対して整合されるのであり、その
層内に限定される要素からｔより大きい距離だけ分離さ
れる。他の層内に形成される要素からコンタクトを分離
する距離は従ってｔよりかなり大となる。
大きなものとなる。ボリエとポリ■の間にも同様の許容
度ｔがあるためコンタクトウィンドーをボリエ内の要素
に対し整合する場合にはポリ層内に形成される要素に対
するコンタクトウィンドーの位置に更に大きな不確実性
（２ｔより僅かに小さい）がある。同様にコンタクトウ
ィンドーを電界酸化物縁部のような基体内に限定される
要素に対し整合する場合にはボリエとポリ■の縁部に対
するコンタクトウィンドーの配置には約２ｔの不確実性
が存在する（但し両者が電界酸化物の縁に整合されると
する〉。実際にはコンタクトウィンドーは最も厳密゛で
なければならない層に対して整合されるのであり、その
層内に限定される要素からｔより大きい距離だけ分離さ
れる。他の層内に形成される要素からコンタクトを分離
する距離は従ってｔよりかなり大となる。
これら許容度のすべてを考慮すると、金属により多結晶
シリコン部分あるいは基体に対しコンタクトウィンドー
を通じて短絡が生じないようにするにはコンタクトウィ
ンドーとそれに近接する要素との間に大きなマージンが
必要である。これはＩＣの寸法を著しく大にするもので
ありウェハ当りのダイの数を減少させ収量を低下させる
ことにある。
シリコン部分あるいは基体に対しコンタクトウィンドー
を通じて短絡が生じないようにするにはコンタクトウィ
ンドーとそれに近接する要素との間に大きなマージンが
必要である。これはＩＣの寸法を著しく大にするもので
ありウェハ当りのダイの数を減少させ収量を低下させる
ことにある。
光学整合装置および製造方法において得られることの許
容度により与えられるこのような設計規準によれば無駄
な大デツプ面積が生じる。また、この設泪規単によれば
出来るだけ設計を積極的に行うことが不可能になる。活
性領域の開口を大きくするというこの設計）Ａ準は接触
を避けるべき近接の要素に対するコンタクトウィンドー
の自己整合が与えられれば緩和出来る。すなわち、重な
りにより短絡が生じないとすれば、重なる程度にまで多
結晶シリコンまたは他の要素を重ねることの出来る程度
に活性領域またはソース／ドレンの縁部に対するコンタ
クトウィンドーの位置の変化を許すことが出来れば有利
である。そのような短絡を防ぐための技術が極めて望ま
れるところであるがこれまでＶＬＳＩプロセス用にゲー
ト電極の縁部または分離部縁部に対するコンタクトウィ
ンドーの整合に適した解決法はこれまで実現されていな
い。
容度により与えられるこのような設計規準によれば無駄
な大デツプ面積が生じる。また、この設泪規単によれば
出来るだけ設計を積極的に行うことが不可能になる。活
性領域の開口を大きくするというこの設計）Ａ準は接触
を避けるべき近接の要素に対するコンタクトウィンドー
の自己整合が与えられれば緩和出来る。すなわち、重な
りにより短絡が生じないとすれば、重なる程度にまで多
結晶シリコンまたは他の要素を重ねることの出来る程度
に活性領域またはソース／ドレンの縁部に対するコンタ
クトウィンドーの位置の変化を許すことが出来れば有利
である。そのような短絡を防ぐための技術が極めて望ま
れるところであるがこれまでＶＬＳＩプロセス用にゲー
ト電極の縁部または分離部縁部に対するコンタクトウィ
ンドーの整合に適した解決法はこれまで実現されていな
い。
（発明が解決しようとする問題点）
米国特許第４，４６６．１７２号に開示される一つの方
法は多結晶シリコンゲート電極に対しコンタクトウィン
ドーの自己整合を可能にするものである。この技術は多
結晶シリコンゲート電極の酸化が多結晶シリコン要素の
上面および側面上に成長する酸化物により達成されるの
であって基体のソースおよびドレン領域上の酸化物によ
るものではないように、窒化物／Ｒ化物ゲート誘電体を
使用するものである。窒化物のエッチストップ層がこの
構造の上に付加されそして中間レベル誘電体が次に形成
される。コンタクトウィンドーはパターン化されてこの
窒化物エッチストップ層にエツチングされる。次にこの
エッチストップ層が除去され、そこがコンタクトウィン
ドーにより露出される。次にソース／ドレン上の酸化物
の除去されて金属が蒸着される。ソース／ドレン上の酸
化物の厚さと多結晶シリコンゲート電極の上および側面
上のそれとの差によりコンタク１〜が多結晶シリコンゲ
ート電極ではなくソース／ドレン領域につくられる。
法は多結晶シリコンゲート電極に対しコンタクトウィン
ドーの自己整合を可能にするものである。この技術は多
結晶シリコンゲート電極の酸化が多結晶シリコン要素の
上面および側面上に成長する酸化物により達成されるの
であって基体のソースおよびドレン領域上の酸化物によ
るものではないように、窒化物／Ｒ化物ゲート誘電体を
使用するものである。窒化物のエッチストップ層がこの
構造の上に付加されそして中間レベル誘電体が次に形成
される。コンタクトウィンドーはパターン化されてこの
窒化物エッチストップ層にエツチングされる。次にこの
エッチストップ層が除去され、そこがコンタクトウィン
ドーにより露出される。次にソース／ドレン上の酸化物
の除去されて金属が蒸着される。ソース／ドレン上の酸
化物の厚さと多結晶シリコンゲート電極の上および側面
上のそれとの差によりコンタク１〜が多結晶シリコンゲ
ート電極ではなくソース／ドレン領域につくられる。
しかしこの技術を用いる場合にはいくつかの理由により
ＶＬＳＩ寸法の回路の製造に問題がある。
ＶＬＳＩ寸法の回路の製造に問題がある。
まず、窒化物／酸化物をゲート電極の下に設けるのは一
般的でなく、通常は標準的なｎ−チャンネル、Ｐ−チャ
ンネルおよびＣＭＯＳプロセスには ′望ましく
ない。そのような窒化物／酸化物誘電体はこれまでは極
めて重要な厚い酸化物（上記米国特許第３欄第６行）が
多結晶シリコン電極の上面と側面に成長する間にソース
／ドレン領域の酸化を防止するために使用されている。
般的でなく、通常は標準的なｎ−チャンネル、Ｐ−チャ
ンネルおよびＣＭＯＳプロセスには ′望ましく
ない。そのような窒化物／酸化物誘電体はこれまでは極
めて重要な厚い酸化物（上記米国特許第３欄第６行）が
多結晶シリコン電極の上面と側面に成長する間にソース
／ドレン領域の酸化を防止するために使用されている。
この厚い酸化物はゲート電極が金属と接触しないように
するための保護膜として作用する。
するための保護膜として作用する。
この酸化物はゲート酸化物の除去においてフッ化水素酸
（ＨＦ）にさらされることになる。ＨＦ溶液にさらされ
ると多結晶シリコン上に成Ｑした酸化物はさらされない
ものと比較してピンホールの密度が著しく増加すること
は知られている。これらピンホールは金属が与えられた
ときにこの金属と多結晶シリコンとの間に短絡を生じさ
せることになる。更に、ＶＬＳ Ｉｎ路はポリサイド構
造およびシリサイドのような酸化され難いゲート電極材
料でしばしばつくられる。これが上記米国特許について
の問題を生じさせる。また僅かにドーピングされたドレ
ン構造のような１ミクロンおよびサブミクロンのチＶン
ネル長さに合ってトランジスタ構造では一般に成長では
なく付着されるのであって所望のデバイス特性によりき
まる特定の厚さく０．１〜０．５ミクロン）をもつ側壁
スペーサが必要となる。これらスペーサは金属とゲート
との短絡を防止するには不適当である。上記米国特許の
方法はこれらデバイスの形成には適用出来ない。ＶＬＳ
Ｉ（多結晶シリコン幅２ミクロン）におけるトランジス
タにとっては上記米国特許に必要なこの側壁酸化物はス
ペースをとりすぎる。
（ＨＦ）にさらされることになる。ＨＦ溶液にさらされ
ると多結晶シリコン上に成Ｑした酸化物はさらされない
ものと比較してピンホールの密度が著しく増加すること
は知られている。これらピンホールは金属が与えられた
ときにこの金属と多結晶シリコンとの間に短絡を生じさ
せることになる。更に、ＶＬＳ Ｉｎ路はポリサイド構
造およびシリサイドのような酸化され難いゲート電極材
料でしばしばつくられる。これが上記米国特許について
の問題を生じさせる。また僅かにドーピングされたドレ
ン構造のような１ミクロンおよびサブミクロンのチＶン
ネル長さに合ってトランジスタ構造では一般に成長では
なく付着されるのであって所望のデバイス特性によりき
まる特定の厚さく０．１〜０．５ミクロン）をもつ側壁
スペーサが必要となる。これらスペーサは金属とゲート
との短絡を防止するには不適当である。上記米国特許の
方法はこれらデバイスの形成には適用出来ない。ＶＬＳ
Ｉ（多結晶シリコン幅２ミクロン）におけるトランジス
タにとっては上記米国特許に必要なこの側壁酸化物はス
ペースをとりすぎる。
従ってそのような構造において自己整合したコンタクト
ウィンドーを可能にするような製造可能であり、経済的
には受は入れ可能なプロセスはない。
ウィンドーを可能にするような製造可能であり、経済的
には受は入れ可能なプロセスはない。
コンタクトウィンドーのスペースに対する積極的な設計
規準は厚い中間誘電体を使用する場合には不可能である
。
規準は厚い中間誘電体を使用する場合には不可能である
。
（問題を解決するための手段）
本発明によれば、基体と中間レベルを右する部分的に完
成された構造を形成し、この構造上にエッチストップを
形成し、中間誘電体を付加し、コンタク１〜ウインドー
を位置ぎめし、そしてこの中間誘電体を通して上記コン
タクトウィンドーの位置でエツチングを行うことから成
る。基体・中間および上記導体または半導体レベルおよ
び中間誘電体を有する半導体構造にコンタクトウィンド
ーを形成する方法が提供される。
成された構造を形成し、この構造上にエッチストップを
形成し、中間誘電体を付加し、コンタク１〜ウインドー
を位置ぎめし、そしてこの中間誘電体を通して上記コン
タクトウィンドーの位置でエツチングを行うことから成
る。基体・中間および上記導体または半導体レベルおよ
び中間誘電体を有する半導体構造にコンタクトウィンド
ーを形成する方法が提供される。
（作 用〉
本発明の一実施例では基体表面に対し実質的に垂直であ
るゲート電極そしてまたは分離縁部をつくり、これら要
素の上面を絶縁酸化物で保護し、これら構造の上面と側
面をエッチストップとして作用する層により保護し、ゲ
ート電極または分離縁部の側壁からエッチストップを除
去しないように異方的にエッチストップを除去すること
を含んでいる。そのようなエッチストップは比較的厚い
中間誘電体とゲート電極および基体を覆う酸化物との間
につくられる。このエッチストップはシリコン窒化物で
あるとよい。これにより活性領域上のコンタクトウィン
ドーのはじめの位置が、多結晶シリコン縁部または電界
酸化物縁部とコンタクトウィンドーのそれに最も近い縁
部との間にこれまで大きい距離を必要とした設計規準に
は比較的無関係となることが出来る。従って自己整合が
得られ、製造装置における許容度によるコンタクトウィ
ンドーの位置はゲート電極または電界酸化物または電界
シールドの縁部のような分離縁部と部分的に重なること
が出来る。正規のまたは理想的な位置からのこのずれに
も拘らず、コンタクトウィンドーは短絡を伴うことなく
形成出来る。
るゲート電極そしてまたは分離縁部をつくり、これら要
素の上面を絶縁酸化物で保護し、これら構造の上面と側
面をエッチストップとして作用する層により保護し、ゲ
ート電極または分離縁部の側壁からエッチストップを除
去しないように異方的にエッチストップを除去すること
を含んでいる。そのようなエッチストップは比較的厚い
中間誘電体とゲート電極および基体を覆う酸化物との間
につくられる。このエッチストップはシリコン窒化物で
あるとよい。これにより活性領域上のコンタクトウィン
ドーのはじめの位置が、多結晶シリコン縁部または電界
酸化物縁部とコンタクトウィンドーのそれに最も近い縁
部との間にこれまで大きい距離を必要とした設計規準に
は比較的無関係となることが出来る。従って自己整合が
得られ、製造装置における許容度によるコンタクトウィ
ンドーの位置はゲート電極または電界酸化物または電界
シールドの縁部のような分離縁部と部分的に重なること
が出来る。正規のまたは理想的な位置からのこのずれに
も拘らず、コンタクトウィンドーは短絡を伴うことなく
形成出来る。
これは多結晶シリコン縁部または電界酸化物縁部をはり
垂直につくりそして多結晶要素の上面のみを覆う酸化物
を与えることにより行われる。その後にエッチストップ
材料が付着されその後に中間誘電体が付加される。次に
コンタクトウィンドーがエッチストップまでエツチング
される。その後、保護されるべき要素の上面上のエッチ
ストップの露出された部分がこの要素の側面上のエッチ
ストップの部を残してこの部分的に完成されたコンタク
トウィンドーから除去される。ゲートまたは電界シール
ドトランジスタの電楡縁に対する自己整合の場合には次
にゲート電極を覆う酸化物と活性領域上の酸化物の相対
的な厚さの差を用いて、接触を行ってはならないゲート
電極あるいは他の要素を覆う酸化物を通して全体的にエ
ツチングすることなくコンタクトウィンドーの過エツヂ
ングを可能にする。エッチストップ層が除去された後に
残るこのエッチストップの残部と中間誘電体の残部が要
素の側面を保護する。電界酸化物の縁部の場合には次の
段階は電界酸化物と活性領域を覆う酸化物の差厚を用い
て電界領域を覆う酸化物を通して全体的にエツチングす
ることなくコンタクトウィンドーの過エツチングを可能
にすることである。後述するように電界酸化物の縁部を
垂直にするという要件はその縁部の下のソース／ドレン
のドーパントの拡数の度合によりいく分緩和することが
出来る。ここで金属化を行うことが出来、そしてコンタ
クトが多結晶シリコン要素の上面または縁部または電界
酸化物の縁の下の基体に対する短絡なしにソース／ドレ
ン領域に対して行うことが出来る。
垂直につくりそして多結晶要素の上面のみを覆う酸化物
を与えることにより行われる。その後にエッチストップ
材料が付着されその後に中間誘電体が付加される。次に
コンタクトウィンドーがエッチストップまでエツチング
される。その後、保護されるべき要素の上面上のエッチ
ストップの露出された部分がこの要素の側面上のエッチ
ストップの部を残してこの部分的に完成されたコンタク
トウィンドーから除去される。ゲートまたは電界シール
ドトランジスタの電楡縁に対する自己整合の場合には次
にゲート電極を覆う酸化物と活性領域上の酸化物の相対
的な厚さの差を用いて、接触を行ってはならないゲート
電極あるいは他の要素を覆う酸化物を通して全体的にエ
ツチングすることなくコンタクトウィンドーの過エツヂ
ングを可能にする。エッチストップ層が除去された後に
残るこのエッチストップの残部と中間誘電体の残部が要
素の側面を保護する。電界酸化物の縁部の場合には次の
段階は電界酸化物と活性領域を覆う酸化物の差厚を用い
て電界領域を覆う酸化物を通して全体的にエツチングす
ることなくコンタクトウィンドーの過エツチングを可能
にすることである。後述するように電界酸化物の縁部を
垂直にするという要件はその縁部の下のソース／ドレン
のドーパントの拡数の度合によりいく分緩和することが
出来る。ここで金属化を行うことが出来、そしてコンタ
クトが多結晶シリコン要素の上面または縁部または電界
酸化物の縁の下の基体に対する短絡なしにソース／ドレ
ン領域に対して行うことが出来る。
上記の目的をもって付加される層はエッチストップとし
て作用するのであり、すなわちそれがその上の中間レベ
ル誘電体より著しく低速でエツチングを行うからである
。シリコン窒化物が種々の理由で好適であるが他の材料
でもよい。エッチストップとして作用しうる他の材料は
酸化アルミニウムである。他の物質はそれらが中間レベ
ル誘電体用のエッチストップとして使用出来、絶縁物で
ありそして次のプロセス段階で除去出来るものであれば
このプロセスに使用出来る。
て作用するのであり、すなわちそれがその上の中間レベ
ル誘電体より著しく低速でエツチングを行うからである
。シリコン窒化物が種々の理由で好適であるが他の材料
でもよい。エッチストップとして作用しうる他の材料は
酸化アルミニウムである。他の物質はそれらが中間レベ
ル誘電体用のエッチストップとして使用出来、絶縁物で
ありそして次のプロセス段階で除去出来るものであれば
このプロセスに使用出来る。
本発明はシングルおよびダブル多結晶シリコンブ０セス
、シングルおよびマルチレベル金属プロセス、ポリサイ
ドを用いるプロセスおよび従来の局部酸化分離、電界シ
ールド分離および例えば遮蔽インターフェース局部酸化
のような減少した島の口ばし形分離（ｒｅｄｕｃｅｄ
ｂｉｒｄ’ｓ ｂｅａｋｉｓｏｌａｔｉｏｎ ｓｃｈｅ
ｍｅｓ ）を含む他のものに応用出来る。本発明は電界
酸化物の縁部のようなボリエ、ポリ■分離縁または他の
縁部に対するコンタクトの整合に適用出来る。また本発
明はＰＭＯ８゜ＮＭＯ８，ＣＭＯ８Ｊ３よび他ＩＣ技術
に適用出来、特に２５６に以上のＣＭＯ８ＲＡＭの製造
に有利である。
、シングルおよびマルチレベル金属プロセス、ポリサイ
ドを用いるプロセスおよび従来の局部酸化分離、電界シ
ールド分離および例えば遮蔽インターフェース局部酸化
のような減少した島の口ばし形分離（ｒｅｄｕｃｅｄ
ｂｉｒｄ’ｓ ｂｅａｋｉｓｏｌａｔｉｏｎ ｓｃｈｅ
ｍｅｓ ）を含む他のものに応用出来る。本発明は電界
酸化物の縁部のようなボリエ、ポリ■分離縁または他の
縁部に対するコンタクトの整合に適用出来る。また本発
明はＰＭＯ８゜ＮＭＯ８，ＣＭＯ８Ｊ３よび他ＩＣ技術
に適用出来、特に２５６に以上のＣＭＯ８ＲＡＭの製造
に有利である。
（実論例）
第２図はゲート電極または電界シールド電極の縁に対し
自己整合したコンタクトウィンドーをつくるべく適用さ
れた本発明のプロセスによる処理の完成に近い半導体構
造を示している。この構造は説明の便宜上単一の多結晶
プロセスにより製造される。他のプロセスについての本
発明の利用については後述する。
自己整合したコンタクトウィンドーをつくるべく適用さ
れた本発明のプロセスによる処理の完成に近い半導体構
造を示している。この構造は説明の便宜上単一の多結晶
プロセスにより製造される。他のプロセスについての本
発明の利用については後述する。
第２図において、層１０はエッチストップとして作用す
るものであり、基体１２は比較的薄いゲート酸化物１８
の上に多結晶シリコンゲート電極１４．１６を有してい
る。これにゲート電極の間であって基体内にはトランジ
スタのソースまたはドレンとして作用する砒素、燐また
はボロン注入部２０がある。層１０と電極１４．１６間
には比較的厚い部分２４ａと比較的薄い部分２４ｂ（１
００〜３００人の程度）を有する酸化物層２４がある。
るものであり、基体１２は比較的薄いゲート酸化物１８
の上に多結晶シリコンゲート電極１４．１６を有してい
る。これにゲート電極の間であって基体内にはトランジ
スタのソースまたはドレンとして作用する砒素、燐また
はボロン注入部２０がある。層１０と電極１４．１６間
には比較的厚い部分２４ａと比較的薄い部分２４ｂ（１
００〜３００人の程度）を有する酸化物層２４がある。
ゲート電極１６の上においてこの層はゲート電極への接
触を許すウィンド３０用の凹みを有する。他のコンタク
トウィンドー３２は電極１４と１６の間にあってソース
またはドレンへの接触を可能にする。非常に厚いＢＰＳ
Ｇ （ボロン・フォスフオシリケードガラス）誘電体３
４がコンタクトウィンドー３０．３２を除き層１０を覆
っている。第２図のこの構造は間口３０と３２内のエッ
チストップ層１０を通じてのエツチングおよび開口３２
における薄い酸化物層２４ｂを通じてのコンタクトウィ
ンドーを開くためのエツチングの用意を完了した状態に
ある。この構造またはそれに類するものを製造するプロ
セスを次に述べる。
触を許すウィンド３０用の凹みを有する。他のコンタク
トウィンドー３２は電極１４と１６の間にあってソース
またはドレンへの接触を可能にする。非常に厚いＢＰＳ
Ｇ （ボロン・フォスフオシリケードガラス）誘電体３
４がコンタクトウィンドー３０．３２を除き層１０を覆
っている。第２図のこの構造は間口３０と３２内のエッ
チストップ層１０を通じてのエツチングおよび開口３２
における薄い酸化物層２４ｂを通じてのコンタクトウィ
ンドーを開くためのエツチングの用意を完了した状態に
ある。この構造またはそれに類するものを製造するプロ
セスを次に述べる。
第３図をみるに、シリコン基体１２上に薄いゲート酸化
物層１８が成長によりつくられそして次に多結晶シリコ
ン層が付着されドーピングされる。
物層１８が成長によりつくられそして次に多結晶シリコ
ン層が付着されドーピングされる。
このシリコン層の酸化は次にその層上に比較的厚い（例
えば３０００Ａ）ＩＩ化物層をつくる。次に多結晶シリ
コンの限定が生じて、ソース／ドレン領域内のゲート酸
化物２４ｂのいく分かを残しトランジスタのゲート電極
を形成する。例えば各ゲート電極１４．１６の厚さは約
３０００人であり、ゲート電極の下のゲート酸化物１８
の厚さは約３００人であり、多結晶シリコンの上の酸化
物２４ａの厚さは約３０００八である。また例えばソー
ス／ドレン領域上の酸化物２４ｂの厚さは約１００〜２
００人である。次に従来のようなマスクを用いて砒素、
ボロンまたは燐の注入がソースとドレンに対して行われ
る。このドーパントは基体に当りそしてそれに入る。次
にドーパント２０は活性化されて第４図に示すように横
方向および下方向に駆動される。
えば３０００Ａ）ＩＩ化物層をつくる。次に多結晶シリ
コンの限定が生じて、ソース／ドレン領域内のゲート酸
化物２４ｂのいく分かを残しトランジスタのゲート電極
を形成する。例えば各ゲート電極１４．１６の厚さは約
３０００人であり、ゲート電極の下のゲート酸化物１８
の厚さは約３００人であり、多結晶シリコンの上の酸化
物２４ａの厚さは約３０００八である。また例えばソー
ス／ドレン領域上の酸化物２４ｂの厚さは約１００〜２
００人である。次に従来のようなマスクを用いて砒素、
ボロンまたは燐の注入がソースとドレンに対して行われ
る。このドーパントは基体に当りそしてそれに入る。次
にドーパント２０は活性化されて第４図に示すように横
方向および下方向に駆動される。
第４図において、次の段階は酸化物２４ａがゲート電極
へと下向きに選択的にエツチングされうるようにホトレ
ジスト３６内の開口を用いて多結晶シリコンゲート電極
１６に対しコンタクトをマスクすることである。これに
よりコンタクトウィンドー３０が生じる。このエツチン
グプロセスはプラズマ、反応性イオンまたは反応性スパ
ッタリングエツチング装置においてフロロカーボンガス
混合体を用いｌζ通常のプロセスを用いる選択乾式エツ
チングでよい。ＰＬＡＳＡＴＨＥＲＭ ＰＫまたはＬ
ａｍ５９０プラズマエツチング装置がこれに適している
。ホトレジスト３６は次に構造体から除去される。
へと下向きに選択的にエツチングされうるようにホトレ
ジスト３６内の開口を用いて多結晶シリコンゲート電極
１６に対しコンタクトをマスクすることである。これに
よりコンタクトウィンドー３０が生じる。このエツチン
グプロセスはプラズマ、反応性イオンまたは反応性スパ
ッタリングエツチング装置においてフロロカーボンガス
混合体を用いｌζ通常のプロセスを用いる選択乾式エツ
チングでよい。ＰＬＡＳＡＴＨＥＲＭ ＰＫまたはＬ
ａｍ５９０プラズマエツチング装置がこれに適している
。ホトレジスト３６は次に構造体から除去される。
第５図をみるに、エッチストップ層１０はこの中間的に
部分的に完成した構造体に加えられる。好適にはこれは
シラン（ＳｉＨ４）またはジクロロシラン（ＳｉＨ２Ｃ
Ｊ１２）をアンモニア（ＮＨ３）と共に用いるＣＶＤに
よりつくることの出来るシリコン窒化物（Ｓｉ３Ｎ４）
の層である。これは炉内で約７００℃に加熱されて成分
ガスと反応する。蒸着は約１０００への厚さの層１０が
得られるまで行われる。絶縁特性を有し、中間レベル誘
電体に対しエッチストップとして作用し、この中間レベ
ル誘電体に対し次に選択的に且つ異方的に除去出来そし
て以降のプロセスあるいは信頼性に問題を生じることな
くこの構造体内に存在しうるような他の材料ら使用可能
である。
部分的に完成した構造体に加えられる。好適にはこれは
シラン（ＳｉＨ４）またはジクロロシラン（ＳｉＨ２Ｃ
Ｊ１２）をアンモニア（ＮＨ３）と共に用いるＣＶＤに
よりつくることの出来るシリコン窒化物（Ｓｉ３Ｎ４）
の層である。これは炉内で約７００℃に加熱されて成分
ガスと反応する。蒸着は約１０００への厚さの層１０が
得られるまで行われる。絶縁特性を有し、中間レベル誘
電体に対しエッチストップとして作用し、この中間レベ
ル誘電体に対し次に選択的に且つ異方的に除去出来そし
て以降のプロセスあるいは信頼性に問題を生じることな
くこの構造体内に存在しうるような他の材料ら使用可能
である。
シリコン窒化物は好適であるが八１２０３も使用出来る
。第５図はこの段階におけるエッチストップ層１０を示
している。
。第５図はこの段階におけるエッチストップ層１０を示
している。
第６図において、約７０００〜９０００へのＢＰＳＧの
ような中間レベル誘電体層３４が次にこの構造体の上面
に加えられる。第６図はこの処理段階の構造を示してい
る。この段階において、中間レベル誘電体層３４はその
ままでもよく、あるいは多層金属が次に用いられるとき
のように実質的に平坦な表面が必要な場合にはならされ
てもよい。ライン３４ａはこれら条件でのＢＰＳＧ３４
の上面を示している。
ような中間レベル誘電体層３４が次にこの構造体の上面
に加えられる。第６図はこの処理段階の構造を示してい
る。この段階において、中間レベル誘電体層３４はその
ままでもよく、あるいは多層金属が次に用いられるとき
のように実質的に平坦な表面が必要な場合にはならされ
てもよい。ライン３４ａはこれら条件でのＢＰＳＧ３４
の上面を示している。
これに続いて電極１６に対するコンタクトウィンドーと
電極１４と１６間のソースまたはドレン領［２０に対す
るコンタクトウィンドーについてのマスキングが行われ
、る。コンタクトウィンドー３２は多結晶シリコンゲー
ト電極１４．１６に対して自己整合するものであり、ゲ
ート電極１４゜１６はその上にソース／ドレン２０を覆
う酸化物２４ｂより厚い酸化物２４ａを有する。コンタ
クトウィンドー３２はこれら多結晶シリコン電極に対し
て自己整合するから、製造段階においてその位置を設定
する際には、単一の多結晶シリコンプロセスの場合の分
離酸化物（第２〜７図には示さず）の縁のような他の縁
部に対しても整合出来る。
電極１４と１６間のソースまたはドレン領［２０に対す
るコンタクトウィンドーについてのマスキングが行われ
、る。コンタクトウィンドー３２は多結晶シリコンゲー
ト電極１４．１６に対して自己整合するものであり、ゲ
ート電極１４゜１６はその上にソース／ドレン２０を覆
う酸化物２４ｂより厚い酸化物２４ａを有する。コンタ
クトウィンドー３２はこれら多結晶シリコン電極に対し
て自己整合するから、製造段階においてその位置を設定
する際には、単一の多結晶シリコンプロセスの場合の分
離酸化物（第２〜７図には示さず）の縁のような他の縁
部に対しても整合出来る。
ダブル多結晶電界シールドプロセス、ではコンタクトウ
ィンドーはポリ■活性トランジスタゲート電極の縁に対
して整合出来る。はず垂直の電界分離縁または電界シー
ルド分離が用いられあるいはすべての多結晶シリコン層
がその上に厚い酸化物を有する場合には、自己整合した
コンタクトが分離およびすべての多結晶シリコンレベル
に対しこのプロセスを用いてなされるから整合は任意の
レベルで行うことが出来る。
ィンドーはポリ■活性トランジスタゲート電極の縁に対
して整合出来る。はず垂直の電界分離縁または電界シー
ルド分離が用いられあるいはすべての多結晶シリコン層
がその上に厚い酸化物を有する場合には、自己整合した
コンタクトが分離およびすべての多結晶シリコンレベル
に対しこのプロセスを用いてなされるから整合は任意の
レベルで行うことが出来る。
次に第１のエッチャントを用いてＢＰＳＧ中間レベル誘
電体３４がエッチストップ層１ｏまでエツチングされ、
次にならされそして、第２のエッチセントを用いて層１
ｏとその下の酸化物２４ｂがエツチングされる。
電体３４がエッチストップ層１ｏまでエツチングされ、
次にならされそして、第２のエッチセントを用いて層１
ｏとその下の酸化物２４ｂがエツチングされる。
好適にはこれらエツチング段階は乾式エツチングのみで
行われる。第１エツチヤントは窒化物であるエッチスト
ップ層１ｏに対し異方的且つ選択的にＢＰＳＧ３４をエ
ツチングする。第１乾式エツチングは例えばＣＨＦ３を
６０ＳＣＣＭで、ＣＦ４を３０ＳｃｃＭでそしｉ’Ｈｅ
を１ｌ１０５ＣＣで用いるＬａｍ５９０エツチング装置
で行うことが出来る。第２エツチヤントは異方性であり
層１０とその下の酸化物２４ｂをエツチングすると共に
ＢＰＳＧをもいく分がエツチングする。
行われる。第１エツチヤントは窒化物であるエッチスト
ップ層１ｏに対し異方的且つ選択的にＢＰＳＧ３４をエ
ツチングする。第１乾式エツチングは例えばＣＨＦ３を
６０ＳＣＣＭで、ＣＦ４を３０ＳｃｃＭでそしｉ’Ｈｅ
を１ｌ１０５ＣＣで用いるＬａｍ５９０エツチング装置
で行うことが出来る。第２エツチヤントは異方性であり
層１０とその下の酸化物２４ｂをエツチングすると共に
ＢＰＳＧをもいく分がエツチングする。
第２エツチセントは単結晶シリコンに対しては選択的で
ある。第２乾式エツチングは例えばｏ２とＣＨＦ３を用
いるアブライドマテリアルス社のモデル８１１０エツチ
ング装置を用いて行うことが出来る。またＰＫまたはＬ
ａｍエツチング装置も使用出来る。しかしながら第１段
階についてはエッチストップ層１０の上の中間レベル誘
電体層３４について選択的な乾式エツチングが適用出来
ない場合には層３４のはじめの８０％を乾式エッチセン
トで行い、残りの２０％と３０％の過エツチングとを湿
式エツチングで行ってもよい。湿式エツチングは体積比
で７＝１に希釈された４８％８％フッ素酸を用いて行う
ことが出来る。これはいく分界方性のエツチングとなる
。
ある。第２乾式エツチングは例えばｏ２とＣＨＦ３を用
いるアブライドマテリアルス社のモデル８１１０エツチ
ング装置を用いて行うことが出来る。またＰＫまたはＬ
ａｍエツチング装置も使用出来る。しかしながら第１段
階についてはエッチストップ層１０の上の中間レベル誘
電体層３４について選択的な乾式エツチングが適用出来
ない場合には層３４のはじめの８０％を乾式エッチセン
トで行い、残りの２０％と３０％の過エツチングとを湿
式エツチングで行ってもよい。湿式エツチングは体積比
で７＝１に希釈された４８％８％フッ素酸を用いて行う
ことが出来る。これはいく分界方性のエツチングとなる
。
いずれにしてもこのエツチングはソース／ドレン領域２
０に対するコンタクトウィンドーを開けるために一般に
層１０のライン４２間の第７図に示す部分をエツチング
する。層１０の部分１０ａは電極１６が多結晶シリコン
のみであるが、ポリサイドすなわらその上にシリサイド
を有するものであるかには無関係にゲート電極１６の側
壁に残ることになる。（部分１０ａは「スティック」と
称されており、これは第８Ｂ図に明確に示されている。
０に対するコンタクトウィンドーを開けるために一般に
層１０のライン４２間の第７図に示す部分をエツチング
する。層１０の部分１０ａは電極１６が多結晶シリコン
のみであるが、ポリサイドすなわらその上にシリサイド
を有するものであるかには無関係にゲート電極１６の側
壁に残ることになる。（部分１０ａは「スティック」と
称されており、これは第８Ｂ図に明確に示されている。
）またＩｆ！１１０のライン４４間の部分は電極１６へ
のコンタクトウィンドーを開けるためにエツチングされ
る。第２のエツチングの前−にＢＰＳＧがならされて第
７図に実線で示ず層３４の形をつくる。このＢＰＳＧが
上記のようにエツチングの前にならされる場合にはその
形はライン３４ａで示すようになる。ソース／ドレン領
域内の窒化物とその下の酸化物がエツチングされた後に
、この半導体Ｍ４造の最上面の層が加えられる。
のコンタクトウィンドーを開けるためにエツチングされ
る。第２のエツチングの前−にＢＰＳＧがならされて第
７図に実線で示ず層３４の形をつくる。このＢＰＳＧが
上記のようにエツチングの前にならされる場合にはその
形はライン３４ａで示すようになる。ソース／ドレン領
域内の窒化物とその下の酸化物がエツチングされた後に
、この半導体Ｍ４造の最上面の層が加えられる。
これは一般にアルミニウム合金層であるがあるいはソー
ス／ドレンとゲート電極の選ばれた面との接触をつくる
部材である。合金およびパッシベーション（ｐａｓｓｉ
ｖａｔｉｏｎ ）をここで行うことが出来る。
ス／ドレンとゲート電極の選ばれた面との接触をつくる
部材である。合金およびパッシベーション（ｐａｓｓｉ
ｖａｔｉｏｎ ）をここで行うことが出来る。
第８図および第９図はコンタクトウィンドーの不整合が
生じたときの本発明の方法のこの実施例による結果を拡
大して示している。第８Ａ、８Ｂ。
生じたときの本発明の方法のこの実施例による結果を拡
大して示している。第８Ａ、８Ｂ。
８Ｃ図はゲート電極または電界シールド電極１６に続く
ソース／ドレン領域に対するコンタクトウィンドーの形
成に関し、第９へ、９８図は電界酸化物１６ａの隣りの
ソース／ドレンに対するコンタクトウィンドーの形成に
関している。
ソース／ドレン領域に対するコンタクトウィンドーの形
成に関し、第９へ、９８図は電界酸化物１６ａの隣りの
ソース／ドレンに対するコンタクトウィンドーの形成に
関している。
第８Ａ、８Ｂ図はゲート電極１６とその左側の基体内の
活性領域２０を示している。酸化物層２４がこの活性領
域２０とゲート電極１６の上面とを覆っている。これは
２４ａで示すようにソース／ドレン２０の上では比較的
薄いが２４ｂで示すようにゲート電極１６の上では比較
的厚くなっている。
活性領域２０を示している。酸化物層２４がこの活性領
域２０とゲート電極１６の上面とを覆っている。これは
２４ａで示すようにソース／ドレン２０の上では比較的
薄いが２４ｂで示すようにゲート電極１６の上では比較
的厚くなっている。
コンタクトウィンドーは活性領域２０に対して開けられ
る。その理想的位置においてはコンタクトウィンドーは
矢印５０で示す位置の下であるが、装置内の許容度のた
めにマスクは実際には矢印５０から右にずれた矢印５２
の下の領域をエツチングするようにセットされる。矢印
５２は部分的にゲート電極１６と重なることがわかる。
る。その理想的位置においてはコンタクトウィンドーは
矢印５０で示す位置の下であるが、装置内の許容度のた
めにマスクは実際には矢印５０から右にずれた矢印５２
の下の領域をエツチングするようにセットされる。矢印
５２は部分的にゲート電極１６と重なることがわかる。
その結果、エツチングがまず点線５４に沿って生じライ
ン５４間の中間レベル５ｌｔＮ体層３４の部分は上記の
エッチャントにより除去される。そのようなエツチング
は窒化物層１０に達するとき停止する。
ン５４間の中間レベル５ｌｔＮ体層３４の部分は上記の
エッチャントにより除去される。そのようなエツチング
は窒化物層１０に達するとき停止する。
第８Ｂ図の実線は第１エツチングの後のこの段階を示し
ている。
ている。
次にエッチャントを上述のように変えて転線５６間の層
１０の部分をＦｉｌｏの垂直のスティック１０ａを残し
て除去する。また、このエツチングは酸化物２４ａ、２
４ｂのその時露出された部分を通じて下向きに続行する
。酸化物２４ｂは２４ａより厚いからこのエツチングは
ゲート電極１６には達しない。いく分かの酸化物２４ｂ
が、コンタクトウィンドー内のソース／ドレン領域２０
を露出させた後であってもゲート電極１６の上に残るの
であり、そして窒化物の除去が異方的であるからスティ
ック１０ａはこの側面に残り、従って電極１６への短絡
は生じえない。
１０の部分をＦｉｌｏの垂直のスティック１０ａを残し
て除去する。また、このエツチングは酸化物２４ａ、２
４ｂのその時露出された部分を通じて下向きに続行する
。酸化物２４ｂは２４ａより厚いからこのエツチングは
ゲート電極１６には達しない。いく分かの酸化物２４ｂ
が、コンタクトウィンドー内のソース／ドレン領域２０
を露出させた後であってもゲート電極１６の上に残るの
であり、そして窒化物の除去が異方的であるからスティ
ック１０ａはこの側面に残り、従って電極１６への短絡
は生じえない。
本発明のプロセスは側壁スペーサがあるときにゲート電
極を保護するために使用出来るのであり、これは僅かに
ドーピングされたドレンを得るために使用出来る。第８
Ｃ図は第８Ｂ図の段階と同じ段階であるがｎチャンネル
の僅かにドーピングされたドレントランジスタ構造を断
面で示している。
極を保護するために使用出来るのであり、これは僅かに
ドーピングされたドレンを得るために使用出来る。第８
Ｃ図は第８Ｂ図の段階と同じ段階であるがｎチャンネル
の僅かにドーピングされたドレントランジスタ構造を断
面で示している。
この構造は側壁スペーサ１６ａの付加との組合せたドー
パント注入技術により得られるものである。
パント注入技術により得られるものである。
このスペーサはソース／ドレン注入部２０ａ小線母のド
ーパント（一般に５×１０１２〜５×１０１３イオン／
ｃｉ ）の注入後であって大線量のソース／ドレンド
ーパント２０（６ｘ１０１５イオン／ｄ）の注入前に形
成される。この場合、例えば酸化物からなるスペーサ１
６ａの厚さは０．１〜０．３μｍであり回路の完成後に
この構造内に残るものである。スペーサ１６ａの厚さは
最適デバイス性能を考慮してきめられる。これはゲート
電極１６とコンタクトウィンドー３２に次に蒸着される
金属との間に信頼性の高い絶縁を与えるに充分に厚いも
のであってもあるいはそうでなくともよい。
ーパント（一般に５×１０１２〜５×１０１３イオン／
ｃｉ ）の注入後であって大線量のソース／ドレンド
ーパント２０（６ｘ１０１５イオン／ｄ）の注入前に形
成される。この場合、例えば酸化物からなるスペーサ１
６ａの厚さは０．１〜０．３μｍであり回路の完成後に
この構造内に残るものである。スペーサ１６ａの厚さは
最適デバイス性能を考慮してきめられる。これはゲート
電極１６とコンタクトウィンドー３２に次に蒸着される
金属との間に信頼性の高い絶縁を与えるに充分に厚いも
のであってもあるいはそうでなくともよい。
またこの構造はスペーサがコンタクトの形成前に除去さ
れて電極１６の側面に材料を残さないように形成されて
もよい。第８Ｃ図に示すようにソース／ドレンドーパン
トを有するトランジスタ構造をつくるには多くの方法が
使用出来る。本発明はゲート電極１６と次に与えられる
金属との間にゲート電極の側壁を保護するための層１０
のスティック１０ａを残すことにより適正な絶縁を与え
るものであるから、本発明を使用するときにはこの構造
をつくる方法は任意である。このようにゲート電極の側
壁の処理方法は後に与えられる金属あるいは本発明の使
用に伴う他の導電性の層からのゲート電極の分離に対し
ては決定的なものではない。従って自己整合コンタクト
を用いるときには従来のトランジスタ製造技術に対して
その融通性が極めて高くなる。
れて電極１６の側面に材料を残さないように形成されて
もよい。第８Ｃ図に示すようにソース／ドレンドーパン
トを有するトランジスタ構造をつくるには多くの方法が
使用出来る。本発明はゲート電極１６と次に与えられる
金属との間にゲート電極の側壁を保護するための層１０
のスティック１０ａを残すことにより適正な絶縁を与え
るものであるから、本発明を使用するときにはこの構造
をつくる方法は任意である。このようにゲート電極の側
壁の処理方法は後に与えられる金属あるいは本発明の使
用に伴う他の導電性の層からのゲート電極の分離に対し
ては決定的なものではない。従って自己整合コンタクト
を用いるときには従来のトランジスタ製造技術に対して
その融通性が極めて高くなる。
ゲート電極または電界シールド縁部についてこれまで述
べた自己整合コンタクト用のプロセスはまた電界酸化物
の縁部に近いところにあるデバイスの活性領域の一体性
をも維持するものである。
べた自己整合コンタクト用のプロセスはまた電界酸化物
の縁部に近いところにあるデバイスの活性領域の一体性
をも維持するものである。
第９Ａ、９８図は基体１２内の活性領域２０に隣接する
電界酸化物１６ａを示している。酸化物１６ａはその縁
部が実質的に垂直となるように準備されている。前述の
［減少した鳥の口ばし」は５ＩＬＯ（遮蔽インターフェ
ース局部酸化）または他の方法により達成出来る。酸化
物Ｊ１２４ａは活性領域２０の上面に伸びている。第８
Ａ、８８図に示すように、ソース／ドレン２０へのコン
タクトウィンドー３２は矢印５２で示す位置に配置され
ており、これは不整合により電界酸化物１６ａの左縁と
重なっている。エツチングはまず前述のように点線５４
に沿って生じる。このエツチングはエッチャントが窒化
物Ｆｒ１１０に達したとき停止する。第９Ｂ図の実線は
第１エツチングの後のこの段階を示している。
電界酸化物１６ａを示している。酸化物１６ａはその縁
部が実質的に垂直となるように準備されている。前述の
［減少した鳥の口ばし」は５ＩＬＯ（遮蔽インターフェ
ース局部酸化）または他の方法により達成出来る。酸化
物Ｊ１２４ａは活性領域２０の上面に伸びている。第８
Ａ、８８図に示すように、ソース／ドレン２０へのコン
タクトウィンドー３２は矢印５２で示す位置に配置され
ており、これは不整合により電界酸化物１６ａの左縁と
重なっている。エツチングはまず前述のように点線５４
に沿って生じる。このエツチングはエッチャントが窒化
物Ｆｒ１１０に達したとき停止する。第９Ｂ図の実線は
第１エツチングの後のこの段階を示している。
次にエッチャントを変えて点線５６間の層１０の部分を
除去する。同じくこのエツチングは下向きにそのとき露
出された酸化物２４ａと１６ａへと続けられる。酸化物
１６ａの左側に示す縁は実質的に垂直であってソース／
ドレン領域２０と接触するからその領域におけるエツチ
ングプロセスによるいくらかの酸化物１６ａの除去は基
体１２への金属の短絡を生じさせない。酸化物１６ａの
縁部に要求される垂直の度合は金属化の前のソース／ド
レンドーピングの深さによりきまる。ソース／ドレンが
浅ければそれだけ酸化物の縁部についての垂直度の要求
が大となる。
除去する。同じくこのエツチングは下向きにそのとき露
出された酸化物２４ａと１６ａへと続けられる。酸化物
１６ａの左側に示す縁は実質的に垂直であってソース／
ドレン領域２０と接触するからその領域におけるエツチ
ングプロセスによるいくらかの酸化物１６ａの除去は基
体１２への金属の短絡を生じさせない。酸化物１６ａの
縁部に要求される垂直の度合は金属化の前のソース／ド
レンドーピングの深さによりきまる。ソース／ドレンが
浅ければそれだけ酸化物の縁部についての垂直度の要求
が大となる。
第８，９図について述べたプロセスの結果として、活性
領域へのコンタクトウィンドーは自己整合され、すなわ
ち、それが接続がなされない近辺の要素に対する短絡に
対し保護されることになる。
領域へのコンタクトウィンドーは自己整合され、すなわ
ち、それが接続がなされない近辺の要素に対する短絡に
対し保護されることになる。
従って厚い中間レベル誘電体が多結晶シリコン要素の上
に置かれるという事実にも拘らず理想位置からのコンタ
クトウィンドーの許容度内での不整合、重なりあるいは
ずれを許を設計規準が使用出来る。これは本発明の主目
的を達成するものであり且つ２５６ｋ （またはそれ以
上）のＲＡＭに必要とされる積極的な目安をつくること
を可能にするものである。コンタクトウィンドーは多結
晶シリコンの縁部または電界シールドまたは分離縁部に
対してこれまでよりもかなり近くに配置出来る。
に置かれるという事実にも拘らず理想位置からのコンタ
クトウィンドーの許容度内での不整合、重なりあるいは
ずれを許を設計規準が使用出来る。これは本発明の主目
的を達成するものであり且つ２５６ｋ （またはそれ以
上）のＲＡＭに必要とされる積極的な目安をつくること
を可能にするものである。コンタクトウィンドーは多結
晶シリコンの縁部または電界シールドまたは分離縁部に
対してこれまでよりもかなり近くに配置出来る。
製造装置における公称許容度による正規の位置からのず
れは回路の適正動作を妨げるような短絡を生じさせるこ
となく許される。その結果、シリコン領域が更に効果的
に使用出来ることになる。更に窒化物はゲート誘電体と
して使用されない。
れは回路の適正動作を妨げるような短絡を生じさせるこ
となく許される。その結果、シリコン領域が更に効果的
に使用出来ることになる。更に窒化物はゲート誘電体と
して使用されない。
単一多結晶シリコンＮチャンネル系に適用された本発明
の方法の実施例を要約すると、１組の段階が次のように
生じうる。
の方法の実施例を要約すると、１組の段階が次のように
生じうる。
１、 シリコン基体上に薄い酸化物を成長させる。
２、 多結晶シリコンを形成、それをドーピングしそし
て酸化する。
て酸化する。
３、 活性領域内のゲート酸化物をいく分残しながら酸
化物とその下の多結晶シリコン■をパターン化してエツ
チングする。
化物とその下の多結晶シリコン■をパターン化してエツ
チングする。
４、 ソースとドレンに不純物を注入し熱的に駆動する
。
。
５、 ソース／ドレン領域ではなくポリ■ゲート電極に
対し酸化物を介してコンタクトウィンドーをマスキング
しエツチングする。
対し酸化物を介してコンタクトウィンドーをマスキング
しエツチングする。
６、 窒化物層を付着させる。
７、 ＢＰＳＧを付着させる（密度を高めならしを行
う） ８、 コンタクトウィンドーをボリエグート電極とソー
ス／ドレン領域に対しマスキングを行う。
う） ８、 コンタクトウィンドーをボリエグート電極とソー
ス／ドレン領域に対しマスキングを行う。
９、 窒化層へとＢＰＳＧを通じてエツチングを行う。
１０、 （Ｂ Ｐ Ｓ Ｇを高密度化しそしてなら
す）月、 ソース／ドレンとポリニゲ−１〜電極へ窒化
物層とその下の酸化物を異方的にエツチング、エッチス
トップのスティックを残す。
す）月、 ソース／ドレンとポリニゲ−１〜電極へ窒化
物層とその下の酸化物を異方的にエツチング、エッチス
トップのスティックを残す。
１２、 相互接続用に金属または他の導電材料を加え
る。
る。
０ＭＯ８にお番プるシリサイドを用いる単一多結晶系に
本発明を応用する方法を要約すると次の通りである。
本発明を応用する方法を要約すると次の通りである。
１、 シリコン基体上に薄い酸化物を成長させる。
２、 多結晶シリコンを付着させてドーピングする。
３、 シリサイドと酸化物を付着させて酸化物／シリサ
イド／多結晶シリコン層をマスキングし、エツチングし
そして焼なまして活性領域内にいく分からゲート酸化物
を残す。
イド／多結晶シリコン層をマスキングし、エツチングし
そして焼なまして活性領域内にいく分からゲート酸化物
を残す。
４、 Ｎチャンネルソース／ドレンの注入用にマスキ
ングする。
ングする。
５、 Ｎチャンネルソース／ドレン用に砒素または燐
を注入して必要であれば熱駆動する。
を注入して必要であれば熱駆動する。
６３ マスキングを行ってＰチャンネルソース／ドレ
ンドーパントを注入する。
ンドーパントを注入する。
７、 ソース／ドレン領域ではなくシリサイド／多結晶
シリコン層にコンタクトウィンドーをマスキングにより
エツチングする。
シリコン層にコンタクトウィンドーをマスキングにより
エツチングする。
８、 窒化物層を形成する。
９、 ＢＰＳＧを形成する（ドーパントを高密度化し
、ならしそして活性化する）。
、ならしそして活性化する）。
１０、 シリサイド／多結晶シリコン電極とソース／
ドレン領域に対しコンタクトウィンドーをマスキングす
る。
ドレン領域に対しコンタクトウィンドーをマスキングす
る。
１１、 ＢＰＳＧを通じて窒化物層へとエツチングを
行う。
行う。
１２、 （ＢＰＳＧを高密電化してならし、ドーパ
ントを活性化する） １３、 窒化層とその下の酸化物を通じてソース／ド
レンとシリサイドをエツチングし、エッチストップのス
ティックを残す。
ントを活性化する） １３、 窒化層とその下の酸化物を通じてソース／ド
レンとシリサイドをエツチングし、エッチストップのス
ティックを残す。
１４、 相互接続のための金属または他の導電材料を
加える。
加える。
上記のようにこのプロセスはダブル多結晶シリコン系に
有効である。そのような場合にはボリエとポリ■間の短
絡を防ぐためにポリ■の側面に薄い酸化物を成長させる
とよい。この酸化物は好適には厚さ約５００人であるが
自己整合コンタクトをつくるには必要ではない。これま
での説明からして、ここではダブル多結晶シリコン技術
用の本方法の各段階を概略的に述べれば充分である。更
にいずれの多結晶レベルもポリサイドでよいことがわか
る。要するに、そのようなシステムにおけるプロセス段
階は次のようであり、これは０ＭＯ８であってもよいが
、単なる例にすぎない。
有効である。そのような場合にはボリエとポリ■間の短
絡を防ぐためにポリ■の側面に薄い酸化物を成長させる
とよい。この酸化物は好適には厚さ約５００人であるが
自己整合コンタクトをつくるには必要ではない。これま
での説明からして、ここではダブル多結晶シリコン技術
用の本方法の各段階を概略的に述べれば充分である。更
にいずれの多結晶レベルもポリサイドでよいことがわか
る。要するに、そのようなシステムにおけるプロセス段
階は次のようであり、これは０ＭＯ８であってもよいが
、単なる例にすぎない。
１、 シリコン基体上に薄い酸化物を成長させる。
２、 ポリＩを付着しドーピングする。
３、 ボリエを酸化、マスキングしそれにエツチングす
る。
る。
４、 ポリ■ゲート酸化物用にシリコン基体上およびポ
リＩＩ極の側面上に薄い酸化物を成長させる。
リＩＩ極の側面上に薄い酸化物を成長させる。
５、 ポリ■を付着し、ドーピングし酸化する。
６、 ポリ■をマスキングしエツチングして活性領域内
にいく分かのゲート酸化物を残す。
にいく分かのゲート酸化物を残す。
７、 ソースおよびドレン不純物を注入し熱駆動する。
８、 ソース／ドレン領域ではな（ポリＩとポリ■にコ
ンタクトウィンドーをマスキングしエツチングする。
ンタクトウィンドーをマスキングしエツチングする。
９、 窒化物層を付着する。
１０、 Ｂ Ｐ Ｓ Ｇを付着する（ＢＰＳＧを高密
度化し、ならす）。。
度化し、ならす）。。
１１、 ポリ■およびポリ■ゲート電楊とソース／ド
レン領域に対しコンタクトウィンドーをマスクする。
レン領域に対しコンタクトウィンドーをマスクする。
１２、 Ｂ Ｐ Ｓ Ｇを通じて窒化物層をエツチン
グする。
グする。
１３、 （ＢＰＳＧを高密度化しならす）１４、
窒化物層とその下の酸化物を通じてソース／ドレン領域
およびボリエおよびポリ■ゲート電極へとエツチングを
行う。
窒化物層とその下の酸化物を通じてソース／ドレン領域
およびボリエおよびポリ■ゲート電極へとエツチングを
行う。
１５、相互接続用の金属または他の導電材料を加える。
本発明の実施例そは自己整合したコンタクトを個々の多
結晶シリコンレベル（ポリ■またはポリ■）に対し、あ
るいは同時に両レベルに対しつくることが出来る。この
コンタクトは厚い酸化物が与えられた多結晶シリコンレ
ベルの上につくられる場合にはそのレベルにつくること
が出来る。すべての実施例において、自己整合したコン
タクトは下の酸化物層が実質的に垂直の側壁を有する場
合にはその層に対してつくることが出来る。本発明を用
いれば多結晶シリコンの縁部がポリサイド構造となって
いるかどうかあるいはＬＤＤのような進歩したトランジ
スタ構造を用いるかどうかには拘りなく、そして使用さ
れるゲート導電体の形成には無関係に電界酸化物縁部電
界シールド電極縁部およびゲート電極縁部に対して自己
整合したコンタクトを同時につくることが可能である。
結晶シリコンレベル（ポリ■またはポリ■）に対し、あ
るいは同時に両レベルに対しつくることが出来る。この
コンタクトは厚い酸化物が与えられた多結晶シリコンレ
ベルの上につくられる場合にはそのレベルにつくること
が出来る。すべての実施例において、自己整合したコン
タクトは下の酸化物層が実質的に垂直の側壁を有する場
合にはその層に対してつくることが出来る。本発明を用
いれば多結晶シリコンの縁部がポリサイド構造となって
いるかどうかあるいはＬＤＤのような進歩したトランジ
スタ構造を用いるかどうかには拘りなく、そして使用さ
れるゲート導電体の形成には無関係に電界酸化物縁部電
界シールド電極縁部およびゲート電極縁部に対して自己
整合したコンタクトを同時につくることが可能である。
更に充分に選択性（ＢＰＳＧから窒化物へ）をもつエツ
チングが使用出来るのであれば中間レベル誘電体がコン
タクトウィンドーのエツチングの前でもあるいはそれに
続いてならされても自己整合コンタクトをつくることが
出来る。
チングが使用出来るのであれば中間レベル誘電体がコン
タクトウィンドーのエツチングの前でもあるいはそれに
続いてならされても自己整合コンタクトをつくることが
出来る。
上述の実施例では第３図の酸化物２４ｂは多結晶シリコ
ンのエツチング後に活性領域に残る酸化物である。以降
の注入段階のスクリーン酸化物として用いるために活性
領域に充分な酸化物を残す多結晶シリコンのエツチング
は本発明には不要であるが、この実施例では単に例とし
て用いられている。そのようなエツチングが不可能であ
りそして裸のシリコンへの注入が望ましくないのであれ
ば薄いスクリーン酸化物を多結晶シリコン層の限定後に
成長させてもよい。これは自己整合コンタクトのプロセ
スには全く影響しない。場合によってはそのような酸化
物の厚さは、酸化が殆んど許されないポリサイドゲート
構造の使用によりあるいはＬＤＤのような特別のゲート
電極構造の使用により制限されることがある。
ンのエツチング後に活性領域に残る酸化物である。以降
の注入段階のスクリーン酸化物として用いるために活性
領域に充分な酸化物を残す多結晶シリコンのエツチング
は本発明には不要であるが、この実施例では単に例とし
て用いられている。そのようなエツチングが不可能であ
りそして裸のシリコンへの注入が望ましくないのであれ
ば薄いスクリーン酸化物を多結晶シリコン層の限定後に
成長させてもよい。これは自己整合コンタクトのプロセ
スには全く影響しない。場合によってはそのような酸化
物の厚さは、酸化が殆んど許されないポリサイドゲート
構造の使用によりあるいはＬＤＤのような特別のゲート
電極構造の使用により制限されることがある。
本発明は電界シールドおよびシリサイドを用いるダブル
多結晶シリコンプロセスに有効である。
多結晶シリコンプロセスに有効である。
第１０Ａ図はそのようなプロセスを用いてつくられた構
造の平面図であり、高密度ＩＣ内でのコンタクトウィン
ドーの位置ぎめについての設計規準の問題の理解をより
高めるものである。第１０Ａ図は通常のＬＯＧＯ８分離
ではなくダブル多結晶シリコン電界シールド構造を用い
る高密度ＤＲＡＭのいくつかの要素を示している。電界
シールドは高密度構造に非常に有用であって特に１９８
４年１月２６日出願の米国特許出願第５７４．０５６号
に示されている。基本的には比較的厚い酸化物からなる
電界シールドトランジスタが隣接するメモリセル間に厚
い酸化物を用いてそれらセルを分離するものであり、酸
化物の上にボリエが配置される。このボリエはセル間の
トランジスタがオフとなるように一般に接続されるゲー
ト電極として作用する。（本発明がＬＯＣＯ８構造その
他に応用される点に注意され度い。）第１０Ａ図は夫々
６個の辺をもつ４＠のセルコンデンサ６２の部分を示し
ている。これらコンデンサのプレートの１方がシリコン
構造でのドーピングされた領域である。他方のプレート
は同じく電界シールドとして用いられるボリエの層６３
内に形成される。層６３は図の全面をはｆｌうが、説明
の便宜上この層は図面を明瞭にするためにそれ自体を記
入せず参照数字６３により示しである。
造の平面図であり、高密度ＩＣ内でのコンタクトウィン
ドーの位置ぎめについての設計規準の問題の理解をより
高めるものである。第１０Ａ図は通常のＬＯＧＯ８分離
ではなくダブル多結晶シリコン電界シールド構造を用い
る高密度ＤＲＡＭのいくつかの要素を示している。電界
シールドは高密度構造に非常に有用であって特に１９８
４年１月２６日出願の米国特許出願第５７４．０５６号
に示されている。基本的には比較的厚い酸化物からなる
電界シールドトランジスタが隣接するメモリセル間に厚
い酸化物を用いてそれらセルを分離するものであり、酸
化物の上にボリエが配置される。このボリエはセル間の
トランジスタがオフとなるように一般に接続されるゲー
ト電極として作用する。（本発明がＬＯＣＯ８構造その
他に応用される点に注意され度い。）第１０Ａ図は夫々
６個の辺をもつ４＠のセルコンデンサ６２の部分を示し
ている。これらコンデンサのプレートの１方がシリコン
構造でのドーピングされた領域である。他方のプレート
は同じく電界シールドとして用いられるボリエの層６３
内に形成される。層６３は図の全面をはｆｌうが、説明
の便宜上この層は図面を明瞭にするためにそれ自体を記
入せず参照数字６３により示しである。
１１６３内には開口６４（不規則な８角を形成する実線
で示す）がある。開口６４は多結晶シリコンの活性領域
を限定し、そしてポリ■で形成されるワードライン６５
がこの活性領域６４を通りそこにゲート電極を形成する
。好適にはワードライン６５はポリサイドすなわちその
上にシリサイドを有する多結晶シリコンである。これら
要素のすべての上に配置される２本の金属のビットライ
ンはワードライン６５に対し交叉する点線６６で示され
ている。第１０Ａ図に対応する回路図を第１０Ｂ図に示
す。
で示す）がある。開口６４は多結晶シリコンの活性領域
を限定し、そしてポリ■で形成されるワードライン６５
がこの活性領域６４を通りそこにゲート電極を形成する
。好適にはワードライン６５はポリサイドすなわちその
上にシリサイドを有する多結晶シリコンである。これら
要素のすべての上に配置される２本の金属のビットライ
ンはワードライン６５に対し交叉する点線６６で示され
ている。第１０Ａ図に対応する回路図を第１０Ｂ図に示
す。
夫々の活性領域６４内にはコンタクトウィンドー６７が
あり、これは金属のような導体で充されると活性領域６
４内のソースまたはドレン領域とビットライン６６との
間の電気的連絡を与えるコンタクトをつくる通常は各開
口６４はゲート酸化物を露出させる。領域６４内の各コ
ンタクトウィンドー６７はゲート酸化物を通り、基体中
に形成される下側のソース／ドレン領域の一部を露出さ
せる開口を与える。一般にコンタクトウィンドー６７の
幅は１．０ミクロンと２．０ミクロンの間である。
あり、これは金属のような導体で充されると活性領域６
４内のソースまたはドレン領域とビットライン６６との
間の電気的連絡を与えるコンタクトをつくる通常は各開
口６４はゲート酸化物を露出させる。領域６４内の各コ
ンタクトウィンドー６７はゲート酸化物を通り、基体中
に形成される下側のソース／ドレン領域の一部を露出さ
せる開口を与える。一般にコンタクトウィンドー６７の
幅は１．０ミクロンと２．０ミクロンの間である。
第１０Ａ図からセルコンデンサ６２は互いに接近してお
り、シリコン面積の有効利用を行っていることがわかる
。相対寸法ははイ次の通りである。コンタクトウィンド
ー６７の幅と高さは夫々１．２５ミクロン、１．５ミク
ロンであり、多結□晶シリコンのライン６５の幅は約２
．０ミクロンであり、金属のビットライン６６の幅は約
２．４ミクロンであり、セルコンデンサのプレート６２
の幅と高さは夫々的４．１ミクロンと５．５ミクロンで
ある。コンタクトウィンド−６７自体の寸法許容度は０
．５ミクロン以上である。高ど度構造は一般にコンタク
トが適正に配置される場合にのみ製造出来る。コンタク
トウィンドー６７がたまたまワードライン６５に接触し
たとすれば対応するビットライン６６がワードライン６
５に短絡しセルが動作不能になる。同様に、ビットライ
ン６６はウィンド６７を通じてポリＩＩ界シールド６３
に接触してはならない。
り、シリコン面積の有効利用を行っていることがわかる
。相対寸法ははイ次の通りである。コンタクトウィンド
ー６７の幅と高さは夫々１．２５ミクロン、１．５ミク
ロンであり、多結□晶シリコンのライン６５の幅は約２
．０ミクロンであり、金属のビットライン６６の幅は約
２．４ミクロンであり、セルコンデンサのプレート６２
の幅と高さは夫々的４．１ミクロンと５．５ミクロンで
ある。コンタクトウィンド−６７自体の寸法許容度は０
．５ミクロン以上である。高ど度構造は一般にコンタク
トが適正に配置される場合にのみ製造出来る。コンタク
トウィンドー６７がたまたまワードライン６５に接触し
たとすれば対応するビットライン６６がワードライン６
５に短絡しセルが動作不能になる。同様に、ビットライ
ン６６はウィンド６７を通じてポリＩＩ界シールド６３
に接触してはならない。
第１０Ｃ図は第１０Ａ図の線Ｂ−８における断面を拡大
して示しており、これはメモリセルの部分である。基体
７０はＰ形シリコンである。その上には電界シールドト
ランジスタと活性Ｎチャンネルトランジスタの閾値電圧
を調整するための電界シールドボロン注、入部７２があ
る。下側のコンデンサプレート６２用のボロンおよび砒
素注入部７４と７６は電界シールド注入部内にある。第
１０Ｃ図の右側には電界シールド誘電体７８が示されて
いる。これは砒素注入部７６の上のセル酸化物８０より
厚くなっている。例えば１５００人の厚みをもつポリ１
層８２は酸化物７８．８０の上になる。（電界シールド
誘電体７８の上に多結晶シリコンは電界シールドを用い
る関係１常にオフであるトランジスタのゲート電極とし
て作用する。）ポリ■の上には例えば３０００人の厚み
の中間多結晶シリコン酸化物８４がある。ワードライン
６５はポリ■の下部８６とシリサイドの上部８８を有す
るポリサイドからなる。ワードライン６５は酸化物８４
の上にある。多結晶シリコン要素８２（電界シールドゲ
ート電橋）の側壁には酸化物８７ａがある。例えば厚さ
５００人の酸化物８７ａは第１０Ａ図の回路いずれにお
いても（例えば要素６５が要素子６４の縁と交わるとこ
ろ）要素６５から要素８２を分離するための絶縁体とし
て成長させられている。この酸化物８７ａはポリシリサ
イド要素６５により形成されるトランジスタ用のゲー］
−酸化物である酸化物８７の成長中に成長する。これは
前述のように自己整合コンタクトプロセスには必要でな
くダブル多結晶シリコンプロセスに必要である。窒化物
の１Ｗ９０はワードライン６５の上部とそれによっては
覆われない酸化物８４とを覆っている。
して示しており、これはメモリセルの部分である。基体
７０はＰ形シリコンである。その上には電界シールドト
ランジスタと活性Ｎチャンネルトランジスタの閾値電圧
を調整するための電界シールドボロン注、入部７２があ
る。下側のコンデンサプレート６２用のボロンおよび砒
素注入部７４と７６は電界シールド注入部内にある。第
１０Ｃ図の右側には電界シールド誘電体７８が示されて
いる。これは砒素注入部７６の上のセル酸化物８０より
厚くなっている。例えば１５００人の厚みをもつポリ１
層８２は酸化物７８．８０の上になる。（電界シールド
誘電体７８の上に多結晶シリコンは電界シールドを用い
る関係１常にオフであるトランジスタのゲート電極とし
て作用する。）ポリ■の上には例えば３０００人の厚み
の中間多結晶シリコン酸化物８４がある。ワードライン
６５はポリ■の下部８６とシリサイドの上部８８を有す
るポリサイドからなる。ワードライン６５は酸化物８４
の上にある。多結晶シリコン要素８２（電界シールドゲ
ート電橋）の側壁には酸化物８７ａがある。例えば厚さ
５００人の酸化物８７ａは第１０Ａ図の回路いずれにお
いても（例えば要素６５が要素子６４の縁と交わるとこ
ろ）要素６５から要素８２を分離するための絶縁体とし
て成長させられている。この酸化物８７ａはポリシリサ
イド要素６５により形成されるトランジスタ用のゲー］
−酸化物である酸化物８７の成長中に成長する。これは
前述のように自己整合コンタクトプロセスには必要でな
くダブル多結晶シリコンプロセスに必要である。窒化物
の１Ｗ９０はワードライン６５の上部とそれによっては
覆われない酸化物８４とを覆っている。
第１０Ｃ図の左側にはシリサイド部分９４により覆われ
るポリ■部分９２を有する他のポリサイドライン６５が
示されている。この左側にはコンタクトウィンドー６７
がある。Ｎ形ソース／ドレン注入部６４がポリサイドゲ
ート電橋６５を囲んでいる。中間レベル誘電体９８ （
ＢＰＳＧ）が窒化物層９０の上にある。
るポリ■部分９２を有する他のポリサイドライン６５が
示されている。この左側にはコンタクトウィンドー６７
がある。Ｎ形ソース／ドレン注入部６４がポリサイドゲ
ート電橋６５を囲んでいる。中間レベル誘電体９８ （
ＢＰＳＧ）が窒化物層９０の上にある。
第１０Ｄ図は第１０Ａ図の線Ｃ−Ｃにおける第１０Ｃ図
の断面に直角の断面図である。これはコンタクトウィン
ドー６７を適正に配置するためのポリ■を示している。
の断面に直角の断面図である。これはコンタクトウィン
ドー６７を適正に配置するためのポリ■を示している。
図示のようにビットライン６５はウィンドと窒化物９０
を通り伸びてソース／ドレン領域６４と接触する。
を通り伸びてソース／ドレン領域６４と接触する。
本発明の使用例が第１０Ｅ図に更に示されており、第１
０Ｅ図は第１０Ｄ図と同様のものである。
０Ｅ図は第１０Ｄ図と同様のものである。
第１０Ｅ図において、コンタクト６７は電界シールド電
極８２の縁部に向けて右に不整合となっている。シリコ
ン窒化物のスティック９０ａが電極８２の側面に残って
それをビットライン６６から保護している。いく分かの
酸化物８４がＴｘ Ｗｌ ８２の上に残ってそれをビッ
トライン６６から保護している。このようにコンタクト
は不整合に拘らず電極８２の上または側部への短絡なし
にソース／ドレン領域６４に対してつくられる。
極８２の縁部に向けて右に不整合となっている。シリコ
ン窒化物のスティック９０ａが電極８２の側面に残って
それをビットライン６６から保護している。いく分かの
酸化物８４がＴｘ Ｗｌ ８２の上に残ってそれをビッ
トライン６６から保護している。このようにコンタクト
は不整合に拘らず電極８２の上または側部への短絡なし
にソース／ドレン領域６４に対してつくられる。
第１０Ａ〜第１０Ｄ図の概念において本発明を用いれば
ポリサイドライン６５に対しコンタクトウィンドー６７
を整合しそしてポリ■要索６３の縁部（６４）に対する
自己整合させることが出来る。ポリサイドラインは例え
ばそれらの上に酸化物を右していない点に注意され度い
。その上にかなりの酸化物を右するとすればボリエとポ
リ■の両方に対する自己整合があることになる。
ポリサイドライン６５に対しコンタクトウィンドー６７
を整合しそしてポリ■要索６３の縁部（６４）に対する
自己整合させることが出来る。ポリサイドラインは例え
ばそれらの上に酸化物を右していない点に注意され度い
。その上にかなりの酸化物を右するとすればボリエとポ
リ■の両方に対する自己整合があることになる。
本発明の他の利点は接触抵抗に関しでいる。アルミニウ
ムコンタクトとソースまたはドレン領域間の抵抗が小さ
いことが重要である。従ってコンタクトエンハンスメン
トドーピングが一般にＮデセンネルプロセス中に行われ
てソースまたはドレンコンタクトの抵抗を下げる。、こ
れはウインドーがエツチングにより開けられた直後にコ
ンタクトウィンドーにイオン注入または拡散することに
より行うことが出来る。通常通りに拡散はＮチレンネル
デバイスへの拡散の利点がＰチャンネルデバイスには有
害となるために高密度ＣＭＯ８部分については行うこと
が出来ない。ホトレジストを所望の温度でのマスクとし
ては使用出来ず、従ってイオン注入が０ＭＯ８に必要と
なる。しかしながら欠点はイオン注入が高価につき、所
望の線間レベルでは時間がかかるものであり、そして２
回の付加的なマスキング段階が必要である。
ムコンタクトとソースまたはドレン領域間の抵抗が小さ
いことが重要である。従ってコンタクトエンハンスメン
トドーピングが一般にＮデセンネルプロセス中に行われ
てソースまたはドレンコンタクトの抵抗を下げる。、こ
れはウインドーがエツチングにより開けられた直後にコ
ンタクトウィンドーにイオン注入または拡散することに
より行うことが出来る。通常通りに拡散はＮチレンネル
デバイスへの拡散の利点がＰチャンネルデバイスには有
害となるために高密度ＣＭＯ８部分については行うこと
が出来ない。ホトレジストを所望の温度でのマスクとし
ては使用出来ず、従ってイオン注入が０ＭＯ８に必要と
なる。しかしながら欠点はイオン注入が高価につき、所
望の線間レベルでは時間がかかるものであり、そして２
回の付加的なマスキング段階が必要である。
コンタクトエンハンスメント注入部は２つの目的を有す
る。第１はこれらは、ソース／ドレン注入により寄与さ
れるドーパントが所望のコンタクト抵抗をつくるには不
適当であるときにソース／ドレン領域に対する付加的ド
ーパントを与える。
る。第１はこれらは、ソース／ドレン注入により寄与さ
れるドーパントが所望のコンタクト抵抗をつくるには不
適当であるときにソース／ドレン領域に対する付加的ド
ーパントを与える。
第２図に、これらは第１Ｄ図に示すような場合が生じた
ときすなわちドーピングされない基体の部分が金属化用
に露出れるときドーパントを与える。
ときすなわちドーピングされない基体の部分が金属化用
に露出れるときドーパントを与える。
そのような場合にはコンタクトエンハンスメント１１入
部は望ましくない短絡を防止するが、マスキング段階お
よび注入に費用がかかる。
部は望ましくない短絡を防止するが、マスキング段階お
よび注入に費用がかかる。
本発明によればこれらの問題が解決される。本発明の主
要な点はソースおよびドレン注入部がエッチストップに
より次の熱段階にお（プる外方拡散から保護されること
である。ソース／ドレン注入部それ自体はぞのように保
護されるとき良好な回路性能をもたらす充分低いコンタ
クト抵抗が得られるようにする。更にほず垂直のゲート
電極縁部および電界酸化物縁部がこのプロレスにより使
用されそしてエッチストップ層のスティックがゲート電
極の側壁に残されるから、エツチング中にドーピングさ
れない基体を露出することが出来ない。
要な点はソースおよびドレン注入部がエッチストップに
より次の熱段階にお（プる外方拡散から保護されること
である。ソース／ドレン注入部それ自体はぞのように保
護されるとき良好な回路性能をもたらす充分低いコンタ
クト抵抗が得られるようにする。更にほず垂直のゲート
電極縁部および電界酸化物縁部がこのプロレスにより使
用されそしてエッチストップ層のスティックがゲート電
極の側壁に残されるから、エツチング中にドーピングさ
れない基体を露出することが出来ない。
従って上述のような層１０の使用はコンタクトエンハン
スメントを必要とせずに低抵抗のオーミック接触を与え
る場合に有利である。
スメントを必要とせずに低抵抗のオーミック接触を与え
る場合に有利である。
本発明はデバイスの性能を最適化するだに使用される側
壁プロセス（ゲート電極上の）とは無関係なＶＬＳ１回
路内の自己整合コンタクト用のプロセスを提供する。例
えばこのプロセスは前記米国特許とは異り、側壁上の不
要なあるいは望ましくない酸化物を必要としない。現在
チタニウムシリサイドのようなポリサイドゲート電極を
酸化することは望ましくない。このプロセスは他方にお
いて後につくられる相互接続あるいは他の要素からの分
離のような目的で側壁に任意の但の酸化物を付加するこ
と、あるいは二重拡散ドレンまたは僅かにドーピングさ
れたドレンデバイスのような最適化ＶＬＳＩＩ−ランジ
スタ構造をつくるためにスペーサを与える目的で側壁に
ある物質を加えることを許すべきである。
壁プロセス（ゲート電極上の）とは無関係なＶＬＳ１回
路内の自己整合コンタクト用のプロセスを提供する。例
えばこのプロセスは前記米国特許とは異り、側壁上の不
要なあるいは望ましくない酸化物を必要としない。現在
チタニウムシリサイドのようなポリサイドゲート電極を
酸化することは望ましくない。このプロセスは他方にお
いて後につくられる相互接続あるいは他の要素からの分
離のような目的で側壁に任意の但の酸化物を付加するこ
と、あるいは二重拡散ドレンまたは僅かにドーピングさ
れたドレンデバイスのような最適化ＶＬＳＩＩ−ランジ
スタ構造をつくるためにスペーサを与える目的で側壁に
ある物質を加えることを許すべきである。
本発明はまた無駄なシリコン１ｆｎｆｄを必要とする設
計規準を用いることなくトランジスタにコンタクトウィ
ンドーを配置しエツチングするためのプロセスを与える
ものであり、これは全てのゲートおよび電界酸化物また
は電界シールド縁部に同時に適用することが出来る。
計規準を用いることなくトランジスタにコンタクトウィ
ンドーを配置しエツチングするためのプロセスを与える
ものであり、これは全てのゲートおよび電界酸化物また
は電界シールド縁部に同時に適用することが出来る。
中間レベル誘電体の使用に拘ず半導体構造のコンタクト
を自己整合づるための技術が提供される。
を自己整合づるための技術が提供される。
この方法はメモリセル、トランジスタあるいは他のデバ
イスの一体性を損うことなくコンタクトウィンドーの位
置の許容度に拘りなくコンタクトウィンドーの信頼性の
高いエツチングを可能にするものである。
イスの一体性を損うことなくコンタクトウィンドーの位
置の許容度に拘りなくコンタクトウィンドーの信頼性の
高いエツチングを可能にするものである。
第１Ａ図は分離縁部近辺の活性領域とゲート電極の上の
コンタクトウィンドーを示す図、第１Ｂ図は第１Ａ図と
同様であって不整合のコンタクトウィンドーを示す図、
第１Ｃ図および第１Ｄ図は第１Ｂ図の線Ａ−△における
拡面図、第２図は本発明による構造を承り断面図、第３
図は酸化物で覆われた基体上の２個の多結晶シリコンゲ
ート電極を示す図、第４図は第３図の右側のゲート電極
に対してホトレジストを通じて切出されたコンタクト開
口および加熱駆動後の基体の活性領域内のイオン注入さ
れたソースおよびドレンを示す図、第５図は中間の部分
的に完成された構造を覆う層状のエッチストップを示す
図、第６図はエッチストップ層上の中間レベル誘電体層
を丞す図、第７図はエッチストップ層までコンタク１〜
ウインドーを通じてエツチングした後の第６図の構造を
示す図、第８Ａ図、第８Ｂ図、第８Ｃ図はゲートまたは
電界シールド電極への短絡を生ぜずにいかにしてソース
またはドレン用のコンタクトウィンドーをゲートまたは
電界シールド電極の上に部分的に配固しうるかを説明す
る図、第９Ａ図および第９Ｂ図はいかにして電界酸化物
の下の基体への短絡なしに電界酸化物縁部の上にソース
またはドレン用コンタクトウィンドーを部分的にＲａし
うるかを説明する図、第１０Δ図は二重多結晶電界シー
ルドプロセスと本発明を用いてつくられるＤＲＡＭメモ
リセルの平面図、第１０Ｂ図は第１０Ａ図の回路図、第
１０Ｃ図は第１０Ａ図の線Ｂ−８における断面図、第１
０Ｄ図は第１０Ａ図の線Ｃ−Ｃにおける断面図、第１０
Ｅ図は、第１０Ｄ図においてコンタクト６７が不整合と
なった場合の断面図である。 １０・・・エッチストップ層、１２・・・基体、１／Ｉ
、１６・・・多結晶シリコングーｌ−電掩、１８・・・
ゲート酸化物、２０・・・不純物注入部、２４・・・酸
化物層、３０．３２・・・コンタクトウィンドー、３４
・・・ＢＰＳＧ誘電体層。
コンタクトウィンドーを示す図、第１Ｂ図は第１Ａ図と
同様であって不整合のコンタクトウィンドーを示す図、
第１Ｃ図および第１Ｄ図は第１Ｂ図の線Ａ−△における
拡面図、第２図は本発明による構造を承り断面図、第３
図は酸化物で覆われた基体上の２個の多結晶シリコンゲ
ート電極を示す図、第４図は第３図の右側のゲート電極
に対してホトレジストを通じて切出されたコンタクト開
口および加熱駆動後の基体の活性領域内のイオン注入さ
れたソースおよびドレンを示す図、第５図は中間の部分
的に完成された構造を覆う層状のエッチストップを示す
図、第６図はエッチストップ層上の中間レベル誘電体層
を丞す図、第７図はエッチストップ層までコンタク１〜
ウインドーを通じてエツチングした後の第６図の構造を
示す図、第８Ａ図、第８Ｂ図、第８Ｃ図はゲートまたは
電界シールド電極への短絡を生ぜずにいかにしてソース
またはドレン用のコンタクトウィンドーをゲートまたは
電界シールド電極の上に部分的に配固しうるかを説明す
る図、第９Ａ図および第９Ｂ図はいかにして電界酸化物
の下の基体への短絡なしに電界酸化物縁部の上にソース
またはドレン用コンタクトウィンドーを部分的にＲａし
うるかを説明する図、第１０Δ図は二重多結晶電界シー
ルドプロセスと本発明を用いてつくられるＤＲＡＭメモ
リセルの平面図、第１０Ｂ図は第１０Ａ図の回路図、第
１０Ｃ図は第１０Ａ図の線Ｂ−８における断面図、第１
０Ｄ図は第１０Ａ図の線Ｃ−Ｃにおける断面図、第１０
Ｅ図は、第１０Ｄ図においてコンタクト６７が不整合と
なった場合の断面図である。 １０・・・エッチストップ層、１２・・・基体、１／Ｉ
、１６・・・多結晶シリコングーｌ−電掩、１８・・・
ゲート酸化物、２０・・・不純物注入部、２４・・・酸
化物層、３０．３２・・・コンタクトウィンドー、３４
・・・ＢＰＳＧ誘電体層。
Claims (1)
- 【特許請求の範囲】 １、基体および中間レベルを有する部分的に完成された
構造を形成する段階、この構造上にエッチストップを形
成する段階、中間レベル誘電体を付着する段階、コンタ
クトウインドー位置を決定する段階およびこの中間レベ
ル誘電体を通じ上記コンタクトウインドー位置でエッチ
ングする段階からなる基体、中間および上部導体または
半導体レベルおよび中間誘電体を有する半導体構造にコ
ンタクトウインドーを形成する方法。 ２、前記エッチストップとその下の絶縁体を通じそして
コンタクトがつくられるべき面を露出させるがコンタク
トウインドーにおいてはコンタクトのつくられるべきで
ない要素を覆う絶縁体を完全には通じないで上記コンタ
クトウインドーで異方的にエッチングすると共に、コン
タクトウインドーが形成されている回路を動作不能にさ
せることなく電気的コンタクトがつくられるべきでない
部材に部分的に配置されるようにその側面上にエッチス
トップを残すことを含む特許請求の範囲第１項記載の方
法。 ３、前記部分的に完成した構造をつくる段階は中間レベ
ルから形成される要素上に誘電体を設ける段階を含んで
おり、この誘電体はコンタクトウインドーを介してコン
タクトがつくられるべき面部分を覆う誘電体よりも全体
を通じてエッチングに長い時間がかかるごとくなってい
る特許請求の範囲第１項または第２項記載の方法。 ４、前記コンタクトウインドーはソースまたはドレイン
領域に対するコンタクト用につくられるべきであり、更
に、基体とゲート誘電体の上に多結晶シリコン層を形成
し、この多結晶シリコン層内に多結晶シリコン要素を限
定し、コンタクトがつくられるべきソースまたはドレイ
ン領域の上に存在しうる誘電体を通じてエッチングする
により長い時間のかかる誘電体を上記多結晶シリコン要
素の上に設け、上記誘電体または少くともコンタクトウ
インドーが配置される領域内の電界酸化物の上にエッチ
ストップを形成し、前記半導体構造の上に中間レベル誘
電体を加え、上記中間レベル誘電体のコンタクトウイン
ドーのつくられるべきところにマスキングを行い、そし
て前記エッチング段階を行う段階を含むごとくなつた特
許請求の範囲第１項乃至第３項の１に記載する方法。 ５、前記エッチストップは前記部分的に完成された構造
の上面および側面上にある層からなる特許請求の範囲第
１項乃至第４項の１に記載する方法。 ６、前記エッチストップはシリコン窒化物層からなる特
許請求の範囲第１項乃至第５項の１に記載する方法。 ７、前記第１エッチング段階は窒化物に対し酸化物の高
い選択性を有するエッチングを用いるごとくなった特許
請求の範囲第６項記載の方法。 ８、前記エッチストップは誘電体であり、前記エッチン
グ段階はこの誘電体に対して選択性を有するごとくなつ
た特許請求の範囲第１項乃至第７項の１に記載する方法
。 ９、中間レベル誘電体の下に、コンタクトウインドーの
つくられるべき領域を覆うエッチストップ層を形成し、
コンタクトウインドーを位置ぎめし、上記コンタクトウ
インドー位置で上にエッチストップまでのエッチングを
行い、上記エッチストップとその下の材料を通じてエッ
チングを行つてコンタクトウインドーを開き、保護され
るべき部材の側壁上にエッチストップを残し、それによ
りコンタクトウインドーを自己整合するようにして、基
体、中間レベルおよび比較的厚い中間レベル誘電体を有
する半導体構造内にコンタクトを形成する方法。 １０、コンタクトウインドーにおいてコンタクトがつく
られるべきでない比較的導電性のワードラインと、コン
タクトのつくられるべき比較的導電性の、誘電体で覆わ
れている電界シールド縁部とを有する高密度半導体デバ
イス内にコンタクトウインドーを形成する段階およびコ
ンタクトウインドーをワードラインに整合しそしてコン
タクトウインドーを電界シールド縁部に自己整合させる
段階を更に含む特許請求の範囲第９項記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/719,073 US4659526A (en) | 1984-04-02 | 1985-04-02 | Slip casting forming method and mold |
| US719073 | 1985-04-02 | ||
| US06/831,463 US4686000A (en) | 1985-04-02 | 1986-02-19 | Self-aligned contact process |
| US831463 | 1986-02-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292323A true JPS61292323A (ja) | 1986-12-23 |
| JPH0797571B2 JPH0797571B2 (ja) | 1995-10-18 |
Family
ID=27110024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076416A Expired - Fee Related JPH0797571B2 (ja) | 1985-04-02 | 1986-04-02 | 半導体構造体にコンタクトウインド−を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4686000A (ja) |
| EP (1) | EP0200372B1 (ja) |
| JP (1) | JPH0797571B2 (ja) |
| DE (1) | DE3687179T2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| EP0337109A1 (en) * | 1988-04-14 | 1989-10-18 | International Business Machines Corporation | Method for making contacts |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| JP2645088B2 (ja) * | 1988-07-15 | 1997-08-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US4982250A (en) * | 1989-01-04 | 1991-01-01 | Motorola, Inc. | Mosture barrier for floating gate transistors |
| JP2904533B2 (ja) * | 1989-03-09 | 1999-06-14 | 株式会社東芝 | 半導体装置の製造方法 |
| KR920005453B1 (ko) * | 1989-05-13 | 1992-07-04 | 현대전자산업 주식회사 | 반도체 접속장치 형성방법 |
| US5057887A (en) * | 1989-05-14 | 1991-10-15 | Texas Instruments Incorporated | High density dynamic ram cell |
| US5010039A (en) * | 1989-05-15 | 1991-04-23 | Ku San Mei | Method of forming contacts to a semiconductor device |
| KR920004541B1 (ko) * | 1989-05-30 | 1992-06-08 | 현대전자산업 주식회사 | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 |
| DE69032678T2 (de) * | 1989-07-18 | 1999-05-06 | Sony Corp., Tokio/Tokyo | Nichtflüchtige Halbleiterspeicheranordnung |
| US5282922A (en) * | 1989-11-16 | 1994-02-01 | Polycon Corporation | Hybrid circuit structures and methods of fabrication |
| US5216281A (en) * | 1990-04-05 | 1993-06-01 | Ramtron Corporation | Self sealed aligned contact incorporating a dopant source |
| US5043790A (en) * | 1990-04-05 | 1991-08-27 | Ramtron Corporation | Sealed self aligned contacts using two nitrides process |
| KR920001760A (ko) * | 1990-06-29 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터 제조방법 |
| US5057447A (en) * | 1990-07-09 | 1991-10-15 | Texas Instruments Incorporated | Silicide/metal floating gate process |
| US5104822A (en) * | 1990-07-30 | 1992-04-14 | Ramtron Corporation | Method for creating self-aligned, non-patterned contact areas and stacked capacitors using the method |
| US5118382A (en) * | 1990-08-10 | 1992-06-02 | Ibm Corporation | Elimination of etch stop undercut |
| EP0523856A3 (en) | 1991-06-28 | 1993-03-17 | Sgs-Thomson Microelectronics, Inc. | Method of via formation for multilevel interconnect integrated circuits |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5150276A (en) * | 1992-01-24 | 1992-09-22 | Micron Technology, Inc. | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings |
| US5252516A (en) * | 1992-02-20 | 1993-10-12 | International Business Machines Corporation | Method for producing interlevel stud vias |
| US5498562A (en) | 1993-04-07 | 1996-03-12 | Micron Technology, Inc. | Semiconductor processing methods of forming stacked capacitors |
| US5554884A (en) * | 1993-10-07 | 1996-09-10 | Hughes Aircraft Company | Multilevel metallization process for use in fabricating microelectronic devices |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US6057604A (en) * | 1993-12-17 | 2000-05-02 | Stmicroelectronics, Inc. | Integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure |
| US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| EP0660392A1 (en) | 1993-12-17 | 1995-06-28 | STMicroelectronics, Inc. | Method and interlevel dielectric structure for improved metal step coverage |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| US5739068A (en) * | 1995-02-22 | 1998-04-14 | Micron Technology, Inc. | Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material |
| JPH09186324A (ja) * | 1995-12-21 | 1997-07-15 | Texas Instr Inc <Ti> | ケイ化物化されたゲートおよび接触体を備えた電力用トランジスタ |
| DE19655075C2 (de) * | 1996-01-26 | 2003-04-03 | Mitsubishi Electric Corp | Halbleitereinrichtung mit Kontaktlöchern und Herstellungsverfahren einer Halbleitereinrichtung |
| JPH09205185A (ja) | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JPH1117000A (ja) * | 1997-06-27 | 1999-01-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100289749B1 (ko) * | 1998-05-12 | 2001-05-15 | 윤종용 | 도전패드형성방법 |
| US6159850A (en) * | 1998-06-16 | 2000-12-12 | United Microelectronics Corp. | Method for reducing resistance of contact window |
| TW392305B (en) * | 1998-12-28 | 2000-06-01 | United Microelectronics Corp | Method of making self-aligned contact for via hole |
| US6483144B2 (en) * | 1999-11-30 | 2002-11-19 | Agere Systems Guardian Corp. | Semiconductor device having self-aligned contact and landing pad structure and method of forming same |
| US6806123B2 (en) * | 2002-04-26 | 2004-10-19 | Micron Technology, Inc. | Methods of forming isolation regions associated with semiconductor constructions |
| US6756619B2 (en) * | 2002-08-26 | 2004-06-29 | Micron Technology, Inc. | Semiconductor constructions |
| US20050098480A1 (en) * | 2003-11-12 | 2005-05-12 | Robert Galiasso | Hydrotreating catalyst and method |
| US7514313B2 (en) * | 2006-04-10 | 2009-04-07 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a seed layer and a semiconductor layer selectively formed over the seed layer |
| US7790631B2 (en) * | 2006-11-21 | 2010-09-07 | Intel Corporation | Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal |
| US8120114B2 (en) * | 2006-12-27 | 2012-02-21 | Intel Corporation | Transistor having an etch stop layer including a metal compound that is selectively formed over a metal gate |
| US8048790B2 (en) * | 2009-09-17 | 2011-11-01 | Globalfoundries Inc. | Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration |
| US11373947B2 (en) * | 2020-02-26 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming interconnect structures of semiconductor device |
| CN112466811B (zh) * | 2020-12-28 | 2022-09-02 | 广州丝析科技有限公司 | 一种镀铜膜触摸屏制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633899A (en) * | 1979-08-29 | 1981-04-04 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of forming multilayer wire |
| JPS56103450A (en) * | 1980-01-21 | 1981-08-18 | Nec Corp | Manufacture of semiconductor device |
| JPS57173944A (en) * | 1981-04-20 | 1982-10-26 | Toshiba Corp | Manufacture of semiconductor device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
| NL161305C (nl) * | 1971-11-20 | 1980-01-15 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderin- richting. |
| CA1001771A (en) * | 1973-01-15 | 1976-12-14 | Fairchild Camera And Instrument Corporation | Method of mos transistor manufacture and resulting structure |
| JPS5235983A (en) * | 1975-09-17 | 1977-03-18 | Hitachi Ltd | Manufacturing method of field effective transistor |
| US4182023A (en) * | 1977-10-21 | 1980-01-08 | Ncr Corporation | Process for minimum overlap silicon gate devices |
| JPS54161894A (en) * | 1978-06-13 | 1979-12-21 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5534444A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Preparation of semiconductor device |
| CA1131796A (en) * | 1979-01-08 | 1982-09-14 | Tarsaim L. Batra | Method for fabricating mos device with self-aligned contacts |
| US4466172A (en) * | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| IT1140645B (it) * | 1979-03-05 | 1986-10-01 | Rca Corp | Materiale composito di passivazione per un dispositivo semiconduttore comprendente uno strato di nitruro di silicio (si alla terza in alla quarta) ed uno strato di vetro al fosfosilicato (psg) e metodo di fabbricazione delle stesso |
| US4287661A (en) * | 1980-03-26 | 1981-09-08 | International Business Machines Corporation | Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation |
| US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
| US4486943A (en) * | 1981-12-16 | 1984-12-11 | Inmos Corporation | Zero drain overlap and self aligned contact method for MOS devices |
| US4505026A (en) * | 1983-07-14 | 1985-03-19 | Intel Corporation | CMOS Process for fabricating integrated circuits, particularly dynamic memory cells |
| US4513494A (en) * | 1983-07-19 | 1985-04-30 | American Microsystems, Incorporated | Late mask process for programming read only memories |
-
1986
- 1986-02-19 US US06/831,463 patent/US4686000A/en not_active Expired - Lifetime
- 1986-04-01 DE DE8686302402T patent/DE3687179T2/de not_active Expired - Fee Related
- 1986-04-01 EP EP86302402A patent/EP0200372B1/en not_active Expired
- 1986-04-02 JP JP61076416A patent/JPH0797571B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633899A (en) * | 1979-08-29 | 1981-04-04 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of forming multilayer wire |
| JPS56103450A (en) * | 1980-01-21 | 1981-08-18 | Nec Corp | Manufacture of semiconductor device |
| JPS57173944A (en) * | 1981-04-20 | 1982-10-26 | Toshiba Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0200372B1 (en) | 1992-12-02 |
| DE3687179D1 (de) | 1993-01-14 |
| DE3687179T2 (de) | 1993-04-22 |
| JPH0797571B2 (ja) | 1995-10-18 |
| EP0200372A2 (en) | 1986-11-05 |
| EP0200372A3 (en) | 1988-04-27 |
| US4686000A (en) | 1987-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61292323A (ja) | 半導体構造体にコンタクトウインド−を形成する方法 | |
| US5208472A (en) | Double spacer salicide MOS device and method | |
| US5166771A (en) | Self-aligning contact and interconnect structure | |
| US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
| US5656861A (en) | Self-aligning contact and interconnect structure | |
| US5073510A (en) | Fabrication method of contact window in semiconductor device | |
| US5397910A (en) | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same | |
| US5913136A (en) | Process for making a transistor with self-aligned source and drain contacts | |
| EP0797250B1 (en) | Method of making contacts on a semiconductor device | |
| US5373178A (en) | MOSFET with sidewall spacer on gate section | |
| JPH0851144A (ja) | 半導体集積回路の一部の構成体及びその製造方法 | |
| US6818505B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| US5926728A (en) | Method for fabricating tungsten polycide contacts | |
| US5476803A (en) | Method for fabricating a self-spaced contact for semiconductor devices | |
| WO1981002493A1 (en) | Self-aligned buried contact and method of making | |
| JP3324648B2 (ja) | 半導体装置の製造方法 | |
| US6583042B2 (en) | Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry | |
| US6316804B1 (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| EP0225426B1 (en) | A method of fabricating a mos transistor on a substrate | |
| US5977598A (en) | High load resistance implemented in a separate polysilicon layer with diffusion barrier therein for preventing load punch through therefrom | |
| JPH06163535A (ja) | 半導体装置およびその製造方法 | |
| US5453634A (en) | Non-volatile semiconductor device | |
| US20030001220A1 (en) | Semiconductor chip having both polycide and salicide gates and methods for making same | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |