DE3687179T2

DE3687179T2 - Herstellung eines selbstausrichtenden kontaktfensters in einer integrierten schaltung.

Info

Publication number: DE3687179T2
Application number: DE8686302402T
Authority: DE
Inventors: Barbara A Heath
Original assignee: Thorn EMI North America Inc
Current assignee: Thorn EMI North America Inc
Priority date: 1985-04-02
Filing date: 1986-04-01
Publication date: 1993-04-22
Anticipated expiration: 2006-04-02
Also published as: EP0200372A2; US4686000A; JPS61292323A; EP0200372A3; JPH0797571B2; DE3687179D1; EP0200372B1

Description

Vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Kontaktfensters in einer Halbleiteranordnung.
Die Herstellung von Kontaktfenstern ist bei hochintegrierten Schaltungen ein wesentliches Problem geworden. Integrierte Schaltungen sind geschichtet aufgebaut und besitzen ein Siliziumsubstrat, eine darüber befindliche erste und manchmal zweite Schicht aus Polysilikon und zumindest eine darüber liegende Metallschicht. Jede dieser Schichten ist in Schaltungselemente (wie beispielsweise Leitungen) "definiert". Um eine elektrische Isolation zwischen diesen verschiedenen Elementen und Schichten bereitzustellen, wird ein Zwischenschicht-Dielektrikum bzw. eine dielektrische Zwischenschicht zwischen den in der ersten (untersten oder zuerst aufgebrachten) Polysilikonschicht (Poly I) definierten Elementen und den in der zweiten Polysilikonschicht (Poly II) definierten Elementen, zwischen Poly II und den in der ersten Metallschicht definierten Elementen sowie zwischen in nachfolgenden Metallschichten definierten Elementen verwendet. Kontaktfenster erlauben Kontaktierungen zwischen zwei Schichten oder zwischen einem Teil des Substrats und einer oberhalb desselben angeordneten Schicht oder einem darauf befindlichen Element.
Eine Benutzung eines Kontaktfensters besteht in der Herstellung eines elektrischen Kontakts mit einer Source-/Drain-Region, die in einem Substrat ausgebildet ist. Nahe des Kontaktfensters liegt im allgemeinen ein weiteres Element, wie etwa eine Gate-Elektrode, eine Feld-Abschirmkante oder eine Feld-Oxidkante.
Mit der zunehmenden Dichte integrierter Schaltungen werden die Geometrien kleiner und es wird offensichtlich auch der Raum, der die Kontaktfenster von nahebei befindlichen Elementen trennt, geringer. Um dieses Problem zu verstehen, wird auf die Fig. 1A bis 1D Bezug genommen.
Fig. 1A zeigt eine veranschaulichende Draufsicht auf ein Kontaktfenster 1, das auf einer Source-/Drain-Region 2 (innerhalb gestrichelter Linien) angeordnet ist, die innerhalb eines Substrats 3 ausgebildet wurde. Das Fenster 1 ist in einem durch einen Pfeil 4 dargestellten Abstand d von einer Kante 5 angeordnet, die die Source-/Drain-Region 2 gegenüber einer Isolation 6 trennt. Die Isolation 6 bedeckt das Substrat 3 außerhalb der Source-/Drain-Region 2. Eine Polysilizium-Leitung 7 bildet eine Gate-Elektrode dort, wo sie über einen durch die Kante 5 definierten aktiven Bereich läuft. Wie in Fig. 1A dargestellt, liegt das Kontaktfenster um einen adäquaten Abstand d entfernt von der Kante 5.
Gemäß Fig. 1B ist jedoch das Kontaktfenster 1 nicht korrekt bezüglich der Source-/Drain-Region 2 ausgerichtet worden. Während es überwiegend oberhalb der Region 2 liegt und daher nachfolgend zugefügtem Metall die Kontaktierung der Source-/ Drain-Region 2 ermöglicht, besitzt das Fenster 1 keine Trennung gegenüber der Kante 5 und liegt tatsächlich teilweise oberhalb der Isolation 6. Da das Kontaktfenster eine geätzte Öffnung ist, die mit einem leitenden Metall gefüllt wird, wird dann, wenn ein Teil der Isolation 6 (entweder eine Feldabschirm-Gate-Elektrode oder das Substrat unterhalb eines Feldoxids) durch das Kontaktfenster 1, wie im Fall gemäß Fig. 1B, freigelegt ist und dann Metall hinzugefügt wird, das Isolationselement 6 (oder das darunter befindliche Material) mit der Source-/Drain-Region 2 und mit der Metall-Zwischenverbindung kurzgeschlossen. Dies ist offensichtlich zu vermeiden.
Das Problem ist weiterhin in den Fig. 1C und 1D veranschaulicht. In Fig. 1C ist eine Querschnittsansicht entlang der Linie A-A gemäß Fig. 1B gezeigt, wobei das Element 6 zur Veranschaulichung als eine Feldabschirm-Elektrode 6a (definiert in Poly I) benachbart zu einer Source-/Drain-Region 2 im Substrat 3 gezeigt ist. (Bezüglich einer Diskussion von Feldabschirm-Elektroden siehe U.S. Serial Number 574,056 mit dem Titel "Thick Oxide Field-Shield Process" von S. Eaton and C. Hu, eingereicht am 26. Januar 1984, die hiermit durch Bezugnahme in den Offenbarungsgehalt eingegliedert wird). Eine Gate-Elektrode 7 (in Poly II definiert) ist oberhalb und benachbart der Source-/Drain-Region 2 gezeigt. Oberhalb des Substrats 3 und auf der Feldabschirm- Elektrode 6a und der Gate-Elektrode 7 ist eine repräsentative Dicke bzw. Schicht auf Oxid 8 gezeigt. Das Kontaktfenster 1 ist unterhalb eines Pfeils 9 ausgebildet worden, der die Positionierung des Kontaktfensters, wie durch die Fabrikationsgeräte aufgebaut bzw. vorgegeben, repräsentiert. Es ist in Figur IG ersichtlich, daß ein Teil der Feldabschirm-Elektrode 6a beim Ätzen des Oxids 8 zur Bildung des Kontaktfensters 1 freigelegt wurde. Wenn Metall hinzugefügt wird, wird es die Elektrode 6 mit der Source-/Drain-Region 2 kurzschließen. Es ist offensichtlich, daß in gleicher Weise dann, wenn das Kontaktfenster 1 so fehlausgerichtet ist, daß es oberhalb der Kante der Elektrode 7 liegt, die Kante der Elektrode 7 durch das Ätzen des Oxids 8 zur Öffnung des Kontaktfensters 1 freigelegt würde und wiederum ein Kurzschluß auftreten würde.
In Fig. 1D ist eine Abwandlung gezeigt, die ebenfalls eine Querschnittsansicht entlang der Linie A-A gemäß Fig. 1B ist. In diesem Fall bezieht sich das Element 6 aber als Beispiel auf ein Feldoxid bzw. eine Feldoxidschicht 6b benachbart der Source-/Drain-Region 2 im Substrat 3. Die Gate- Elektrode 7 nahe der Source-/Drain-Region 2 und das Oxid 8 sind enthalten. Das Kontaktfenster 1 ist unterhalb des Pfeils 9 gebildet, der die durch die Fabrikationsgeräte bestimmte Position des Kontaktfensters repräsentiert.
Aus Fig. 1D ist ersichtlich, daß ein Teil des Feldoxids 6b unterhalb des Pfeils 9 durch Ätzen durch das Oxid 8 für die Öffnung des Kontaktfensters 1 entfernt wurde. (Die gepunktete Linie 6' zeigt die ursprüngliche Dicke des Feldoxides 6b vor Ätzen des Kontaktfensters.) Ein Teil des Feldoxids 6b wurde entfernt, da es während des Ätzens nicht vom Oxid 8 unterschieden werden kann.
Integrierte Schaltungen sind auf großen Substraten (4 bis 8 Zoll im Durchmesser) gebildet, die typischerweise Hunderte von Schaltungen und typischerweise Millionen von Kontaktfenstern enthalten. Da ein Material nicht über einen solchen großen Bereich mit gleichmäßiger Dicke abgeschieden oder aufgewachsen werden kann (im schlechtesten Fall ± 10%), ist eine Überätzung von 20% üblich, um zu gewährleisten, daß alle Kontaktfenster auf dem gesamten Substrat beim Ätzen geöffnet werden.
Gemäß Fig. 1D verläuft die Kante des Feldoxids 6b schräg, wie dies üblich ist, wenn das Feldoxid/Aktivbereich-Muster durch lokale Oxidation von Silizium gebildet wird. Die Fehlausrichtung des durch den Pfeil 9 dargestellten Kontaktfensters 1 legte die schräg verlaufende dünne Kante 6bb des Feldoxids 6b bei der Kontaktfensterätzung frei. Da die Ätzung nicht zwischen dem Feldoxid 6b und dem Oxid 8 unterscheiden kann und eine Überätzung erforderlich ist oder normalerweise eingesetzt wird, wurde eine Region 3' des Substrats 3, die keine Source/Drain 2 enthält, freigelegt. Wenn Metall zugefügt wird, schließt es das Substrat 3 mit der Source-/Drain-Region 2 kurz.
In gegenwärtigen dynamischen Direktzugriffspeichern hoher Dichte liegt die Länge und Breite eines Kontaktfensters in der Größenordnung von 1,0 · 10&supmin;&sup6; bis 1,5 · 10&supmin;&sup6; m (1,0 bis 1,5 Mikron). Oftmals wird es auf einem aktiven Bereich benachbart zu einer Polysilizium-Wortleitung und einer Isolationskante, wie etwa dem Element 7 und der Leitung 5 in den Fig. 1A, 1B, 1C und 1D, angeordnet sein. Senkrecht zur Wortleitung wird eine in einer oberen Metallschicht gebildete Bitleitung vorhanden sein. An diesem Schnittpunkt der Bitleitung und der Wortleitung wird eine Speicherzelle gebildet sein. Das Kontaktfenster ermöglicht dem Metall der Bitleitung die Kontaktierung der Source-/Drain-Region. Das Kontaktfenster kann um lediglich ungefähr 1,0 · 10&supmin;&sup6; m (1 Mikron) von der Polysilizium-Wortleitung und der Isolationskante getrennt sein.
Jedoch hat die Größe des Kontaktfensters 1 selbst Toleranzen bei seiner Fabrikation derart, daß seine aktuellen Dimensionen um bis 0,5 · 10&supmin;&sup6; m (0,5 Mikron) größer als die vorgegebene Dimension für das Kontaktfenster sein können. Wenn das Kontaktfenster größer als vorgegeben ist, liegt es näher an der Polysilizium-Wortleitung und der Isolationskante.
Dementsprechend ist es notwendig, das Kontaktfenster so anzuordnen, daß es keinen Kurzschluß hervorruft. Üblicherweise wird gewünscht, das Kontaktfenster mit einer bekannten Kante auszurichten, typischerweise einer Kante einer Gate-Elektrode oder einer Isolationselektrode (beispielsweise eine Kante einer Feldabschirmung 6a oder eines Feldoxids 6b). Jedoch besteht eine nicht bei null liegende Toleranz bei der Ausrichtung einer Lage mit der nächsten Lage bei der Herstellung einer integrierten Schaltung. Diese Toleranz t (typischerweise 0,5 · 10&supmin;&sup6; m (0,5 Mikron) für minimale Merkmals- bzw. Elementgrößen im Bereich von 1 · 10&supmin;&sup6;-2 · 10&supmin;&sup6; m (1-2 Mikron)) ist den bei der Fabrikation eingesetzten Wafer-Schrittgeräten inherent. Wenn eine Fehlausrichtung eines Kontaktfensters bezüglich einer Isolationskante oder einem anderen Element vorhanden wäre, könnte dies zu einem unerwünschten Kurzschluß führen, es sei denn, es wäre ein größerer Fehlerbereich vorhanden.
Bezüglich der Fig. 1A sei überlegt, daß das Kontaktfenster 1 bezüglich einer scharfen Kante in irgendeiner gegebenen Schicht, beispielsweise der Kante 5, auszurichten wäre, um eine unbeabsichtigte Kontaktierung der Isolation 6 mit dem rechten Teil der Leitung 5 über das Kontaktfenster 1 trotz der Positionstoleranz t zu verhindern, würde die Entwurfsregel für die Positionierung des Fensters eine nominelle Anordnung desselben in einem Abstand von zumindest t von der Kante 5 erfordern.
Das Problem der Ausrichtungstoleranz wird beim Einsatz mehrerer Schichten gravierender. Wenn ein Kontaktfenster mit einem Element in Poly I ausgerichtet ist, besteht, da eine gleichartige Toleranz t auch zwischen Poly I und Poly II vorliegt, eine sogar noch größere Unsicherheit (geringfügig kleiner als 2t) bezüglich der Position des Kontaktfensters im Hinblick auf die in Poly II gebildeten Elemente. In gleichartiger Weise besteht, falls das Kontaktfenster mit einem im Substrat definierten Element, wie etwa einer Feldoxidkante ausgerichtet ist, eine Unsicherheit von ungefähr 2t hinsichtlich der Position des Kontaktfensters bezüglich der Kante von Poly I und Poly II (vorausgesetzt, daß beide mit der Feldoxidkante ausgerichtet sind). In der Praxis sind die Kontaktfenster mit der kritischsten Schicht mit einem oberhalb t liegenden Abstand ausgerichtet, der den Kontakt von in jener Schicht definierten Elementen trennt. Der die Kontakte von den in anderen Schichten gebildeten Elementen trennende Abstand ist dann viel größer als t.
Unter Berücksichtigung all dieser Toleranzen wären somit zur Sicherstellung, daß das Metall keinen Kurzschluß mit irgendeinem Silizium-Element oder dem Substrat über das Kontaktfenster hervorruft, breite Grenzen bzw. Ränder zwischen den Kontaktfenstern und nahe bei diesen gelegenen Elementen erforderlich. Dies würde die Größe der integrieren Schaltung beträchtlich erhöhen, was zu weniger Chips (die) je Wafer und zu niedrigerer Ausbeutungsrate führen würde.
Solche Auslegungsregeln, die durch die bei den optischen Ausrichtungsgeräten und beim Herstellungsvorgang erhaltene Toleranz auferlegt werden, führen zu vergeudeten oder unnötig großen Chip-Flächen. Diese Auslegungsregeln verhindern die so aggressiv wie möglich erfolgende Skalierung bzw. Bemaßung von Gestaltungen. Eine eine große Aktivflächenöffnung erfordernde Auslegungsregel könnte gemildert werden, wenn es möglich wäre, eine Selbstausrichtung des Kontaktfensters bebezüglich eines nahebei gelegenen Elements, mit dem der Kontakt zu vermeiden ist, zu erzielen. Anders ausgedrückt wäre vorteilhaft, eine Veränderung der Position eines Kontaktfensters bezüglich der Kante eines Aktivbereichs oder einer Source/Drain selbst bis zum Ausmaß des Zulassens einer Überlappung mit einem Polysilikon oder einem anderen Element zu erlauben, vorausgesetzt, daß durch diese Überlappung kein Kurzschluß hervorgerufen würde. Ein Verfahren zum Vermeiden eines solchen Kurzschlusses wäre höchst wünschenswert, jedoch wurde noch keine Lösung vorgeschlagen, die zur Ausrichtung von Kontaktfenstern mit Gate-Elektrodenkanten oder Isolationskanten bei einem VLSI-Verfahren geeignet wäre.
Eine in der US-PS 4 466 172 Batra in bezug genommene mögliche Lösung, wurde für die Selbstausrichtung von Kontaktfenstern mit Polysilikon-Gate-Elektroden konzipiert. Hierbei wird ein Nitrid-/Oxid-Gate-Dielektrikum eingesetzt, so daß eine Oxidation der Polysilikon-Gate-Elektrode durch Oxid erreicht werden kann, das auf den Oberseiten und Seiten der Polysilikon-Elemente und nicht auf den Source- und Drain- Breichen des Substrats aufgewachsen ist. Eine Ätzstopp-Nitridschicht wird dann über dem Aufbau hinzugefügt und danach eine dielektrische Zwischenschicht aufgebracht. Kontaktfenster werden als Muster vorgesehen und bis zur Nitrid-Ätzstopp-Schicht herabgeätzt. Dann wird jede Ätzstopp-Schicht dort entfernt, wo sie durch das Kontaktfenster freigelegt ist. Anschließend wird das Oxid über der Source/Drain entfernt und Metall aufgebracht. Der Unterschied zwischen der Dicke des Oxids auf den Source/Drains gegenüber derjenigen auf der Oberseite und den Seiten der Polysilikon-Gate-Elektrode führt dazu, daß Kontakt mit der Source-/Drain-Region, aber nicht mit der Polysilikon-Gate-Elektrode hergestellt ist.
Allerdings wurde die Anwendung dieses Ansatzes bei der Herstellung von Schaltungen in VLSI-Abmessungen aus mehreren Gründen blockiert bzw. nicht in Betracht gezogen. Zunächst ist der Einsatz von Nitrid/Oxid unter der Gate-Elektrode nicht üblich und normalerweise bei Standard-n-Kanal-, p-Kanal- und VMOS-Verfahren nicht erwünscht. Solch ein Nitrid-/ Oxid-Gate-Dielektrikum wird im Stand der Technik zur Vermeidung einer Oxidation der Source-/Drain-Region verwendet, während eine dicke Oxidschicht "kritischer Wichtigkeit" (Batra, Spalte 3, Zeile 6) auf der Oberseite und an den Seiten der Polysilikon-Elektrode aufgewachsen wird. Dieses dicke Oxid schützt die Gate-Elektrode gegenüber einer Kontaktierung mit dem Metall.
Allerdings ist dieses Oxid während der Entfernung des Gate- Oxids Flußsäure (HF) ausgesetzt. Es ist bekannt, daß auf Polysilikon aufgewachsene Oxide, wenn sie einer HF-Lösung ausgesetzt werden, eine erheblich vergrößerte Pinhole- bzw. Nadelloch-Dichte im Vergleich mit denselben Oxiden im gewachsenen Zustand besitzen. Diese Nadellöcher führen zu Kurzschlüssen zwischen dem Metall und dem Polysilikon, wenn das Metall hinzugefügt wird. Zudem werden VLSI-Schaltungen häufig aus zweckmäßigerweise nicht zu oxidierenden bzw. oxidierbaren Gate-Elektroden-Materialien, wie etwa Policid- Strukturen (polycyde structures) und Siliciden hergestellt. Hierdurch erheben sich Probleme für das Batra-Verfahren. Weiterhin erfordern Transistorstrukturen, die für 1-Mikron- und Submikron-Kanallängen optimiert sind, wie etwa schwach dotierte Drain-Strukturen, Seitenwand-Abstandshalter, die allgemein nicht gewachsen, sondern abgeschieden und von spezifischer Dicke 0,1 · 10&supmin;&sup6;-0,5 · 10&supmin;&sup6; m (0,1- 0,5 Mikron) sind, die durch die gewünschte Bauelement-Charakteristik bestimmt ist. Diese Seitenwand-Abstandshalter sind wahrscheinlich nicht angemessen bzw. ausreichend, um Metall-Gate-Kurzschlüsse zu vermeiden. Die Verwendung des Batra-Verfahrens ist mit der Erzeugung solcher Bauelemente nicht kompatibel. Schließlich benötigt das bei Batra geforderte Seitenwand-Oxid bei Transistoren im VLSI-Bereich (unterhalb 2,0 · 10&supmin;&sup6; (2 Mikron) Poly-Breite) zuviel Platz. Folglich ist kein Herstell- bzw. ausführbares kommerziell akzeptables Verfahren zur Ermöglichung selbst ausgerichteter Kontaktfenster bei solchen Strukturen ersichtlich. Eine aggressive Skalierung bzw. Dimensionierung der Auslegungsregel bezüglich des Kontaktfensterabstands ist nicht möglich, wenn eine dicke dielektrische Zwischenschicht benutzt wird.
In der DE-A- 29 23 969 ist ein Verfahren zum Herstellen von Kontakten in einer Halbleiterstruktur beschrieben. Das Verfahren umfaßt die Schritte der Erzeugung einer Oxid-Schicht auf einem Substrat und der Ausbildung einer Ätzstopp-Schicht über den Bereichen, in denen die Kontaktfenster zu bilden sind. Ein zweistufiger Ätzvorgang bis zum und dann durch den Ätzstopp wird durchgeführt.
Gemäß vorliegender Erfindung wird ein Verfahren zum Herstellen eines Kontaktfensters in einer Halbleiteranordnung mit einem Substrat, zwischenliegenden und oberen leitenden oder halbleitenden Schichten und einer dielektrischen Zwischenschicht geschaffen, das die Schritte umfaßt: Herstellen einer ersten Struktur mit einem Substrat, zumindest einem zwischenliegenden leitenden oder halbleitenden Element mit Ober- und Seitenwandflächen über einem Teil des Substrats und einer Isolierschicht über zumindest der Oberseite des zumindest einen Elements; Bilden eines selektiven Ätzstopps auf freiliegenden Ober-Unterseitenwandflächen der ersten Struktur; Bilden einer dielektrischen Zwischenschicht über dem selektiven Ätzstopp; Positionieren von Kontaktfensterstellen; und Ätzen durch die dielektrische Zwischenschicht an den Kontaktfensterstellen zum selektiven Ätzstopp; gekennzeichnet durch die Schritte: Anisotropes Ätzen der Kontaktfensterstellen durch den selektiven Ätzstopp und die darunter liegende Isolierschicht, wobei das vollständige Durchätzen der Isolierschicht über dem zumindest einen Element länger braucht als eine Isolierschicht, falls vorhanden, die die Fläche des Substrats, mit der Kontakt über das Kontaktfenster herzustellen ist, abdeckt, wodurch die Fläche des Substrats, mit der der Kontakt herzustellen ist, freigelegt wird, die das zumindest eine Element abdeckende Isolierschicht, mit der kein Kontakt herzustellen ist, aber nicht vollständig durchgeätzt wird und der selektive Ätzstopp an den Seitenwandflächen der ersten Struktur verbleibt, derart, daß die Kontaktfensterstellen teilweise über dem zumindest einen Element liegen können, ohne daß Kontakt mit dem zumindest einen Element geschaffen wird.
Bei einem Ausführungsbeispiel der Erfindung werden Gate- Elektroden und/oder Isolationskanten geschaffen, die im wesentlichen vertikal bezüglich der Substratoberfläche verlaufen, die Oberseiten dieser Elemente mit einem isolierenden Oxid geschützt, die Oberseite und die Seiten dieser Strukturen mit einer als Ätzstopp dienenden Schicht geschützt und der Ätzstopp in anisotroper Weise entfernt, derart, daß der Ätzstopp nicht von den Seitenwänden der Gate-Elektroden oder Isolationskanten entfernt wird. Ein solcher Ätzstopp wird zwischen der relativ dicken dielektrischen Zwischenschicht und Oxiden, die die Gate-Elektrode und das Substrat abdecken, vorgesehen. Der Ätzstopp ist vorzugsweise Siliziumnitrid. Dies ermöglicht eine relative Unabhängigkeit der Nennposition des Kontaktfensters über dem aktiven Bereich von Entwurfsregeln, die andernfalls einen verhältnismäßig großen Abstand zwischen einer Poly-Kante oder Feldoxid-Kante und dem naheliegendsten Kante des Kontaktfensters vorschreiben würden. Dies führt zu einer Selbstausrichtung, bei der die Kontaktfensterstelle eine Gate-Elektrode oder eine Isolationskante wie etwa die Kante eines Feldoxids oder eine Feldabschirmkante aufgrund von Toleranzen des Herstellungsapparats teilweise überlappen können. Trotz dieser Abweichung von der Nenn- oder idealen Position kann das Kontaktfenster ohne unerwünschte Kurzschlüsse gebildet werden.
Dies erfolgt zur Veranschaulichung durch im wesentlichen vertikale Herstellung der Poly-Kante oder Feldoxid-Kante und durch Bereitstellung eines Oxids, das lediglich die Oberseite des Poly-Elements überdeckt. Danach wird das Ätzstoppmaterial abgeschieden, wonach die dielektrische Zwischenschicht folgt. Nachfolgend wird das Kontaktfenster bis zum Ätzstopp abgeätzt. Hierauf wird der freigelegte Abschnitt des Ätzstopps auf der Oberseite des zu schützenden Elements vom teilweise vervollständigten Kontaktfenster derart entfernt, daß auf der Seite des Elements ein "Steg" oder "Heftpunkt" (stick) des Ätzstopps verbleibt. Im Fall der Selbstausrichtung mit einem Gate oder einer Feldabschirmungs-Transistor-Elektrodenkante macht sich die nachfolgende Verarbeitung die relativen Dickenunterschiede zwischen dem die Gate- Elektrode abdeckenden Oxid, verglichen mit dem Oxid über dem aktiven Bereich zu Nutze, um eine Überhitzung im Kontaktfenster ohne vollständiges Durchätzen des die Gate-Elektrode oder ein anderes Element, mit der bzw. dem Kontakt herzustellen ist, abdeckenden Oxid zu ermöglichen. Der nach Entfernung der Ätzstoppschicht verbleibende "Steg" des Ätzstopps und jeglicher "Steg" der dielektrischen Zwischenschicht schützt die Seite des Elements. Im Fall einer Feldoxid-Kante macht sich die nachfolgende Bearbeitung den relativen Dickenunterschied zwischen dem Feldoxid und dem den aktiven Bereich abdeckenden Oxid zu Nutze, um eine Überätzung des Kontaktfensters ohne vollständiges Durchätzen des die Feldregion abdeckenden Oxids zu erlauben. Wie nachfolgend gezeigt, kann das Erfordernis, daß die Feldoxidkante vertikal verläuft, abhängig vom Ausmaß der Diffusion des Source-/Drain-Implantats unterhalb jener Kante etwas gelockert werden. Folglich kann eine Metallisierung hinzugefügt werden und Kontakt mit der Source-/Drain-Region vorgenommen werden, ohne einen Kurzschluß mit der Oberseite oder Kante eines Polysilikon-Elements oder dem Substrat unter der Kante eines Feldoxids hervorzurufen.
Die für den vorstehend beschriebenen Zweck hinzugefügte zusätzliche Schicht dient als Ätzstopp dahingehend, daß sie sehr viel langsamer ätzt als die über ihr liegende dielektrische Zwischenschicht. Siliziumnitrid ist aus einer Reihe von Gründen bevorzugt, wobei jedoch auch anderes Material benutzt werden kann. Ein Material, das als Ätzstopp fungieren kann, ist Aluminiumoxid. Andere Substanzen können für das Verfahren nützlich sein, so lange sie als Ätzstopp für die dielektrische Zwischenschicht benutzt werden können, Isolatoren sind und in nachfolgenden Verfahrensschritten entfernt werden können.
Die vorliegende Erfindung ist bei einfachen und doppelten Poly-Verfahren, einfachen und Mehrpegel- bzw. Mehrschicht- Metallverfahren, unter Verwendung von Polycid arbeitenden Verfahren sowie Verfahren anwendbar, die herkömmliche lokale Oxidationsisolation, Feld-Abschirmungsisolation und andere Methoden einschließlich reduzierte Vogelschnabel-Isolationsverfahren (reduced bird's beak isolation schemes) (beispielsweise lokale Oxidation mit versiegelter Zwischenschicht) benutzen. Sie ist bei der Ausrichtung von Kontakten mit Poly I, Poly II, Isolationskanten wie etwa der Kante eines Feldoxids, oder anderen Kanten einsetzbar. Sie ist bei PMOS-, NMOS-, CMOS- und anderen Technologien für integrierte Schaltungen anwendbar. Besonders nützlich ist sie bei der Herstellung von CMOS-RAMs mit 256K oder mehr.
Bei der Beschreibung der vorliegenden Erfindung wird auf die beiliegenden Zeichnungen Bezug genommen, wobei:
Fig. 1A eine schematische Ansicht eines Kontaktfensters auf einem aktiven Bereich nahe einer Isolationskante und einer Gate-Elektrode zeigt und beim Verständnis eines der durch die vorliegende Erfindung gelösten Probleme hilfreich ist;
Fig. 1B der Fig. 1A ähnlich ist, aber ein fehlausgerichtetes Kontaktfenster zeigt;
Fig. 1C und 1D Querschnittansichten entlang Linien A-A in Fig. 1B sind;
Fig. 2 eine Querschnittsdarstellung einer veranschaulichenden Struktur gemäß verschiedenen Aspekten vorliegender Erfindung zeigt;
Fig. 3-7 sich auf die Herstellung der in Fig. 2 gezeigten Struktur beziehen. Hierbei zeigt Fig. 3 zwei Polysilikon-Gate-Elektroden auf einem Substrat, die durch Oxid abgedeckt sind;
Fig. 4 eine Kontaktöffnung, die durch Photoresist bis zur rechten Gate-Elektrode gemäß Fig. 3 geschnitten ist, und ionenimplantierte Source- und Drain-Bereiche im aktiven Bereich des Substrats nach Wärmedriven bzw. -behandlung zeigt;
Fig. 5 einen eine teilweise vervollständigte zwischenliegende Struktur abdeckenden Ätzstopp in Schichtform zeigt;
Fig. 6 eine dielektrische Zwischenschicht über der Ätzstopp-Schicht zeigt;
Fig. 7 den Aufbau gemäß Fig. 6 nach Ätzen durch die Kontaktfenster bis zu den Ätzstopp-Schichten zeigt und in punktierten Linien, das durch ein unterschiedliches Ätzmittel vorzunehmende weitere Ätzen (beim bevorzugten Ausführungsbeispiel) veranschaulicht;
Fig. 8A, 8B und 8C in vergrößertem Maßstab zeigen, wie vorliegende Erfindung die teilweise Anordnung eines Kontaktfensters für die Source oder das Drain über Gate- oder Feldabschirm-Elektroden ermöglicht, ohne zu einem Kurzschluß mit den Gate- oder Feldabschirm-Elektroden zu führen;
Fig. 9A and 9B in vergrößertem Maßstab zeigen, wie die Erfindung die teilweise Anordnung eines Kontaktfensters für die Source oder das Drain über einer Feldoxid-Kante ermöglicht, ohne zu einem Kurzschluß mit dem unterhalb des Feldoxids liegenden Substrat zu führen;
Fig. 10A eine Draufsicht auf einige DRAM-Speicherzellen zeigt, die nach einem Doppel-Poly-Feldabschirmungs-Verfahren und vorliegender Erfindung hergestellt sind;
Fig. 10B ein schematisches Schaltbild der Fig. 10A zeigt;
Fig. 10C eine schematische Ansicht entlang Linien B-B gemäß Fig. 10A ist;
Fig. 10D eine Schnittansicht entlang Linien C-C gemäß Fig. 10A zeigt; und
Fig. 10E eine Schnittansicht ähnlich der Fig. 10D zeigt, wobei aber das Kontaktfenster in Richtung zur Kante der Source-/Drain-Region fehlausgerichtet ist.
Die folgenden Beschreibungen veranschaulichen die Herstellung von Kontaktfenstern einschließlich, als Teil des Verfahrens, der Bereitstellung einer als Ätzstopp zu verwendenden Materialschicht.
Fig. 2 zeigt eine veranschaulichende Halbleiterstruktur nahe bzw. kurz vor Abschluß der Bearbeitung gemäß dem erfindungsgemäßen Verfahren, das als Beispiel bei der Schaffung eines selbstausgerichteten Kontaktfensters bezüglich einer Gate- Elektrode oder Feldabschirm-Elektroden-Kante eingesetzt ist. Die Struktur ist zur Vereinfachung der Erläuterung durch ein Einzel-Poly-Verfahren hergestellt. Die Benutzung der Erfindung bei anderen Verfahren wird später beschrieben.
Fig. 2 zeigt eine als Ätzstopp einsetzbare Schicht 10 und ein Substrat 12, das Poly-Gate-Elektroden 14 und 16 über einem verhältnismäßig dünnen Gate-Oxid 18 besitzt. Zwischen den Gate-Elektroden, aber innerhalb des Substrats, befindet sich ein Arsen-,Phosphor- oder Bor-Implantat 20, das als Transistor-Source oder -Drain wirkt. Zwischen der Schicht 10 und den Gate-Elektroden 14,16 befindet sich eine Oxidschicht 24 mit einem verhältnismäßig dicken Abschnitt 24a und einem verhältnismäßig dünnen Abschnitt 24b (in der Größenordnung von 10 bis 30 nm) (100 bis 300 Angström). Oberhalb der Gate- Elektrode 16 besitzt das Oxid eine Aussparung für ein Fenster 30, um einen Kontakt mit der Gate-Elektrode zu ermöglichen. Ein weiteres Kontaktfenster 32 ist zwischen den Gate- Elektroden 14 und 16 gezeigt, um Kontakt mit der Source oder dem Drain zu ermöglichen. Ein sehr dickes BPSG (Bor-Phosphorsilikat-Glas) Dielektrikum 34 (bzw. dielektrische Schicht 34) bedeckt die Schicht 10 mit Ausnahme in den Kontaktfenstern 30 und 32. Diese Struktur gemäß Fig. 2 ist bereit zum Ätzen in den Öffnungen 30 und 32 durch die Ätzstoppschicht 10 und zum Ätzen durch das dünne Oxid 24b in der Öffnung 32 für die Öffnung eines Kontaktfensters. Das Verfahren zum Herstellen dieser oder einer eng hiermit verwandten Struktur wird im folgenden erläutert.
Bezugnehmend auf Fig. 3 wird auf einem Siliziumsubstrat 12 eine dünne Schicht aus Gate-Oxid 18 aufgewachsen und dann eine Schicht aus Polysilikon abgeschieden und dotiert. Nachfolgend erfolgt die Oxidation des Poly, um ein verhältnismäßig dickes (beispielsweise 3000 Ångström) Oxid über der Polysilikon-Schicht zu schaffen. Danach erfolgt die Definierung des Polysilikons, um zur Erzeugung einer Transistor-Gate-Elektrode zu führen, wobei ein Teil des Gate-Oxids 24b in den Source-/Drain-Bereichen verbleibt. Beispielsweise besitzt jede Gate-Elektrode 14,16 eine Dicke von ungefähr 3,0 · 10&supmin;&sup7; m (3000 Ångström), während das Gate-Oxid 18 unterhalb der Gate-Elektrode eine Dicke von ungefähr 0,3 · 10&supmin;&sup7; m (300 Ångström) und das Oxid 24a oberhalb des Polysilikons eine Dicke von ungefähr 3,0 · 10&supmin;&sup7; m (3000 Ångström) besitzen. Das Oxid 24b oberhalb der Source- und Drain-Regionen besitzt beispielsweise eine Dicke von ungefähr 0,1 · 10&supmin;&sup7; m bis 0,2 · 10&supmin;&sup7; m (100 bis 200 Ångström). Danach erfolgen Source- und Drain-Implantierungen mit Arsen, Bor oder Phosphor, wobei dem Fachmann geläufige Masken benutzt werden. Die Implantierungen treffen auf das Substrat auf und dringen in dieses ein. Nachfolgend werden die Implantate 20 aktiviert und mittels Wärme seitwärts und nach unten getrieben, wie in Fig. 4 gezeigt ist.
Weiterhin bezugnehmend auf Fig. 4 besteht der nächste Schritt in der Maskierung von Kontakten mit der Silizium- Gate-Elektrode 16 mit Öffnungen in einem Photoresist 36 derart, daß das Oxid 24a selektiv nach unten bis zur Gate- Elektrode geätzt werden kann. Dies führt zum Kontaktfenster 30. Dieser Ätzvorgang kann ein selektives Trockenätzen unter unter Einsatz eines Standardverfahrens in einem Plasma-, reaktiven Ionen- oder reaktiven Sputter-Ätzgerät mit einer Fluorkohlenstoff-Gasmischung sein. Ein Plasmatherm-Pk- oder oder Lam-590-Plasma-Ätzgerät ist geeignet. Der Photoresist 36 wird dann von der Struktur entfernt.
Übergehend zu Fig. 5 wird eine Ätzstoppschicht 10 zu dieser teilweise vervollständigten Zwischenstruktur hinzugefügt. Vorzugsweise ist dies eine Schicht aus Siliziumnitrid (Si&sub3;N&sub4;), die durch ein chemisches Dampfabscheidungsverfahren und Verwendung von Silan (SiH&sub4;) oder Dichlorsilan (SiH&sub2;Cl&sub2;) mit Ammoniak (NH&sub3;) aufgebracht ist. Dieses wird in einer Ofen- oder Brennröhre bis ungefähr 700ºC aufgeheizt, um die Komponentengase zu reagieren. Die Abscheidung wird so lange zugelassen, bis eine Schicht 10 mit einer Dicke von ungefähr 1000 Ångström erhalten ist. Anderes Material mit isolierenden Eigenschaften kann benutzt werden, kann als Ätzstopp für eine dielektrische Zwischenschicht eingesetzt werden, kann nach folgend selektiv und anisotropisch bezüglich der dielektrischen Zwischenschicht entfernt werden, und kann in der Struktur belassen werden, ohne nachfolgende Bearbeitungs- oder Zuverlässigkeitsprobleme hervorzurufen. Siliziumnitrid ist bevorzugt, aber es kann bei anderen Anwendungen Al&sub2;O&sub3; eingesetzt werden. Fig. 5 zeigt die Ätzstoppschicht 10 bei dieser Bearbeitungsstufe.
Bezugnehmend auf Fig. 6 wird nachfolgend eine dielektrische Zwischenschicht 34, beispielsweise ungefähr 7,0 · 10&supmin;&sup7; bis 9,0 · 10&supmin;&sup7; m (7000 bis 9000 Ångström) von BPSG auf die Oberseite der Struktur hinzugefügt. Fig. 6 zeigt eine Anordnung bei dieser Bearbeitungsstufe. Bei dieser Stufe kann die dielektrische Zwischenschicht 34 konform sein oder kann aufgeschmolzen werden, falls eine im wesentlichen flache Oberfläche erforderlich ist, wie etwa dann, wenn mehrere Ebenen aus Metall nachfolgend eingesetzt werden. Die Linie 34a zeigt die Oberseite der BPSG-Schicht 34 unter diesen Umständen.
Nachfolgend wird eine Maskierung für das Kontaktfenster bezüglich der Poly-Elektrode 16 und für das Kontaktfenster bezüglich der Source- oder Drainregion 20 zwischen den beiden Elektroden 14 und 16 vorgenommen. Das Kontaktfenster 32 wird sich bezüglich der Polysilikon-Gate-Elektrode 14, 16 selbst ausrichten, über denen sich ein Oxid 24a befindet, das dicker als das die Source/Drain 20 abdeckende Oxid 24h ist. Da sich das Kontaktfenster 32 bezüglich der Polysilizium-Elektroden bei Festlegung seiner Position während des Herstellungsprozesses selbst ausrichtet, kann es mit einer anderen Kante, wie etwa - im Fall eines Einzel-Poly-Verfahrens - der Kante eines Isolationsoxids (in den Fig. 2 bis 7 nicht gezeigt) ausgerichtet werden. Im Fall eines Doppel- Poly-Feldabschirmungsverfahrens kann das Kontaktfenster mit der Kante der aktiven Poly-II-Transistor-Gate-Elektrode ausgerichtet werden. Wenn eine nahe vertikale Feldisolationskante oder Feldabschirmungsisolation benutzt wird, oder wenn alle Poly-Schichten ein dickes oberseitiges Oxid besitzen, kann die Ausrichtung mit jedem geeigneten Pegel erfolgen, da selbstausgerichtete Kontakte mit der Isolation und allen Poly-Ebenen dieses Verfahrens hergestellt werden.
Nachfolgend wird die dielektrische BPSG-Zwischenschicht 34 unter Benutzung eines ersten Ätzmittels bis zur Ätzstopp- Schicht 10 geätzt, die Schicht 34 dann wieder aufgeschmolzen und die Schicht 10 und das darunter befindliche Oxid 24h anschließend unter Benutzung eines zweiten Ätzmittels geätzt.
Vorzugsweise werden diese Ätzschritte allein unter Trockenätzung durchgeführt. Das erste Ätzmittel ätzt die BPSG- Schicht 34 anisotrop und selektiv bezüglich der Nitrid-Ätzstopp-Schicht 10. Die erste Trockenätzung kann beispielsweise in einem Ätzgerät Lam 590 unter Benutzung von CHF&sub3; bei 60 SCCM, CF&sub4; bei 30 SCCM und He bei 110 SCCM erfolgen. Das zweite Ätzmittel muß anisotrop sein und ätzt die Schicht 10 und das darunter liegende Oxid 24h sowie teilweise die BPSG-Schicht. Das zweite Ätzmittel ist selektiv bezüglich Ein-Kristall-Silizium. Die zweite Trockenätzung kann beispielsweise in einem Ätzgerät "Applied Materials Modell 8110" unter Einsatz von O&sub2; und CHF&sub3; erfolgen. Alternativ kann ein PK- oder Lam-Ätzgerät benutzt werden. Allerdings ist beim ersten Schritt ein Trockenätzen durch die ersten 80% und ein nachfolgendes Naßätzen der verbleibenden 20% einer dielektrischen Schicht 34 mit einer 30%igen Überätzung akzeptabel, wenn keine für die dielektrische Zwischenschicht 34 über der Ätzstopp-Schicht 10 selektive Trockenätzung zur Verfügung steht. Das Naßätzmittel kann 48 %ige Flußsäure, volumenmäßig auf 7:1 verdünnt, sein. Dies führt zu einer in gewissem Umfang isotropen Atzung.
Durch die Ätzung wird in jedem Fall der in Fig. 7 allgemein zwischen Linien 42 liegende Teil der Schicht 10 für die Öffnung eines Kontaktfensters zur Source-/Drain-Region 20 geätzt. Ein Bereich 10a der Schicht 10 verbleibt auf der Seitenwand der Gate-Elektrode 16 unabhängig davon, ob die Elektrode 16 ausschließlich Polysilikon ist oder "Polycid" ist, d. h. ein Silicid auf seiner Oberseite trägt. (Der Bereich 10a kann als ein "Steg" (stick) bezeichnet werden und ist in Fig. 8B deutlicher gezeigt.) Weiterhin wird auch der zwischen Linien 44 liegende Teil der Schicht 10 geätzt, um ein Kontaktfenster zur Poly-Elektrode 16 zu öffnen. Vor der zweiten Ätzung kann die BPSG-Schicht aufgeschmolzen werden, wodurch der Schicht 34 die durch durchgehende Linien in Fig. 7 gezeigte Gestalt gegeben wird. Falls das BPSG-Material vor der Ätzung aufgeschmolzen wurde, wie vorstehend beschrieben, entspricht seine Gestalt der durch die Linie 34a veranschaulichten. Nachdem das Nitrid und das darunter liegende Oxid in den Source-/Drain-Regionen geätzt sind, können die abschließenden Deckschichten der Halbleiterstruktur zugefügt werden. Dies ist typischerweise eine Aluminiumlegierung- Schicht oder ein Aluminiumlegierung-Element, das Kontakt mit den ausgewählten Bereichen einer Source/Drain und Gate-Elektrode herstellt. Eine Legierung und Passivierung können nun erfolgen.
Die Fig. 8 und 9 zeigen in auseinandergezogener bzw. vergrößerter Ansicht das Ergebnis bei dieser Ausführungsform des erfindungsgemäßen Verfahrens, wenn eine Fehlausrichtung des Kontaktfensters auftritt. Die Fig. 8A, 8B und 8C beziehen sich auf die Herstellung eines Kontaktfensters für eine Source-/Drain-Region benachbart zu einer Gate-Elektrode oder Feldabschirm-Elektrode 16, während die Fig. 9A und 9B sich auf die Herstellung eines Kontaktfensters für eine Source/Region benachbart zu einem Feldoxid 16a beziehen.
Die Fig. 8A und 8B zeigen eine Gate-Elektrode 16 und einen aktiven Bereich 20 im Substrat links von der Gate- Elektrode 16. Die Oxidschicht 24 überdeckt den aktiven Bereich 20 und die Oberseite der Gate-Elektrode 16. Sie ist oberhalb der Source/Drain 20 relativ dünn, wie bei 24fi gezeigt, jedoch relativ dick auf der Oberseite der Gate- Elektrode 16, wie bei 24b dargestellt.
Ein Kontaktfenster für den aktiven Bereich 20 ist zu öffnen. In seiner idealen Position liegt das Kontaktfenster unterhalb der durch einen Pfeil 50 veranschaulichten Position, jedoch sind die Masken aufgrund von Gerätetoleranzen tatsächlich so eingestellt, daß ein Bereich unterhalb eines Pfeils 52, der gegenüber dem Pfeil 50 nach rechts versetzt ist, geätzt wird. Es ist ersichtlich, daß der Pfeil 52 teilweise oberhalb der Gate-Elektrode 16 liegt. Folglich wird zunächst ein Ätzen entlang gepunkteter Linien 54 auftreten, und es wird dann der zwischen Linien 54 liegende Teil der dielektrischen Zwischenschicht 34 unter Verwendung des vorstehend beschriebenen Ätzmittels weggeätzt. Diese Ätzung hört auf, wenn sie die Nitridschicht 10 erreicht. Die durchgehenden Linien in Fig. 8B zeigen das Verfahren in diesem Stadium, d. h. nach dem ersten Ätzschritt.
Nachfolgend wird das Ätzmittel wie vorstehend beschrieben gewechselt und es wird der zwischen Linien 56 liegende Teil der Schicht 10 entfernt, wobei der vertikale "Steg" 10a der Schicht 10 verbleibt. Weiterhin setzt sich die Ätzung nach unten durch die dann freiliegenden Teile der Oxide 24a und 24b fort. Da das Oxid 24h dicker als das Oxid 24a ist, erreicht die Ätzung die Gate-Elektrode 16 nicht. Ein Teil des Oxids 24b verbleibt auf der Oberseite der Gate-Elektrode 16 selbst nachdem die Ätzung diese Source-/Drain-Region 20 innerhalb des Kontaktfensters freigelegt hat und es verbleibt der "Steg" 10a auf der Seite, da die Nitridentfernung anisotrop ist, so daß kein Kurzschluß der Elektrode 16 auftreten kann.
Das erfindungsgemäße Verfahren kann zum Schutz einer Gate- Elektrode eingesetzt werden, wenn ein Seitenwand-Abstandshalter vorhanden ist, der benutzt werden kann, um ein schwach dotiertes Drain zu erhalten. Fig. 8C zeigt einen Querschnitt bei derselben Bearbeitungsstufe wie bei Fig. 8B, jedoch für eine n-Kanal-Transistorstruktur mit schwach dotiertem Drain. Diese Struktur resultiert aus Implantierungstechniken, die mit der Zufügung eines Seitenwand-Abstandshalters 16a kombiniert sind. Der Abstandshalter ist nach der Source-/Drain-Implantierung 20a, eine Implantierung mit "schwacher" Dosis (im allgemeinen zwischen 5 · 10¹&sup6; und 5 · 10¹&sup7; Ionen/m²), jedoch vor der starken Source-/ Drain-Implantierung 20 (beispielsweise 6 · 10¹&sup9; Ionen/ m²) gebildet. In diesem Fall ist der beispielsweise aus Oxid hergestellter Abstandshalter 16a 0,1 bis 0,3 · 10&sup6; m dick und verbleibt nach Vervollständigung der Schaltung in in der Struktur. Die Dicke des Abstandshalteroxids 16a ist unter Berücksichtigung optimierten Bauelementverhaltens bestimmt. Es kann, oder kann auch nicht, dick genug sein, um um eine zuverlässige Isolation zwischen der Gate-Elektode 16 und nachfolgend im Kontaktfenster 32 abgeschiedenem Metall zu schaffen. Alternativ kann die Struktur derart gebildet werden, daß der Abstandshalter vor der Kontaktbildung entfernt wird, so daß kein Material auf der Seitenwand der Gate-Elektrode verbleibt. Viele Verfahren können zur Herstellung einer Transistorstruktur verwendet werden, die Source-/Drain-Implantierungen wie die in Fig. 8C gezeigten besitzt. Jedes Verfahren der Herstellung dieser Struktur ist akzeptabel, wenn vorliegende Erfindung benutzt wird, da die vorliegende Erfindung in ihrer bevorzugten Form eine adequate Isolierung zwischen der Gate-Elektrode 16 und nachfolgend abgeschiedenem Metall aufgrund des Zurücklassens des "Stegs" 10a der Schicht 10 zum Schutz der Seitenwand der Gate-Elektrode schafft. Daher sind bei Einsatz der vorliegenden Erfindung Abänderungen bei der Bearbeitung der Gate-Elektroden-Seitenwand hinsichtlich der Isolierung der Gate-Elektrode gegenüber nachfolgend abgeschiedenem Metall oder einer anderen leitenden Schicht nicht bestimmend. Dies führt im Vergleich zum Stand der Technik zu einer vergrößerten Flexibilität bei der Herstellung von Transistoren, wenn selbstausgerichtete Kontakte benutzt werden.
Das hier bezüglich Gate-Elektroden oder Feldabschirmkanten beschriebene Verfahren für selbstausgerichtete Kontakte behält auch die Integrität aktiver Bereiche im Bauelement nahe von Feldoxidkanten bei. Die Fig. 9A und 9B zeigen ein Feldoxid 16a benachbart einem aktiven Bereich 20 in einem Substrat 12. Das Feldoxid 16a wurde in einer solchen Weise vorbereitet bzw. gebildet, daß eine Kante im wesentlichen vertikal ist. Dieser "reduzierte Vogelschnabel" kann durch SILO (lokale Oxydation versiegelter Zwischen- bzw. Grenzschicht) oder nach irgendeinem anderen Verfahren erhalten werden. Eine Oxidschicht 24a erstreckt sich über die Deck-Oberfläche des aktiven Bereichs 20. Wie bei den Fig. 8A und 8B ist ein Kontaktfenster 32 für die Source/Drain 20 an einer durch den Pfeil 52 bezeichneten Position angeordnet, die sich mit der linken Kante des Feldoxids 16a aufgrund einer Fehlausrichtung überlappt. Wiederum erfolgt zunächst ein Ätzen entlang gepunkteter Linien 54, wie vorstehend beschrieben. Die Ätzung hört auf, wenn das Ätzmittel die Nitridschicht 10 erreicht. Die durchgehenden Linien in Fig. 9B zeigen das Verfahren bei dieser Stufe, d. h. nach dem ersten Ätzschritt.
Nachfolgend wird das Ätzmittel wie vorstehend beschrieben gewechselt und der zwischen den gestrichelten Linien 56 liegende Teil der Schicht 10 wird entfernt. Die Ätzung setzt sich auch nach unten in die dann frei liegenden Teile der Oxide 24a und 16a fort. Da die an der linken Seiten des Oxids 16a dargestellte Kante im wesentlichen vertikal ist und sich in Kontakt mit der Source-/Drain-Region 20 befindet, führt die durch den Ätzvorgang bewirkte Entfernung eines Teils des Oxids 16a in jenem Bereich nicht zu einem Kurzschluß zwischen Metall und Substrat 12. Das für die Kante des Oxids 10a erforderliche Ausmaß an Vertikalität wird durch die Tiefe des Source-/Drain-Implantats vor der Metallisierung bestimmt. Je dünner die Source/Drain ist, desto vertikaler ist die Anforderung an die Feldoxidkante.
Als Ergebnis des unter Bezugnahme auf die Fig. 8 und 9 beschriebenen Verfahrens ist das Kontaktfenster mit dem aktiven Bereich selbstausgerichtet, d. h. es ist gegenüber einem Kurzschluß mit einem nahebei befindlichen Element, mit dem kein Kontakt herzustellen ist, geschützt. Demgemäß kann eine Entwurfsregel bzw. ein Entwurfsschema benutzt werden, das eine Fehlausrichtung, eine Überlappung oder eine Abweichung eines Kontaktfensters von einer idealen Position innerhalb einer Toleranz erlaubt, trotz der Tatsache, daß eine dicke dielektrische Zwischenschicht auf der Oberseite der Poly-Elemente angeordnet ist. Hierdurch wird die Hauptaufgabe der Erfindung erreicht und eine aggressive Skalierung bzw. Dimensionierung ermöglicht, wie sie bei RAMS mit 256K (oder größer) erforderlich ist. Die Kontaktfenster können wesentlich näher an den Poly-Kanten oder Feldabschirmung- oder Isolationskanten als bislang angeordnet werden. Abweichungen von der Nennposition aufgrund normaler Toleranzen der Herstellungsgeräte können zugelassen werden, ohne daß unabsichtlich Kurzschlüsse hervorgerufen werden, die einen korrekten Betrieb der Schaltung verhindern. Als Ergebnis kann die Siliziumfläche sehr viel effizienter benutzt werden. Weiterhin wird kein Nitrid als Gate-Dielektrikum eingesetzt.
Um dieses beispielhafte Ausführungsbeispiel des erfindungsgemäßen, auf ein Einzel-Poly-N-Kanal-System angewandten Verfahrens somit zusammenzufassen, kann ein Satz von Schritten wie folgt auftreten bzw. durchgeführt werden:
1. Aufwachsen von dünnem Oxid auf einem Siliziumsubstrat;
2. Aufbringen, Dotieren und Oxydieren von Polisilizium;
3. Musterung und Ätzung von Oxid und darunterliegendem Polysilikon I unter Belassung von etwas Gate-Oxid in aktiven Bereichsregionen
4. Implantieren von Source- und Drain-Dotierstoffen und Wärmetreiben;
5. Maskieren und Ätzen von Kontaktfenstern durch Oxid bis zur Poly-I-Gate-Elektrode, aber nicht zu Source-/Drain-Regionen;
6. Aufbringen einer Nitridschicht;
7. BPSG aufbringen (Verdichten und Wiederaufschmelzen);
8. Maskieren von Kontaktfenstern für Poly-I-Gate- Elektroden und Source-/Drain-Regionen;
9. Ätzen durch BPSG zur Nitridschicht;
10. (Verdichten und Wiederaufschmelzen des BPSG;)
11. Anisotropes Ätzen durch die Nitridschicht und das unterliegende Oxid zur Source/Drain und zur Poly-I-Gate-Elektrode unter Belassung eines "Stegs" aus Ätzstopp; und
12. Zufügen von Metall oder anderem leitendem Material für Zwischenverbindungen.
Kurzgesagt besteht eine Weise, in der das erfindungsgemäße Verfahren bei einem Einzel-Poly-System unter Einsatz von Silicid in einem CMOS-System angewendet werden kann, in folgendem:
1. Aufwachsen von dünnem Oxid auf einem Siliziumsubstrat;
2. Abscheiden und Dotieren von Polysilikon;
3. Abscheiden von Silicid und Oxid, Maskieren, Ätzen und Glühen bzw. Entspannen der Oxid/ Silicid/Poly-Schicht unter Belassung von etwas Gate-Oxid in den aktiven Bereichsregionen;
4. Maskieren für N-Kanal-Source-/Drain-Implantierungen;
5. Implantieren von Arsenoder Phosphor für N-Kanal- Source-/Drain- und Wärmedriven, falls gewünscht;
6. Maskieren für und Implantieren von P-Kanal- Source-/Drain-Implantaten;
7. Maskieren und Ätzen von Kontaktfenstern für die Silicid-/Poly-Schicht, aber nicht für Source-/ Drain-Regionen;
8. Aufbringen einer Nitridschicht;
9. Aufbringen von BPSG (Verdichten, Wiederaufschmelzen und Aktivieren von Implantaten);
10. Maskieren von Kontaktfenstern für Silicid-/Poly- Elektroden und Source-/Drain-Regionen;
11. durch BPSG bis zur Nitridschicht ätzen;
12. (Verdichten und Wiederaufschmelzen von BPSG und Aktivieren von Implantaten;)
13. Ätzen durch die Nitridschicht und das darunterliegende Oxid zur Source/Drain und Silicid unter Belassung eines "Stegs" aus Ätzstopp;
14. Zufügung von Metall oder anderem leitenden Material für Zwischenverbindungen.
Wie erwähnt ist das Verfahren bei Doppel-Poly-Systemen einsetzbar. In solch einem Fall ist es bevorzugt, ein dünnes Oxid auf den Seiten von Poly I auf zuwachsen, um Kurzschlüsse zwischen Poly I und Poly II zu verhindern. Dieses Oxid, das vorzugsweise ungefähr 500A dick ist, ist nicht erforderlich, um selbstausgerichtete Kontakte herzustellen. In Anbetracht der vorstehenden ausführlichen Beschreibungen ist es ausreichend, die Schritte eines beispielhaften Verfahrens für Doppel-Polysilikon-Technologie zu skizzieren. Weiterhin versteht sich, daß jede der Poly-Ebenen wahlweise Polycid sein kann. Kurzgefaßt sind die Verfahrensschritte bei einem solchen System wie folgt, wobei es sich versteht, daß das Verfahren CSMOS sein kann oder nicht und als Beispiel folgende Schritte aufweist:
1. Aufwachsen dünnen Oxids auf einem Siliziumsubstrat;
2. Abscheiden bzw. Aufbringen und Dotier von Poly I;
3. Oxydieren, Maskieren und Ätzen von Poly I;
4. Aufwachsen von dünnem Oxid auf Siliziumsubstrat für Poly II-Gate-Oxid und an Seiten von Poly I- Elektroden;
5. Aufbringen, Dotieren und Oxydieren von Poly II;
6. Maskieren und Ätzen von Poly II unter Belassung von etwas Gate-Oxid in den aktiven Bereichsregionen;
7. Implantieren von Source- und Drain-Dotierstoffen und Wärmetreiben;
8. Maskieren und Ätzen von Kontaktfenstern für Poly I und Poly II, aber nicht für Source-/Drain- Regionen;
9. Abscheiden bzw. Aufbringen einer Nitridschicht;
10. Aufbringen von BPSG (Verdichten und Wiederaufschmelzen von BPSG);
11. Maskieren von Kontaktfenstern zu Poly I- und Poly II-Gate-Elektroden und Source-/Drain-Regionen;
12. Ätzen durch BPSG zur Nitridschicht;
13. (Verdichten und Wiederaufschmelzen von BPSG;)
14. Ätzen durch die Nitridschicht und das darunterliegende Oxid zu den Source-/Drain-Regionen und Poly I- und Poly II-Gate-Elektroden;
15. Hinzufügen von Metall oder anderem leitenden Material für Zwischenverbindungen.
Bei den obigen erläuternden Ausführungsbeispielen können selbstausgerichtete Kontakte mit einzelnen Poly-Ebenen (Poly I oder Poly II) oder mit beiden Ebenen gleichzeitig hergestellt werden. Selbstausgerichtete Kontakte werden mit einer gegebenen Poly-Ebene hergestellt, vorausgesetzt, daß ein dickes Oxid auf der Oberseite dieser Ebene gebildet ist. Bei allen Ausführungsbeispielen werden selbstausgerichtete Kontakte mit einem darunterliegenden Feldoxid hergestellt, vorausgesetzt, daß das Oxid eine im wesentlichen vertikale Seitenwand besitzt. Bei dieser Erfindung ist es möglich, gleichzeitig Kontakte herzustellen, die mit Feldoxidkanten, Feldabschirmungs-Elektrodenkanten und Gate-Elektrodenkanten selbstausgerichtet sind, unabhängig davon, ob die Poly- Kanten Polycid-Strukturen sind oder fortgeschrittene Transistorstrukturen wie etwa LDDs benutzen, und unabhängig von der Art des benutzten Gate-Dielektrikums. Vorausgesetzt, daß eine Ätzung ausreichender Selektivität (BPSG zu Nitrid) zur Verfügung steht, können zusätzlich selbstausgerichtete Kontakte hergestellt werden, unabhängig davon, ob die dielektrische Zwischenschicht vor oder nach der Kontaktfensterätzung wiederaufgeschmolzen wird.
Bei den vorstehenden Ausführungsbeispielen ist das Oxid 24b in Fig. 3 das Oxid, das nach der Poly-Ätzung im aktiven Bereich verbleibt. Es versteht sich, daß eine Poly-Ätzung, die ausreichendes Oxid in den aktiven Bereichen für die Benutzung als Abschirmungs-Oxid bei nachfolgenden Implantierungsschritten übrig läßt, bei vorliegender Erfindung nicht erforderlich ist, sondern bei den Ausführungsbeispielen lediglich als Beispiel benutzt wird. Wenn eine solche Ätzung nicht zur Verfügung steht und eine Implantierung in das nackte Silizium nicht gewünscht ist, kann nach der Definierung der Poly-Schicht ein dickes Abschirmungs-Oxid aufgewachsen werden. Dies berührt das Selbstausrichtungs-Kontaktverfahren in keiner Weise. In einigen Fällen kann die Dicke eines solchen Oxids aufgrund der Benutzung einer Polycid- Gate-Struktur, bei der nur wenig Oxydation tolerierbar ist, oder aufgrund des Einsatzes einer speziellen Gate-Elektrodenstruktur wie etwas eines LDD beschränkt sein.
Die vorliegende Erfindung ist bei Doppel-Poly-Verfahren, die Feldabschirmung und Silicid benutzen, nützlich. Fig. 12A zeigt eine Draufsicht auf eine durch ein solches Verfahren hergestellte Struktur und kann bezüglich weiterer Würdigung des Entwurfsregel-Problems hinsichtlich der Positionierung von Kontaktfenstern in einer integrierten Schaltung hoher Dichte in Bezug genommen werden. Diese Figur zeigt in Draufsicht einige Elemente eines DRAM hoher Dichte ohne Benutzung eines Standard-LOGOS-Isolierung, aber unter Einsatz einer Doppel-Poly-Feldabschirmungsstruktur. Eine Feld-Abschirmung ist sehr nützlich bei Strukturen hoher Dichte und ist detaillierten in der Patentanmeldung der Inmos Corporation im Namen von S.Eaton und anderen mit dem Titel "Thick Oxide Field-Shield Process", US Ser.No. 754 056, eingereicht am 26.Januar 1984, beschrieben, die wie erwähnt durch Bezugnahe eingegliedert wird. Grundsätzlich isoliert ein Feldabschirmungstransistor mit relativ dickem Oxid benachbarte Speicherzellen unter Heranziehung dicken Oxids zwischen diesen, wobei Poly I sich über dem Oxid befindet. Das Poly I dient dort als Gate-Elektrode, die üblicherweise so verschaltet ist, daß der Transistor zwischen Zellen abgeschaltet ist. (Es versteht sich, daß die Erfindung auf LOGOS-Strukturen und andere anwendbar ist).
Fig. 10A zeigt Teile von vier Zellenkondensatoren 62 mit jeweils sechs Seiten. Jeder Zellenkondensator weist zwei getrennte Platten auf. Eine der Kondensatorplatten ist ein dotierter Bereich im Siliziumsubstrat. Die andere Platte ist in einer Schicht 63 aus Poly I gebildet, die auch für die Feldabschirmung verwendet wird. Es versteht sich, daß die Schicht 63 im wesentlichen die gesamte bezeichnete Fläche überdeckt, auch wenn aus Gründen der Klarheit diese Schicht durch ein Bezugszeichen 63 repräsentiert ist, ohne selbst gezeigt zu sein, da sie andernfalls die gesamte Figur abdecken würde. In der Schicht 63 befinden sich Öffnungen 64 (die durch eine eine unregelmäßige achtseitige Figur bildende durchgehende Linie dargestellt sind). Die Öffnungen 64 definieren aktive Poly-Bereiche und Wortleitungen 65, die aus Poly II gebildet sind, laufen über die aktiven Bereiche 64, um dort Gate-Elektroden zu bilden. Vorzugsweise sind die Wortleitungen 65 aus Polycid, d. h. aus Polysilikon mit darüberliegendem Silicid. Zwei oberhalb all dieser Elemente anzuordnende Metall-Bit-Leitungen sind durch unterbrochene Linien 66 repräsentiert, die sich kreuzweise bezüglich der Wortleitungen 65 erstrecken. Ein der Fig. 10A entsprechendes Schaltbild ist in Fig. 10B gezeigt.
Innerhalb jedes aktiven Bereichs 64 befindet sich ein Kontaktfenster 67, das bei Füllung mit einem Leiter wie etwa Metall einen Kontakt bildet, der die elektrische Kommunikation zwischen der Bit-Leitung 66 und der Source- oder Drain-Region im aktiven Bereich 64 herstellt. Normalerweise legt jede Öffnung 64 lediglich Gate-Oxid frei. Jedes Kontaktfenster 67 im Bereich 64 schafft eine Öffnung durch das Gate-Oxid, um einen Teil der darunterliegenden, im Substrat gebildeten Source-/Drain-Region freizulegen. Typischerweise liegt die Breite des Kontaktfensters 67 zwischen 1,0 · 10&supmin;&sup6; und 2,0 · 10&supmin;&sup6; m (1,0 und 2,0 Mikron).
Aus Fig. 10A ist ersichtlich, daß die Zellenkondensatoren 62 sehr nahe beieinanderliegen, wodurch eine effiziente Ausnutzung der Siliziumfläche erreicht wird. Die relativen Größen sind ungefähr wie folgt. Die Kontaktfenster 67 haben eine Breite und Höhe von 1,25 · 10&supmin;&sup6; auf 1,5 · 10&supmin;&sup6; m (1,25 auf 1,5 Mikron), die Poly-Leitungen 65 sind ungefähr 2,0 · 10&supmin;&sup6; m (2,0 Mikron) breit, die Metall-Bit-Leitungen 66 sind ungefähr 2,4 · 10&supmin;&sup6; m (2,4 Mikron) breit und die Zellenkondensator-Platten 62 haben eine Breite und Höhe von ungefähr 4,1 · 10&supmin;&sup6; auf 5,5 · 10&supmin;&sup6; m (4,1 auf 5,5 Mikron). Die Kontaktfenster 67 sind weniger als 1,1 · 10&supmin;&sup6; m (1,1 Mikron) von den Poly-Leitungen 65 getrennt. Das Kontaktfenster 67 selbst besitzt Toleranzen bezüglich seiner Abmessungen und kann 0,5 · 10&supmin;&sup6; (0,5 Mikron) größer sein. Strukturen hoher Dichte können normalerweise lediglich dann hergestellt werden, wenn die Kontakte korrekt angeordnet sind. Falls ein Kontaktfenster 67 unabsichtlich eine Wortleitung 65 berühren würde, wäre die entsprechende Bit-Leitung 66 mit der Wortleitung 65 kurzgeschlossen und die Zelle würde nicht betriebsfähig sein. In gleicher Weise darf die Bit-Leitung 66 die Poly I-Feldabschirmung 63 nicht durch das Fenster 67 berühren.
Fig. 10C zeigt eine vergrößerte Schnittansicht entlang der Linien B-B in Fig. 10A. Dieser vergrößerte Abschnitt zeigt eine Speicherzelle im Querschnitt. Ein Substrat 70 ist ein p-Typ-Silizium. Oberhalb desselben befindet sich eine Feldabschirmung-Bor-Implantierung 72 zur Einstellung der Schwellenspannung des Feldabschirmungs-Transistors und das aktiven N-Kanal-Transistors. Bor- und Arsen-Implantate 74 und 76 für die untere Kondensatorplatte 62 liegen innerhalb des Feldabschirmungs-Implantats. An der rechten Seite der Fig. 10C ist eine dielektrische Feldabschirmungsschicht 78 gezeigt. Diese ist dicker als ein Zelloxid 80 oberhalb des Arsen-Implantats 76. Eine Schicht 82 aus Poly I, die beispielsweise 1,5 · 10&supmin;&sup7; m (1500 Ångström) dick ist, befindet sich oberhalb der Oxide 78, 80. (Es versteht sich, daß das Polysilikon oberhalb der dielektrischen Feldabschirmungs- Schicht 78 als eine Gate-Elektrode eines Transistors wirkt, der als ein Merkmal der Verwendung einer Feldabschirmung stets abgeschaltet ist.) Oberhalb des Poly I befindet sich ein Zwischen-Poly-Oxid 84, das beispielsweise 3,0 · 10&supmin;&sup7; m (3000 Ångström) dick ist. Die Wortleitung 65 besteht aus "Polycid" mit einem unteren Abschnitt 86 aus Poly II und einem oberen Abschnitt 88 aus Silicid. Die Wortleitung 65 befindet sich auf dem Oxid 84. Es ist anzumerken, daß ein Oxid 87a an der Seitenwand des Polysilikon-Elements 82 (einer Feldabschirmungs-Gate-Elektrode) vorhanden ist. Oxid 87a, das beispielsweise 0,5 · 10&supmin;&sup7; m (500 A) dick ist, ist als Isolator aufgewachsen, um das Element 82 vom Element 65 an sonstigen Stellen in der Schaltung in Fig. 10A zu trennen (beispielsweise dort, wo das Element 65 die Kante des Elements 64 kreuzt). Dieses Oxid 87a ist während des Wachstums des Oxids 87 gewachsen, das das Gate-Oxid für den durch das Polycid-Element 65 gebildeten Transistor ist. Es ist für das Selbstausrichtungs-Kontaktverfahren nicht erforderlich, jedoch beim Doppel-Poly-Verfahren notwendig, wie vorstehend erläutert. Eine Schicht 90 aus Nitrid überdeckt die oberen Teile der Wortleitung 65 und des Oxids 84, soweit dieses nicht durch die Wortleitung abgedeckt ist.
Auf der linken Seite der Fig. 10C befindet sich eine weitere Polycid-Leitung 65 mit einem Poly-II-Abschnitt 92, der durch einen Silicid-Bereich 94 bedeckt ist. Links desselben befindet sich ein Kontaktfenster 67. Ein n-Source-/Drain-Implantat 64 umgibt die Polycid-Gate-Elektrode 65. Eine dielektrische Zwischenschicht 98 (BPSG) befindet sich oben auf der Nitridschicht 90.
In der Fig. 10D ist eine senkrecht zum Schnitt gemäß Fig. 10C aufgenommene Schnittansicht entlang der Linien G-G in Fig. 10A gezeigt. Diese zeigt das Poly I bezüglich dessen das Kontaktfenster 67 korrekt positioniert ist. Ersichtlich erstreckt sich die Bit-Leitung 66 durch das Fenster und das Nitrid 90, um die Source-/Drain-Region 64 zu kontaktieren.
Die Verwendung vorliegender Erfindung ist weiterhin in Fig. 10E veranschaulicht, in der eine Querschnittsansicht ähnlich der Fig. 10D gezeigt ist. In Fig. 10E ist der Kontakt bzw. das Kontaktfenster 67 nach rechts in Richtung zur Kante der Feldabschirmungs-Elektrode 82 versetzt fehlausgerichtet. Der "Steg" aus Siliziumnitrid 90a verbleibt auf der Seite der Elektrode 82 und schützt diese gegenüber der Bit-Leitung 66. Ein Teil des Oxids 84 verbleibt auf der Oberseite der Elektrode 82 und schützt diese gegenüber der Bit-Leitung 66. In dieser Weise erfolgt ein Kontakt der Source-/Drain-Region 64, ohne daß trotz der Fehlausrichtung ein Kurzschluß mit entweder der Oberseite oder der Seite der Elektrode 82 stattfindet.
Der Einsatz dieser Erfindung im Zusammenhang mit der Technologie gemäß den Fig. 10A-10D erlaubt eine Ausrichtung des Kontaktfensters 67 bezüglich der Polycid-Leitungen 65 und eine Selbstausrichtung bezüglich der Kanten (64) des Poly- I-Elements 63. Es ist anzumerken, daß die Polycid-Leitungen beispielsweise kein Oxid auf der Oberseite tragen. Wenn ein ins Gewicht fallendes Oxid auf deren Oberseite vorhanden wäre, könnte eine Selbstausrichtung sowohl mit Poly I als auch mit Poly II stattfinden.
Ein weiterer Vorteil der vorliegenden Erfindung bezieht sich auf den Kontaktwiderstand bzw. -widerstandswert. Es ist wichtig, einen niedrigen Widerstandswert zwischen dem Aluminiumkontakt und der Source- oder Drain-Region zu haben. Demzufolge findet allgemein eine Kontakt-Anreicherungsdotierung bei n-Kanal-Prozessen statt, um den Widerstandswert eines Source- oder Drain-Kontakts abzusenken. Dies kann durch Ionen-Implantation oder Diffusion in das Kontaktfenster unmittelbar nach Offenätzen des Fensters erfolgen. Normalerweise kann eine Diffusion nicht bei CMOS-Teilen hoher Dichte durchgeführt werden, da die Vorteile der Diffusion bei den n-Kanal-Bauelementen schädlich für die p- Kanal-Bauelementen wären. Photoresist kann nicht als Maske bei den geforderten Temperaturen verwendet werden und folglich ist eine Ionen-Implantierung bei CMOS erforderlich. Jedoch besteht der Nachteil darin, daß die Ionen-Implantation beim erforderlichen Dosierungspegel teuer und zeitaufwendig ist, und daß zwei zusätzliche Maskierungsschritte benötigt werden.
Kontakt-Anreicherungs-Implantate dienen zwei Zwecken. Erstens stellen sie zusätzliches Dotierungsmittel für die Source-/Drain-Regionen bereit, wenn das durch die Source/Drain-Implantate zur Verfügung gestellte Dotierungsmaterial nicht ausreichend ist, um den gewünschten Kontakt-Widerstandswert zu erzeugen. Zweitens stellen sie Dotierungsmaterial bereit, wenn eine Situation wie die in in Fig. 1D gezeigte auftritt, d. h. wenn ein Bereich eines undotierten Substrats der Metallisierung ausgesetzt ist. In einem solchen Fall verhindert das Kontakt-Anreicherungs-Implantat einen unerwünschten Kurzschluß, aber auf Kosten eines Maskierungsschritts und eines Implantats.
Bei der vorliegenden Erfindung sind diese beiden Probleme beseitigt. Ein wichtiger Aspekt der Erfindung besteht darin, daß die Source- und Drain-Implantate bei nachfolgenden thermischen Schritten aufgrund des Ätzstopps gegenüber Ausdiffusion geschützt sind. Die Source-Drain-Implantate selbst führen bei dieser Konservierung zu ausreichend niedrigem Kontaktwiderstand für gutes Schaltungsverhalten. Weiterhin ist es nicht möglich, undotiertes Substrat während des Ätzvorganges freizulegen, da im wesentlichen vertikale Gate-Elektrodenkanten und Feldoxidkanten beim Verfahren benutzt werden und ein "Steg" aus der Ätzstoppschicht auf der Seitenwand der Gate-Elektroden verbleibt. Folglich hat sich die Verwendung der Schicht 10 in der vorstehend beschriebenen Weise als vorteilhaft bei der Bereitstellung ohmscher Kontakte niedrigen Widerstands ohne die Notwendigkeit von Kontaktanreicherungen herausgestellt.
Vorliegende Erfindung stellt ersichtlich ein Verfahren für selbstausgerichtete Kontakte bei einer VLSI-Schaltung bereit, das unabhängig von Seitenwandprozessen (an der Gate- Elektrode), die zur Optimierung des Bauelementverhaltens eingesetzt werden, ist. Beispielsweise sollte beim Verfahren das Fehlen von unnötigem oder unerwünschtem Oxid an den Seitenwänden tolerierbar sein (im Unterschied zu Batra). Gegenwärtig ist es unerwünscht, einige Polycid-Gate-Elektroden wie etwa Titan-Silicid zu oxydieren. Beim Verfahren sollte andererseits auch die Zufügung irgendeiner Menge an Oxid zur Seitenwand aus irgendwelchen Gründen wie etwa einer Isolation gegenüber einer später gebildeten Zwischenverbindung oder einem anderen Element, oder die Zufügung irgendeines Materials zur Seitenwand aus Gründen der Bereitstellung eines Abstandshalters für die Herstellung optimierter VLSI- Transistor-Strukturen wie etwa von Bauelementen mit doppelt diffundiertem Drain oder schwach dotiertem Drain tolerierbar sein.
Die vorliegende Erfindung stellt auch ein Verfahren zum Anordnen und Ätzen von Kontaktfenstern in Transistoren bereit, ohne eine die Vergeudung von Siliziumfläche erfordernden Entwurfsregel zu benötigen, wobei das Verfahren gleichzeitig bei allen Gate- und Feldoxiden oder Feldabschirmungskanten eingesetzt werden kann.
Ferner wird eine Technik für selbstausrichtende Kontakte in einer Halbleiterstruktur trotz Verwendung einer dielektrischen Zwischenschicht bereits gestellt. Das Verfahren erlaubt die zuverlässige Ätzung des Kontaktfensters trotz Toleranzen bei seiner Positionierung, ohne die Integrität der Speicherzelle, des Transistors oder eines anderen Bauelements zu gefährden.

Claims

1. Verfahren zur Herstellung eines Kontaktfensters in einer Halbleiteranordnung mit einem Substrat, einer mittleren und oberen leitenden oder halbleitenden Schicht und einer dielektrischen Zwischenschicht, wobei das Verfahren die Schritte umfaßt:

Herstellen einer ersten Struktur mit einem Substrat (12), mindestens einem mittleren leitenden oder halbleitenden Element (14,16) mit Ober- und Seitenwandflächen über einen Teil des Substrats (12) und einer Isolierschicht (24) über wenigstens die Oberfläche des wenigstens einen Elements;

Ausbilden eines selektiven Ätzstopps (10) auf freiliegenden Ober- und Seitenwandflächen der ersten Struktur; Ausbilden einer dielektrischen Zwischenschicht (34) über dem selektiven Ätzstopp;

Anbringen eines Kontaktfensters (32); und

Ätzen durch die dielektrische Zwischenschicht (34) an dem Kontaktfenster (32) bis zum selektiven Ätzstopp (10);

gekennzeichnet durch den Schritt: anisotropes Ätzen des Kontaktfensters (32) durch den selektiven Ätzstopp (10) und die darunterliegende Isolierschicht (24a,24b), wobei das vollständige Durchätzen der Isolierschicht (24a) über dem wenigstens einen Element länger dauert als bei einer Isolierschicht (24b), wenn eine derartige vorhanden ist, welche den Bereich des Substrats überdeckt, zu welchem ein Kontakt durch das Kontaktfenster hergestellt werden soll, wodurch der Bereich des Substrats (12), mit welchem der Kontakt hergestellt werden soll, freigelegt wird, jedoch die Isolierschicht (24a), welche das wenigstens eine Element (14,16) abdeckt, mit welchem kein Kontakt hergestellt werden soll, nicht vollständig durchgeätzt wird, und der selektive Ätzstopp (10a) auf den Seitenwandflächen der ersten Struktur belassen wird, so daß das Kontaktfenster (32) wenigstens ein Element (14,16) teilweise überdecken kann, ohne daß ein Kontakt mit dem wenigstens einen Element (14,16) hergestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht (24a,24b) ein Dielektrikum ist.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die aus einem Dielektrikum bestehende Schicht (24a) über dem einen oder mehreren Elementen (14,16) dicker ist als die aus einem Dielektrikum bestehende Schicht (24b), welche den Bereich überdeckt, mit welchem über das Kontaktfenster ein Kontakt hergestellt werden soll.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Kontaktfenster (32) zur Bildung eines Kontakts mit einem Source- oder Drain-Bereich (20) hergestellt wird, wobei das Verfahren umfaßt:

Aufbringen einer Polysilikon-Schicht über das Substrat (12) und ein Gate-Dielektrikum (18);

Bilden von Poly-Elementen (14,16) in der Polysilikon- Schicht;

Vorsehen eines Dielektrikums (24a) über den Poly-Elementen (14,16), deren Durchätzen länger dauert als beim Dielektrikum (24b), wenn ein solches vorhanden ist, über dem Source- oder Drain-Bereich (20), mit welchem Kontakt hergestellt werden soll;

Ausbilden eines selektiven Ätzstopps (10) über dem Dielektrikum (24a,24b) oder über Feldoxid wenigstens im Bereich, in dem das Kontaktfenster angeordnet wird; sodann

Durchführen der Ätzschritte.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der selektive Ätzstopp (10) eine Materialschicht über den Ober- und Seitenwandflächen der ersten Struktur aufweist.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der selektive Ätzstopp (10) eine Schicht aus Siliziumnitrid aufweist.

7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der selektive Ätzstopp (10) ein Dielektrikum aufweist und daß die Ätzschritte selektiv auf das Dielektrikum wirken.

8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der erstgenannte Ätzschritt unter Verwendung eines Ätzmittels durchgeführt wird, welches eine hohe Selektivität von Oxid zu Nitrid aufweist.

9. Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch Erzeugen eines Kontaktfensters (67) in einer Halbleiteranordnung hoher Dichte zwischen einer verhältnismäßig leitenden Wortleitung (65), mit der am Kontaktfenster (67) kein Kontakt hergestellt werden soll, und einer verhältnismäßig leitenden Feldabschirmkannte (63), mit welcher kein Kontakt hergestellt werden soll, wobei die Feldabschirmung (63) von einem Dielektrikum abgedeckt ist, und durch Ausrichten des Kontaktfensters (67) auf die Wortleitung (65) und Selbst-Ausrichten des Kontaktfensters (67) auf die Feldabschirmkante (63).