JPS634345B2 - - Google Patents
Info
- Publication number
- JPS634345B2 JPS634345B2 JP9607580A JP9607580A JPS634345B2 JP S634345 B2 JPS634345 B2 JP S634345B2 JP 9607580 A JP9607580 A JP 9607580A JP 9607580 A JP9607580 A JP 9607580A JP S634345 B2 JPS634345 B2 JP S634345B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- gaas
- ion
- gaalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】
本発明は化合物半導体を用いた半導体装置の製
造方法に関する。
造方法に関する。
一般に、化合物半導体は、特性の多様性のため
多くの素子に使用されているが、何分にも化合物
である為、素子製作工程に必要な熱処理に依つて
結晶が変性し易いなど多くの問題を拘えている。
多くの素子に使用されているが、何分にも化合物
である為、素子製作工程に必要な熱処理に依つて
結晶が変性し易いなど多くの問題を拘えている。
例えば、GaAsにSi或いはSeなどをイオン注入
し、イオン注入したｎ型不純物を電気的に活性化
するためには、700℃以上の高温での熱処理が必
要であり、熱処理中におこる結晶の解離現象を防
ぐために、従来種々の表面保護膜が用いられてい
る。保護膜としては、SiO2、Si3N4等の絶縁膜が
用いられているが、これらの膜を使用する場合、
Si3N4ではGaAs基板との熱膨脹率の差が大きく、
また密着性が悪い為に、保護膜とGaAs界面でス
トレスが発生し、保護膜が剥離する。又SiO2で
はGaAs基板に対する密着性は良いが、基板から
Gaの拡散が大で基板表面の変性を起し易く、し
いては注入により形成したｎ形層の電気的特性に
悪影響を及ぼすことがある。保護膜として
GaAlAsを用いる場合には、GaAlAsはGaAsと
熱力学的定数が極めて近く、かつ、GaAlAsと
GaAsの構造は、850℃以下の温度では冶金学的
に安定であることも知られており、イオン注入保
護膜として極めて適したものと考えられる。しか
しながら、通常GaAsにイオン注入した後、イオ
ン注入層に直接GaAlAs層を成長する場合、イオ
ン注入により表面に結晶欠陥が導入されているこ
と、表面にGaAsが空気中で酸化され自然保護膜
が形成されていること、あるいはイオン注入に基
づく表面汚染層が存在すること等のために、良好
なGaAlAs層を保護膜として成長させることが困
難である。
し、イオン注入したｎ型不純物を電気的に活性化
するためには、700℃以上の高温での熱処理が必
要であり、熱処理中におこる結晶の解離現象を防
ぐために、従来種々の表面保護膜が用いられてい
る。保護膜としては、SiO2、Si3N4等の絶縁膜が
用いられているが、これらの膜を使用する場合、
Si3N4ではGaAs基板との熱膨脹率の差が大きく、
また密着性が悪い為に、保護膜とGaAs界面でス
トレスが発生し、保護膜が剥離する。又SiO2で
はGaAs基板に対する密着性は良いが、基板から
Gaの拡散が大で基板表面の変性を起し易く、し
いては注入により形成したｎ形層の電気的特性に
悪影響を及ぼすことがある。保護膜として
GaAlAsを用いる場合には、GaAlAsはGaAsと
熱力学的定数が極めて近く、かつ、GaAlAsと
GaAsの構造は、850℃以下の温度では冶金学的
に安定であることも知られており、イオン注入保
護膜として極めて適したものと考えられる。しか
しながら、通常GaAsにイオン注入した後、イオ
ン注入層に直接GaAlAs層を成長する場合、イオ
ン注入により表面に結晶欠陥が導入されているこ
と、表面にGaAsが空気中で酸化され自然保護膜
が形成されていること、あるいはイオン注入に基
づく表面汚染層が存在すること等のために、良好
なGaAlAs層を保護膜として成長させることが困
難である。
本発明は上述の欠点を除去するもので、化合物
半導体基板上に化合物半導体層及び該化合物半導
体層とはエツチング特性の異なる化合物半導体保
護層を連続的に成長して形成する工程、該保護層
を通して該化合物半導体層に部分的にイオン注入
する工程、熱処理してイオン注入された領域を活
性化した後、少なくとも電極形成領域の前記保護
層を除去する工程を含むことを特徴とする半導体
装置の製造方法を提供するものである。
半導体基板上に化合物半導体層及び該化合物半導
体層とはエツチング特性の異なる化合物半導体保
護層を連続的に成長して形成する工程、該保護層
を通して該化合物半導体層に部分的にイオン注入
する工程、熱処理してイオン注入された領域を活
性化した後、少なくとも電極形成領域の前記保護
層を除去する工程を含むことを特徴とする半導体
装置の製造方法を提供するものである。
以下、本発明の実施例をGaAsFETを製作する
場合を一例として詳述する。第１図〜第３図は、
本発明のGaAsFETの製造工程を示す断面図であ
る。
場合を一例として詳述する。第１図〜第３図は、
本発明のGaAsFETの製造工程を示す断面図であ
る。
まず、第１図に示すように半絶縁性GaAs基板
１（比抵抗106Ω−cm）表面を分子ビームエピタ
キシ（MBE）装置内にて550℃As圧下AsH310-b
Torrにて加熱することにより清浄化する。しか
るのちに高抵抗105Ω−cmGaAs層２を約1μｍ成
長し、更に連続的にGa0.5Al0.5As層３を約0.2μ
ｍ成長させる。つづいて第２図に示す如く、
350KeVに加速されたSi+イオンをドーズ量25×
1012cm-2でGaAlAs層１を通してGaAs層２にイオ
ン注入する。この時、パターニングされたSiO2
膜４を柱入マスクとして用いることにより、選択
的に注入された領域５が形成される。Siイオン注
入後SiO2膜を１％程度のフツ酸緩衝液で化学エ
ツチングする。次いで試料を850℃20分間、H2雰
囲気中で熱処理してイオン注入層５を活性化し活
性層５′とする。しかる後、GaAlAs層保護膜３
をHCl：H2O＝１：１のエツチヤントにてボイル
することにより除去する。
１（比抵抗106Ω−cm）表面を分子ビームエピタ
キシ（MBE）装置内にて550℃As圧下AsH310-b
Torrにて加熱することにより清浄化する。しか
るのちに高抵抗105Ω−cmGaAs層２を約1μｍ成
長し、更に連続的にGa0.5Al0.5As層３を約0.2μ
ｍ成長させる。つづいて第２図に示す如く、
350KeVに加速されたSi+イオンをドーズ量25×
1012cm-2でGaAlAs層１を通してGaAs層２にイオ
ン注入する。この時、パターニングされたSiO2
膜４を柱入マスクとして用いることにより、選択
的に注入された領域５が形成される。Siイオン注
入後SiO2膜を１％程度のフツ酸緩衝液で化学エ
ツチングする。次いで試料を850℃20分間、H2雰
囲気中で熱処理してイオン注入層５を活性化し活
性層５′とする。しかる後、GaAlAs層保護膜３
をHCl：H2O＝１：１のエツチヤントにてボイル
することにより除去する。
なおMBE法により形成されたGaAlAs層３は
一般に酸素ドープされた状態になることが多く、
高抵抗であるので、ソース・ドレイン・ゲート電
極形成部分のみのGaAlAs層をフオト・エツチン
グにより除去し、他の部分のGaAlAs層は電気的
なパツシベーシヨン膜として残すことも可能であ
る。
一般に酸素ドープされた状態になることが多く、
高抵抗であるので、ソース・ドレイン・ゲート電
極形成部分のみのGaAlAs層をフオト・エツチン
グにより除去し、他の部分のGaAlAs層は電気的
なパツシベーシヨン膜として残すことも可能であ
る。
次いで通常のフオトリソグラフイ工程を用い
て、第３図のようにソース６、ドレイン８及びゲ
ート７電極を形成する。このように保護膜として
GaAlAs層３を用いて形成されたイオン注入ｎ形
層２の電気的特性は極めて良好であつた。例え
ば、活性化率は90％であつた。またｎ形層２の深
さ0.2μに濃度ピークがみられ、その界動度は約
4500cm2／Ｖ・secであつた。
て、第３図のようにソース６、ドレイン８及びゲ
ート７電極を形成する。このように保護膜として
GaAlAs層３を用いて形成されたイオン注入ｎ形
層２の電気的特性は極めて良好であつた。例え
ば、活性化率は90％であつた。またｎ形層２の深
さ0.2μに濃度ピークがみられ、その界動度は約
4500cm2／Ｖ・secであつた。
なお本実施例ではFETについて説明したが、
レーザー、LED、FETを使用したIC等にも用い
ることができる。また保護膜にGaAlAs、イオン
注入層にGaAs、基板にGaAsを用いる例を挙げ
たが、保護膜としてはイオン注入層と格子定数が
ほぼ等しくラテイスマツチしたものであれば良
い。また基板としてGap、Inp等を、イオン注入
層にGap、Inp層等を用いることができる。
レーザー、LED、FETを使用したIC等にも用い
ることができる。また保護膜にGaAlAs、イオン
注入層にGaAs、基板にGaAsを用いる例を挙げ
たが、保護膜としてはイオン注入層と格子定数が
ほぼ等しくラテイスマツチしたものであれば良
い。また基板としてGap、Inp等を、イオン注入
層にGap、Inp層等を用いることができる。
第１図〜第３図は本発明のGaAsFETを製造す
る工程を示す断面図である。 １：GaAs基板、２：MBEGaAs層、３：
MBEGaAlAs保護層、４：SiO2膜、５：Siイオ
ン注入層、５′：活性層、６：ソース、７：ゲー
ト、８：ドレイン。
る工程を示す断面図である。 １：GaAs基板、２：MBEGaAs層、３：
MBEGaAlAs保護層、４：SiO2膜、５：Siイオ
ン注入層、５′：活性層、６：ソース、７：ゲー
ト、８：ドレイン。
Claims (1)
- 【特許請求の範囲】 １ 化合物半導体基板上に化合物半導体層及び該
化合物半導体層とはエツチング特性の異なる化合
物半導体保護層を連続的に成長して形成する工
程、 該保護層を通して該化合物半導体層に部分的に
イオン注入する工程、 熱処理してイオン注入された領域を活性化した
後、少なくとも電極形成領域の前記保護層を除去
する工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9607580A JPS5721824A (en) | 1980-07-14 | 1980-07-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9607580A JPS5721824A (en) | 1980-07-14 | 1980-07-14 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5721824A JPS5721824A (en) | 1982-02-04 |
| JPS634345B2 true JPS634345B2 (ja) | 1988-01-28 |
Family
ID=14155276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9607580A Granted JPS5721824A (en) | 1980-07-14 | 1980-07-14 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5721824A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5974901U (ja) * | 1982-11-11 | 1984-05-21 | 小片 進 | 連続袋を装着したごみ収納容器 |
| JPS59149023A (ja) * | 1983-02-16 | 1984-08-25 | Nec Corp | 半導体への不純物の導入方法 |
| JPH0831426B2 (ja) * | 1984-05-25 | 1996-03-27 | 日本電気株式会社 | 不純物の導入方法 |
| JP2686764B2 (ja) * | 1988-03-11 | 1997-12-08 | 国際電信電話株式会社 | 光半導体素子の製造方法 |
| EP0365875B1 (en) * | 1988-10-28 | 1995-08-09 | Texas Instruments Incorporated | Capped anneal |
| JP2789262B2 (ja) * | 1991-03-01 | 1998-08-20 | 日本電信電話株式会社 | ＧａＡｓ基板中にイオン注入能動層を形成する方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102260A (ja) * | 1974-01-07 | 1975-08-13 | ||
| JPS52131453A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Thermal treating method for chemical compound semiconductor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3762968A (en) * | 1971-04-07 | 1973-10-02 | Rca Corp | Method of forming region of a desired conductivity type in the surface of a semiconductor body |
-
1980
- 1980-07-14 JP JP9607580A patent/JPS5721824A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102260A (ja) * | 1974-01-07 | 1975-08-13 | ||
| JPS52131453A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Thermal treating method for chemical compound semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5721824A (en) | 1982-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| JPS62500414A (ja) | ３−ｖ及び２−６族化合物半導体の被覆 | |
| JPS5999717A (ja) | 半導体装置の製造方法 | |
| JPS6338871B2 (ja) | ||
| JPS634345B2 (ja) | ||
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JPS6317227B2 (ja) | ||
| JPH0322526A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JPS61145823A (ja) | 分子線エピタキシ成長法 | |
| JPH0533527B2 (ja) | ||
| JPS63148616A (ja) | 半導体装置の製造方法 | |
| JPH0434821B2 (ja) | ||
| JPS604209A (ja) | 選択エピタキシヤル結晶成長方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPS6189667A (ja) | 半導体装置の製造方法 | |
| JPS6122872B2 (ja) | ||
| JPS5814739B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0526350B2 (ja) | ||
| JPS61248461A (ja) | スタツクドｃｍｏｓ ｆｅｔの製造方法 | |
| JPS61156820A (ja) | 半導体装置の製造方法 | |
| JPS60257177A (ja) | 化合物半導体素子の作製方法 | |
| JPS6267827A (ja) | 半導体装置の製造方法 |