JPS62500414A - ３−ｖ及び２−６族化合物半導体の被覆 - Google Patents
３−ｖ及び２−６族化合物半導体の被覆Info
- Publication number
- JPS62500414A JPS62500414A JP60504353A JP50435385A JPS62500414A JP S62500414 A JPS62500414 A JP S62500414A JP 60504353 A JP60504353 A JP 60504353A JP 50435385 A JP50435385 A JP 50435385A JP S62500414 A JPS62500414 A JP S62500414A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- silicon
- diffusion
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 150000001875 compounds Chemical class 0.000 title claims description 10
- 238000000576 coating method Methods 0.000 title description 9
- 239000011248 coating agent Substances 0.000 title description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 18
- 238000000137 annealing Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003708 ampul Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910002665 PbTe Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
- H01L21/471—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/902—Capping layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
ｍ−ｖ及び■−■族化合物半導体の被覆光皿■宜景
本発明はｍ−ｖ及びＩＩ−Ｖｌ族化合物半導体デバイスの製造、より詳細にはこ
のデバイスの表面上に被覆を生成することに関する。
■−■及びＩＩ−Ｖｌ族化合物半導体デバイスの製造における１つの重要なステ
ップに材質を半導体表面に拡散させることによる局所化ｐ−ｎ接合及びオーム接
点の形成するステップがある。この拡散には半導体と相互作用せず、拡散剤が浸
透することなく、さらに高温においても安定なマスクが必要である。さらに、あ
るプロセスにおいては、高温にてデバイスを焼きなましする必要がある。デバイ
スは、通常、この焼きなましの間、半導体が熱分解しないように被膜にてカプセ
ル化される。この被膜も高温においても安定であり半導体と相互作用しないこと
が要求される。
■−■及び■−■族化合物デバイスの製造においては、通常、二酸化ケイ素ある
いは窒化ケイ素が拡散マスクあるいはカプセル化被膜として使用される。通常は
問題ないが、これら層の使用はこれら膜の化学量及び物性が被着の条件によって
変化するため再現性の問題を持つ。さらに、これら膜の熱膨張率は半導体の熱膨
張率と太き（異なり、熱処理の際に被膜に割れ目を作り、また半導体表面への望
ましくない不純物の横方向の拡散を引き起す原因となる応力を生ずる。
従って、本発明の１つの目的は非常に再現性に優れ半導体の熱膨張率に近い熱膨
張率を持つｍ−ｖ及びＴＩ−Ｖｌ族化合物半導体に対する被膜を提供することに
ある。
主班生！旌
半導体の表面上にこの表面に重大な損傷を与えないような方法によってシリコン
層が形成される。その後、この構造物が少なくとも４００℃の温度に加熱される
。
置皿互■傘菫設肌
第１図から第４図は本発明に従かう一例としての実施態様の製筒１図の本発明の
実施Ｂ様の開始材質は、通常、ｍ−ｖ族あるいはＩＩ−Ｖｌ族半導体材質の基板
１０である。この例では、この材質は約５ Ｘ １０１１ｃｍ−”の不純物濃度
を持つｎ−タイプＩｎＰである。
この基板上には約４μｍの厚さのＩｎＧａＡｓから成る不純物を含まないエピタ
キシャル層１４が形成される。（このエピタキシャル層はこの基板の一部とみな
され、以降、この間の区別は行なわれない）。
基板の片方の主表面上には不純物を含まないシリコンから成る層１１が被着され
る。この被着プロセスが基板表面に大きな損傷を与えないことが重要である。例
えば、この層がスパッタリングによって形成される場合は、後の熱処理の際に、
シリコン層が基板に拡散する傾向を持つ。これに関しては、例えば、アンチル（
Ａｎｔｅｌｌ）によって、ソ１ツド スーートエレクトロニクス（Ｓｏｌｉｄ
５ｔａｔｅ ［＋１ｅｃｔｒｏｎｉｃｓ ） 、Ｖｏｌ、 ８、ページ９４３−
９４６（１９６５年）に掲載の論文［ヒ化ガリウムへのシリコンの拡散 ′（Ｔ
ｈｅ Ｄｉｆｆｕｓｉｏｎ ｏｆ ５ｉｌｉｃｏｎ ｉｎ Ｇａ１ｌｉｕａ＋
Ａｒ５ｅｎｉｄｅ） ］を参照すること。しかし、我々はこの層が表面を損傷し
ないプロセスによって被着された場合は、シリコン層は半導体内にあまり拡散せ
ず、従って、効果的な拡散マスク及び／あるいはカプセル化被膜として使用する
ことができることを発見した。この例では、この層は、基板がシリコン源ととも
に真空チャンバー内に置かれ、基板が約１５０℃の温度に保持され、シリコン源
に電子ビームが当てられる通常の電子ビーム蒸着技術によって被着される。使用
できる他の方法には熱蒸着及び化学蒸着が含まれる。この例におけるこの層の厚
さは約３，０００オングストロームである。ただし、１００−１０，０００オン
グストロームの範囲の層の厚さは有効な被膜を提供すると考えられる。この例に
おける不純物を含まないシリコンの固有抵抗は６０００ω−備である。
シリコン層は個々の被着の後に均一な特性が得られ、高い固有抵抗（少なくとも
４ω−ｃｍ）が示されるように不純物を含まない（キャリヤ濃度ＩＮＤ−Ｎ＾
ｌ ＜ １０ ｌＳｃｍ−’） 、さらに、この膜が純粋であればあるほど、デ
バイスの動作の際にこの膜を通って漏れる電流が減少する。ただし、デバイスに
よっては、デバイスがこの層を通じての電流の漏れに耐える場合、経済的な理由
からそれほど純粋でないシリコン層が選択されることもある。被着は半導体基板
が熱による損傷を受けないように十分に低い温度で行なう、熱による損傷を受け
ると、先行技術によるプロセスによって遭遇されるような再現性の問題が生じる
ためである。従って、被着のための温度の範囲は、ＩＩ−Ｖｌ族半導体基板に対
しては約２５−２００℃とされ、ｍ−ｖ族半導体基板に対しては約２５−４００
℃とされる。この層は見掛けは無定形あるいは多結晶である。この例において使
用される温度では、これは、この層は幾らかの結晶性を持ち、“無定形゛と“結
晶゛の間の境界が明確でないためどちらであるともいえる。
被着された層は約４ ｘ １０−’／”ｃの熱１１張係数を持つが、これはｍ−
ｖ及びＩｆ−ＶＩ族半導体の熱膨張係数と一致する。一般的に、層の膨張係数と
半導体の膨張係数が５ ｘ １０−６／”ｃ Ｃ以上、好ましくは２ｘｌＧ−’
／ｌｃ以上ちがわないことが要求される。
第２図に示されるように、シリコン層内に通常のフォトリソグラフィック エツ
チング技術によってウィンドウ１２が形成サレる。フォトレジスト層（図示なし
）には直径約７５μｍの円形間口部を形成するように製造されたシソプレイ （
Ｓｈｉｐｌａｙ）社から販売されるポジティブ フォトレジスト（製品番号ＡＺ
１３５０）が使用される。露出シリコンはフレオン プラズマを使用してエツチ
ングされるが、他の通常のエツチング技術を使用することもできる。
第３図に示されるように、次にこの構造に半導体基板の露出表面に局所化された
ｐ−タイプ領域１３を形成するためにこのシリコン層をマスクとして使用して拡
散プロセスが施される。この拡散は密封されたアンプル内でＺｎを拡散剤として
使用し約５５０℃の温度にて約３０分間道行される。これによって約２μｍの接
合深度が得られる。勿論、他のｐ−タイプあるいはｎ−タイプの拡散剤を使用す
ることもできる。一般的に、拡散はｎ−ｖｔ族半導体基板に対しては２００−６
００℃の温度にて、また■−■族半導体基板に対しては４００−１．０００℃の
温度にて、１分から１００時間の範囲の期間だけ遂行される。ある拡散処理には
少なくとも ９００℃の温度が必要となる。半導体表面上に過多のＳｉｎｇが形
成されないことが重要である。これはこの例のように密封されたアンプル内で拡
散するか、あるいは比較的酸素が乏しい環境で拡散することによって防ぐことが
できる。
ウェーハをべき聞及び着色することによって、本発明による方法では、シリコン
層と半導体基板の間に過多の応力が存在するとき発生するような、不純物の不当
な横方向への拡散がないことが発見された。さらに、窒化ケイ素を拡散マスクと
して使用するときに得られるのと比較して低い漏れ電流（１０ｖ逆バイアスにて
２０ｎＡ以下）が観察された。驚くことに、シリコンは２１通常、半導体内のド
ーパント不純物として使用されるが、半導体へのシリコンの拡散がほとんど起こ
らないことが発見された。これは、通常、シリコンの被着あるいはシリコンを他
の層で覆うことによって表面の所に発生ずる応力がこの方法では発生しないため
であると考えられる。これに関しては、ブレーナ−（Ｇｒｅｉｎｅｒ）らによっ
てアブ−イド フィジクス し −ズ（Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔ
ｔｅｒｓ） 、Ｖｏｌ、 ４４、ページ７５０−７５２ （１９８４年４月１５
日号）に掲載の論文［高速熱処理を使用したヒ化ガリウムへのシリコンの拡散（
Ｄｉｆｆｕｓｉｏｎ ｏｆ ５ｉｌｌｉｃｏｎ ｉｎ Ｇａｌｌｉｕｍ＾ｒｓｅ
ｎｉｄｅ ｌｌｓｉｎｇ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ
） ］を参照すること。
製造の最後のステージにおいて、第１の層１１と同一のシリコンの第２の層１５
が第１の層の上に被着され、通常のフォトリソグラフィーによってｐ−４Ｊｆ域
１３の上にウィンドウが形成される。
このｐ−”６Ｍ域へのオーム接点がウィンドウの上にＣｒ−Ａｕ合金１６を被着
することによって提供される。同様に、ｎ−領域へのオーム接点がＣｒ−Ａｕの
層１７によって提供される。後者の接点には、光の入り口のためにウィンドウが
提供され、このウィンドウ内に、通常、窒化ケイ素からなる反射防止被膜１８が
被着される。この例ではシリコン層１１がデバイスの表面に残り、通常の５ｉ０
２及び５ｉｓＮａ層に代わって電気抵抗を提供することに注意する。必要であれ
ば、シリコン層１１を拡散処理の後に適当なエツチング剤を使用して除去するこ
ともできる。
必要であればシリコン層１１をカプセル化被膜として使用し、焼きなまし処理の
際に半導体成分が拡散するのを防止することもできる。このシリコン層が耐える
ことのできる典型的な焼きなましサイクルは拡散プロセスに関して前に説明した
のと同一の範囲である。
本発明による方法は拡散及び／あるいは焼きなましステップを必要とする広範囲
の１１−Ｖ及びＩＩ−Ｖｌ族半導体デバイス、例えば、異種構造レーザー及びＬ
ＥＤを製造するのに使用できる。状況によっては、このシリコン層を拡散のため
の開口を形成するために部分的にのみエツチングすることが必要となる場合もあ
る。このシリコン層はまたイオン移植プロセスにおけるマスクとして使用するこ
ともできる。
使用できる他のｍ−ｖ族半導体基板にはＧａＡｓ及びＡｌＧａＡｓが含まれる。
Ｉｔ−Ｖｌ族半導体基板にはｌ１ｇＣｄＴｅ、 ＣｄＴｅ、 ＰｂＴｅ及びＰｂ
５ｎＴｅが含まれる。
添付の請求の範囲において、用語“デバイス”は集積回路のみでなく離散デバイ
スも含む・
国際調査報告
ＡＮＮＥＸ Ｔｏ ＴＨＥ ｒＮＴＥＲＮＡＴＩＯＮＡＬ ５ＥＡＲＣ）ｔ Ｒ
ＥＰＯＲＴ ＯＮ
Claims (10)
- １．ＩＩＩ−Ｖ及びＩＩ−ＶＩ族化合物半導体デバイスを製造する方法において 、該方法がシリコンから成る層（１１）を半導体基板（１０）の主表面上に該半 導体の表面に重大な損傷を与えないような方法によって形成し、その後、該構造 を該半導体の該表面にシリコン層を多量に拡散させることなく加熱するステップ を含むことを特徴とする方法。
- ２．請求の範囲第１項に記載の方法において、該シリコン層内に開口（１２）が 形成され、該開口を通じて該シリコン層をマスクとして該半導体に不純物が導入 されることを特徴とする方法。
- ３．請求の範囲第２項に記載の方法において、該構造が２００−１，０００℃の 範囲の温度で１分−１００時間の範囲の時間だけ加熱されることを特徴とする方 法。
- ４．請求の範囲第１項に記載の方法において、該層の厚さが１００−１０，００ ０オンダストロームの範囲内であることを特徴とする方法。
- ５．請求の範囲第１項に記載の方法において、該層が電子ビーム蒸着によって被 着されることを特徴とする方法。
- ６．請求の範囲第１項に記載の方法において、該構造が該半導体を焼きなましす るために２００−１，０００℃の範囲内で１分から１００時間の時間加熱され、 この間に該シリコン層が半導体成分が拡散するのを防止するために使用されるこ とを特徴とする方法。
- ７．請求の範囲第１項に記載の方法において、該層が本質的に不純物を含まない シリコンから成ることを特徴とする方法。
- ８．ＩＩＩ−Ｖ及びＩＩ−ＶＩ族化合物から成る化合物群より選択された半導体 材質の本体（１０）、及び該半導体の少なくとも主表面上の一部分に形成された シリコンから成る層（１１）を含むことを特徴とする半導体デバイス。
- ９．請求の範囲第８項に記載のデバイスにおいて、該層が本質的に不純物を含ま ないシリコンから成ることを特徴とするデバイス。
- １０．請求の範囲第８項に記載のデバイスにおいて、該層の厚さが１００−１０ ，０００オングストロームの範囲内であることを特徴とするデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US658569 | 1984-10-09 | ||
| US06/658,569 US4634474A (en) | 1984-10-09 | 1984-10-09 | Coating of III-V and II-VI compound semiconductors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62500414A true JPS62500414A (ja) | 1987-02-19 |
Family
ID=24641786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60504353A Pending JPS62500414A (ja) | 1984-10-09 | 1985-10-03 | ３−ｖ及び２−６族化合物半導体の被覆 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4634474A (ja) |
| EP (1) | EP0202240B1 (ja) |
| JP (1) | JPS62500414A (ja) |
| CA (1) | CA1250055A (ja) |
| DE (1) | DE3577946D1 (ja) |
| WO (1) | WO1986002488A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4615766A (en) * | 1985-02-27 | 1986-10-07 | International Business Machines Corporation | Silicon cap for annealing gallium arsenide |
| DE3685279D1 (de) * | 1985-09-20 | 1992-06-17 | Sumitomo Electric Industries | Verfahren zur waermebehandlung eines verbindungshalbleitersubstrats. |
| US4860066A (en) * | 1987-01-08 | 1989-08-22 | International Business Machines Corporation | Semiconductor electro-optical conversion |
| US4830983A (en) * | 1987-11-05 | 1989-05-16 | Xerox Corporation | Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof |
| US4824798A (en) * | 1987-11-05 | 1989-04-25 | Xerox Corporation | Method of introducing impurity species into a semiconductor structure from a deposited source |
| US4849033A (en) * | 1988-04-21 | 1989-07-18 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Annealing Group III-V compound doped silicon-germanium alloy for improved thermo-electric conversion efficiency |
| US5086321A (en) * | 1988-06-15 | 1992-02-04 | International Business Machines Corporation | Unpinned oxide-compound semiconductor structures and method of forming same |
| US4987095A (en) * | 1988-06-15 | 1991-01-22 | International Business Machines Corp. | Method of making unpinned oxide-compound semiconductor structures |
| US5098851A (en) * | 1989-02-10 | 1992-03-24 | Hitachi, Ltd. | Fabricating a semiconductor photodetector by annealing to smooth the PN junction |
| US5210052A (en) * | 1989-05-18 | 1993-05-11 | Fujitsu Limited | Method for fabricating a semiconductor substrate |
| US5188978A (en) * | 1990-03-02 | 1993-02-23 | International Business Machines Corporation | Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer |
| US5312780A (en) * | 1992-12-16 | 1994-05-17 | At&T Bell Laboratories | Integrated circuit fabrication method |
| US5420445A (en) * | 1993-02-22 | 1995-05-30 | Texas Instruments Incorporated | Aluminum-masked and radiantly-annealed group II-IV diffused region |
| US5821567A (en) * | 1995-12-13 | 1998-10-13 | Oki Electric Industry Co., Ltd. | High-resolution light-sensing and light-emitting diode array |
| JP3399216B2 (ja) * | 1996-03-14 | 2003-04-21 | ソニー株式会社 | 半導体発光素子 |
| JPH11220161A (ja) * | 1998-01-30 | 1999-08-10 | Oki Electric Ind Co Ltd | 発光ダイオード及び発光ダイオードの製造方法 |
| JP4221818B2 (ja) * | 1999-05-28 | 2009-02-12 | 沖電気工業株式会社 | 光半導体素子の製造方法 |
| AU2001287993A1 (en) | 2000-09-28 | 2002-04-08 | Maris Algeri | Container |
| US7378689B2 (en) * | 2005-10-17 | 2008-05-27 | Princeton Lightwave, Inc. | Apparatus comprising an avalanche photodiode |
| US7553734B2 (en) * | 2005-10-17 | 2009-06-30 | Princeton Lightwave, Inc. | Method for forming an avalanche photodiode |
| US9793252B2 (en) | 2015-03-30 | 2017-10-17 | Emagin Corporation | Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1053046A (ja) * | 1963-02-25 | 1900-01-01 | ||
| US3890169A (en) * | 1973-03-26 | 1975-06-17 | Bell Telephone Labor Inc | Method of forming stable native oxide on gallium arsenide based compound semiconductors by combined drying and annealing |
| US3755016A (en) * | 1972-03-20 | 1973-08-28 | Motorola Inc | Diffusion process for compound semiconductors |
| DE2214224C3 (de) * | 1972-03-23 | 1978-05-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Bildung von pn-Übergängen in III-V-Halbleiter-Einkristallen |
| JPS5193874A (en) * | 1975-02-15 | 1976-08-17 | Handotaisochino seizohoho | |
| DE2642413A1 (de) * | 1976-09-21 | 1978-03-23 | Siemens Ag | Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht |
| US4087293A (en) * | 1977-01-06 | 1978-05-02 | Honeywell Inc. | Silicon as donor dopant in Hg1-x Cdx Te |
| US4089714A (en) * | 1977-01-06 | 1978-05-16 | Honeywell Inc. | Doping mercury cadmium telluride with aluminum or silicon |
| GB1574525A (en) * | 1977-04-13 | 1980-09-10 | Philips Electronic Associated | Method of manufacturing semiconductor devices and semiconductor devices manufactured by the method |
| US4172906A (en) * | 1977-05-11 | 1979-10-30 | Rockwell International Corporation | Method for passivating III-V compound semiconductors |
| US4194934A (en) * | 1977-05-23 | 1980-03-25 | Varo Semiconductor, Inc. | Method of passivating a semiconductor device utilizing dual polycrystalline layers |
| US4396437A (en) * | 1981-05-04 | 1983-08-02 | Hughes Aircraft Company | Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication |
| JPS58103122A (ja) * | 1981-12-15 | 1983-06-20 | Nec Corp | 化合物半導体装置の製造方法 |
| US4396443A (en) * | 1982-01-18 | 1983-08-02 | Bell Telephone Laboratories, Incorporated | Reduction of leakage current in InGaAs diodes |
| US4493142A (en) * | 1982-05-07 | 1985-01-15 | At&T Bell Laboratories | III-V Based semiconductor devices and a process for fabrication |
| US4494997A (en) * | 1983-06-15 | 1985-01-22 | Westinghouse Electric Corp. | Ion implant mask and cap for gallium arsenide structures |
| US4501625A (en) * | 1983-12-23 | 1985-02-26 | Texas Instruments Incorporated | Method of producing homogeneously doped HgCdTe which contains a fast diffusing dopant impurity |
-
1984
- 1984-10-09 US US06/658,569 patent/US4634474A/en not_active Expired - Lifetime
-
1985
- 1985-10-03 DE DE8585904953T patent/DE3577946D1/de not_active Expired - Fee Related
- 1985-10-03 JP JP60504353A patent/JPS62500414A/ja active Pending
- 1985-10-03 EP EP85904953A patent/EP0202240B1/en not_active Expired - Lifetime
- 1985-10-03 WO PCT/US1985/001930 patent/WO1986002488A1/en active IP Right Grant
- 1985-10-09 CA CA000492626A patent/CA1250055A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| WO1986002488A1 (en) | 1986-04-24 |
| EP0202240B1 (en) | 1990-05-23 |
| EP0202240A1 (en) | 1986-11-26 |
| CA1250055A (en) | 1989-02-14 |
| DE3577946D1 (de) | 1990-06-28 |
| US4634474A (en) | 1987-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62500414A (ja) | ３−ｖ及び２−６族化合物半導体の被覆 | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US5603779A (en) | Bonded wafer and method of fabrication thereof | |
| US4615766A (en) | Silicon cap for annealing gallium arsenide | |
| JP2006344937A (ja) | シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法 | |
| US3902979A (en) | Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication | |
| US5903037A (en) | GaAs-based MOSFET, and method of making same | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| US4050967A (en) | Method of selective aluminum diffusion | |
| US4597825A (en) | Intermediate passivation and cleaning of compound semiconductor surfaces | |
| US3406049A (en) | Epitaxial semiconductor layer as a diffusion mask | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JPS6227727B2 (ja) | ||
| JPS634345B2 (ja) | ||
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| US3846194A (en) | Process for producing lightly doped p and n-type regions of silicon on an insulating substrate | |
| KR940006710B1 (ko) | Mes fet의 제조방법 | |
| KR910008979B1 (ko) | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 | |
| EP0544369B1 (en) | Method for processing porous silicon to recover luminescence | |
| JPS61183961A (ja) | 電極の製造方法 | |
| JP2708175B2 (ja) | ＩｎＳｂプレーナ光起電力形素子の製造方法 | |
| JPS60173844A (ja) | 半導体素子の製造方法 | |
| JP2617486B2 (ja) | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 | |
| Yagita et al. | Cr gettering by Ne ion implantation and the correlation with the electrical activation of implanted Si in semi‐insulating GaAs |