JP2617486B2 - ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 - Google Patents
▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法Info
- Publication number
- JP2617486B2 JP2617486B2 JP62242137A JP24213787A JP2617486B2 JP 2617486 B2 JP2617486 B2 JP 2617486B2 JP 62242137 A JP62242137 A JP 62242137A JP 24213787 A JP24213787 A JP 24213787A JP 2617486 B2 JP2617486 B2 JP 2617486B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- iii
- compound semiconductor
- film
- treatment method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明はIII−Ｖ化合物半導体へのイオン注入後の
熱処理工程に代表される多くの熱処理プロセスの再現性
や安定性の向上に有効な熱処理の方法に関する。
熱処理工程に代表される多くの熱処理プロセスの再現性
や安定性の向上に有効な熱処理の方法に関する。
（従来の技術） GaAs集積回路の製作にはイオン注入技術が用いられ
る。イオン注入後には注入不純物を電気的に活性化させ
る熱処理工程がある。この熱処理工程では化合物に固有
の表面分解を防ぐために通常、表面をSiO2やSi3N4など
の膜で被覆して行う。
る。イオン注入後には注入不純物を電気的に活性化させ
る熱処理工程がある。この熱処理工程では化合物に固有
の表面分解を防ぐために通常、表面をSiO2やSi3N4など
の膜で被覆して行う。
（発明が解決しようとする問題点） しかしIII−Ｖ化合物半導体ではSiの場合の熱酸化SiO
2膜のように表面に被覆するSiO2やSi3N4の膜質やこれら
被覆膜とIII−Ｖ化合物半導体界面が十分制御出来てい
ないため、活性化率や活性化キャリア濃度分布の再現性
が得られていない。このため１枚のウェーハ内やウェー
ハ間で活性化率や活性化キャリア濃度分布が変化するよ
うなことが生じ、単体素子の歩留が著しく低いことは言
うにおよばず、集積回路にいたっては動作しないといっ
た事態も珍しいことではない。そこでIII−Ｖ化合物半
導体へのイオン注入後の熱処理工程の安定化は強く望ま
れるところである。
2膜のように表面に被覆するSiO2やSi3N4の膜質やこれら
被覆膜とIII−Ｖ化合物半導体界面が十分制御出来てい
ないため、活性化率や活性化キャリア濃度分布の再現性
が得られていない。このため１枚のウェーハ内やウェー
ハ間で活性化率や活性化キャリア濃度分布が変化するよ
うなことが生じ、単体素子の歩留が著しく低いことは言
うにおよばず、集積回路にいたっては動作しないといっ
た事態も珍しいことではない。そこでIII−Ｖ化合物半
導体へのイオン注入後の熱処理工程の安定化は強く望ま
れるところである。
本発明の目的はIII−Ｖ化合物半導体におけるイオン
注入後の熱処理活性化プロセスを工夫することにより、
注入層の活性化率や活性化キャリア濃度分布など再現性
を大幅に向上することのできる熱処理方法を提供するこ
とにある。
注入後の熱処理活性化プロセスを工夫することにより、
注入層の活性化率や活性化キャリア濃度分布など再現性
を大幅に向上することのできる熱処理方法を提供するこ
とにある。
（問題点を解決するための手段） 本発明の骨子は、イオン注入したIII−Ｖ化合物半導
体ウェーハに表面熱分解防止膜を付着し、基板の温度を
イオン注入された不純物が熱活性化する温度としながら
窒化物を含んだ雰囲気中にて熱処理することを特徴とす
るIII−Ｖ化合物半導体の熱処理方法にある。
体ウェーハに表面熱分解防止膜を付着し、基板の温度を
イオン注入された不純物が熱活性化する温度としながら
窒化物を含んだ雰囲気中にて熱処理することを特徴とす
るIII−Ｖ化合物半導体の熱処理方法にある。
（作用） イオン注入後の熱処理工程が不安定である原因につい
ては必ずしも明確ではないが、次のように考えられる。
半導体の表面を被覆するSiO2やSi3N4の膜質やこれら被
覆膜とIII−Ｖ化合物半導体界面が十分制御出来ていな
いためにIII−Ｖ化合物半導体を構成する原子そのもの
が熱処理時に被覆膜とIII−Ｖ化合物半導体界面や被覆
膜の中を拡散することは知られている。すなわち、被覆
膜が十分な被覆効果をもっておらず、被覆効果に再現性
がないことがイオン注入層の活性化率や活性化キャリア
濃度分布に再現性が得られない原因であろう。そこで被
覆膜の種類や質、被覆膜と半導体界面が若干制御されて
いない場合にもイオン注入後の熱処理時に工夫すること
で注入層の活性化率や活性化キャリア濃度分布の再現性
を向上し、デバイス製作歩留の大幅な改良を図るもので
ある。NH3やN2H4雰囲気中で熱処理することで被覆膜を
拡散してきたIII−Ｖ化合物半導体の構成元素は窒化を
受けると考えられる。すなわち、被覆膜表面にはIII−
Ｖ化合物半導体の構成元素の窒化物が生成する。窒化物
が生成するとIII−Ｖ化合物半導体の構成元素の被覆膜
中への拡散は制御されるはずであり、これが本発明のイ
オン注入活性化プロセスの安定化のために役立つと考え
られる。
ては必ずしも明確ではないが、次のように考えられる。
半導体の表面を被覆するSiO2やSi3N4の膜質やこれら被
覆膜とIII−Ｖ化合物半導体界面が十分制御出来ていな
いためにIII−Ｖ化合物半導体を構成する原子そのもの
が熱処理時に被覆膜とIII−Ｖ化合物半導体界面や被覆
膜の中を拡散することは知られている。すなわち、被覆
膜が十分な被覆効果をもっておらず、被覆効果に再現性
がないことがイオン注入層の活性化率や活性化キャリア
濃度分布に再現性が得られない原因であろう。そこで被
覆膜の種類や質、被覆膜と半導体界面が若干制御されて
いない場合にもイオン注入後の熱処理時に工夫すること
で注入層の活性化率や活性化キャリア濃度分布の再現性
を向上し、デバイス製作歩留の大幅な改良を図るもので
ある。NH3やN2H4雰囲気中で熱処理することで被覆膜を
拡散してきたIII−Ｖ化合物半導体の構成元素は窒化を
受けると考えられる。すなわち、被覆膜表面にはIII−
Ｖ化合物半導体の構成元素の窒化物が生成する。窒化物
が生成するとIII−Ｖ化合物半導体の構成元素の被覆膜
中への拡散は制御されるはずであり、これが本発明のイ
オン注入活性化プロセスの安定化のために役立つと考え
られる。
（実施例） 以下、この発明を実施例に基づき詳細に説明する。
ここではSiをGaAsにイオン注入し、その表面をSiO2膜
で被覆して熱処理活性化した場合についての実施例につ
いて示す。
で被覆して熱処理活性化した場合についての実施例につ
いて示す。
第１図は半絶縁性GaAs基板11にイオン注入して注入層
12を形成し、これにSiO2膜13を形成した段階でのウェー
ハの断面を示したものである。半絶縁性GaAs基板11とし
てはノンドープ結晶と1015〜1016cm-3のCr添加結晶をと
りまぜて用いた。イオン注入注入層12は加速電圧100kV
で1012cm-2のSi28イオンを注入したもので、、SiO2膜13
はシランガスと酸素ガスを原料としたごく一般的な熱分
解法で350℃で推積した。膜厚は2000Åである。こうし
てSiO2膜13で被覆したGaAsウェーハを液体N2H4をバブル
させた水素ガスを流した石英管内に設置し、基板温度の
上昇に入り、800℃で15分間熱処理を行った。この段階
で本発明の骨子は達成されたことになる。このあと基板
温度冷却してGaAsウェーハを取り出し、イオン注入熱処
理活性化層の評価を行った。SiO2膜13を剥離した後、50
0μｍ径のAlショットキー障壁を形成してキャリア濃度
分布を求め、４端子ホール測定とショットキー測定より
活性化率を算定した。活性化率はウェーハ間、ウェーハ
内でノンドープ結晶では70％、Cr添加結晶では低濃度添
加結晶では68％、高濃度添加結晶では65％でバラツキは
いずれの場合も３〜４％程度が求まり、測定誤差などを
考慮するならばきわめて均一性の良い結果が得られた。
また、すべての結晶でイオン注入層先端部における注入
不純物の拡散によるキャリア分布の裾のどれも極めて小
さい。
12を形成し、これにSiO2膜13を形成した段階でのウェー
ハの断面を示したものである。半絶縁性GaAs基板11とし
てはノンドープ結晶と1015〜1016cm-3のCr添加結晶をと
りまぜて用いた。イオン注入注入層12は加速電圧100kV
で1012cm-2のSi28イオンを注入したもので、、SiO2膜13
はシランガスと酸素ガスを原料としたごく一般的な熱分
解法で350℃で推積した。膜厚は2000Åである。こうし
てSiO2膜13で被覆したGaAsウェーハを液体N2H4をバブル
させた水素ガスを流した石英管内に設置し、基板温度の
上昇に入り、800℃で15分間熱処理を行った。この段階
で本発明の骨子は達成されたことになる。このあと基板
温度冷却してGaAsウェーハを取り出し、イオン注入熱処
理活性化層の評価を行った。SiO2膜13を剥離した後、50
0μｍ径のAlショットキー障壁を形成してキャリア濃度
分布を求め、４端子ホール測定とショットキー測定より
活性化率を算定した。活性化率はウェーハ間、ウェーハ
内でノンドープ結晶では70％、Cr添加結晶では低濃度添
加結晶では68％、高濃度添加結晶では65％でバラツキは
いずれの場合も３〜４％程度が求まり、測定誤差などを
考慮するならばきわめて均一性の良い結果が得られた。
また、すべての結晶でイオン注入層先端部における注入
不純物の拡散によるキャリア分布の裾のどれも極めて小
さい。
通常の電気炉でやはり800℃、15分の熱処理を行った
場合には活性化率50〜70と大きなバラツキがあり、同種
のウェーハにあっても活性化率のバラツキは10％にも及
ぶことがある。
場合には活性化率50〜70と大きなバラツキがあり、同種
のウェーハにあっても活性化率のバラツキは10％にも及
ぶことがある。
（発明の効果） この発明の熱処理方法を適用することにより、MESFET
を作製した場合にウェーハ間、ウェーハ内での素子特性
のバラツキは極めて小さくなった。さらにプロセスの時
期をずらせて作られた場合にも素子特性のバラツキは先
に述べたウェーハ間、ウェーハ内のバラツキを越えるこ
とのない特性が得られる。
を作製した場合にウェーハ間、ウェーハ内での素子特性
のバラツキは極めて小さくなった。さらにプロセスの時
期をずらせて作られた場合にも素子特性のバラツキは先
に述べたウェーハ間、ウェーハ内のバラツキを越えるこ
とのない特性が得られる。
なお実施例においてはN2H4雰囲気中で熱処理を行った
が、本発明の熱処理効果はN2H4に代わって他の窒化物た
とえばNH3を用いても効果があり、さらに注入不純物の
種類を含めてイオン注入条件にも依らないばかりか、被
覆膜の種類を替えても同様の効果がある。さらに、III
−Ｖ化合物半導体もGaAsに限るものではなくInPなどの
他のIII−Ｖ化合物半導体に対しても本発明は適用でき
る。また、イオン注入熱処理活性化プロセスに限らず被
覆膜をつけての各種熱処理プロセスにおいても有効であ
る。
が、本発明の熱処理効果はN2H4に代わって他の窒化物た
とえばNH3を用いても効果があり、さらに注入不純物の
種類を含めてイオン注入条件にも依らないばかりか、被
覆膜の種類を替えても同様の効果がある。さらに、III
−Ｖ化合物半導体もGaAsに限るものではなくInPなどの
他のIII−Ｖ化合物半導体に対しても本発明は適用でき
る。また、イオン注入熱処理活性化プロセスに限らず被
覆膜をつけての各種熱処理プロセスにおいても有効であ
る。
第１図は本発明に係る熱処理方法を説明するために用い
た試料の断面図である。 11……GaAs基板 12……イオン注入層 13……SiO2膜
た試料の断面図である。 11……GaAs基板 12……イオン注入層 13……SiO2膜
Claims (1)
- 【請求項１】イオン注入したIII−Ｖ化合物半導体ウェ
ーハに表面熱分解防止膜を付着し、基板の温度をイオン
注入された不純物が熱活性化する温度としながら窒化物
を含んだ雰囲気中にて熱処理することを特徴とするIII
−Ｖ化合物半導体の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62242137A JP2617486B2 (ja) | 1987-09-25 | 1987-09-25 | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62242137A JP2617486B2 (ja) | 1987-09-25 | 1987-09-25 | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6482619A JPS6482619A (en) | 1989-03-28 |
| JP2617486B2 true JP2617486B2 (ja) | 1997-06-04 |
Family
ID=17084862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62242137A Expired - Lifetime JP2617486B2 (ja) | 1987-09-25 | 1987-09-25 | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617486B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540791B2 (ja) † | 1991-11-08 | 1996-10-09 | 日亜化学工業株式会社 | ｐ型窒化ガリウム系化合物半導体の製造方法。 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60227416A (ja) * | 1984-04-26 | 1985-11-12 | Nec Corp | 半導体基板のアニ−ル方法 |
| JPS6118126A (ja) * | 1984-07-04 | 1986-01-27 | Sharp Corp | ｐ−ｎ接合の形成方法 |
-
1987
- 1987-09-25 JP JP62242137A patent/JP2617486B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6482619A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4266985A (en) | Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate | |
| JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS62500414A (ja) | ３−ｖ及び２−６族化合物半導体の被覆 | |
| US4246296A (en) | Controlling the properties of native films using selective growth chemistry | |
| US3410736A (en) | Method of forming a glass coating on semiconductors | |
| JP2572512B2 (ja) | 拡散型シリコン素子基板の製造方法 | |
| JP2617486B2 (ja) | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 | |
| US4725565A (en) | Method of diffusing conductivity type imparting material into III-V compound semiconductor material | |
| US4820651A (en) | Method of treating bodies of III-V compound semiconductor material | |
| US3614829A (en) | Method of forming high stability self-registered field effect transistors | |
| JP2617485B2 (ja) | ▲ｉｉｉ▼−ｖ化合物半導体の熱処理方法 | |
| US5620932A (en) | Method of oxidizing a semiconductor wafer | |
| US6800538B2 (en) | Semiconductor device fabrication method and semiconductor fabrication control method | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| Griffiths et al. | Preparation and properties of GaAs layers for novel fet structures | |
| JPS634345B2 (ja) | ||
| JP3032244B2 (ja) | 半導体装置の製造方法 | |
| KR940006710B1 (ko) | Mes fet의 제조방법 | |
| JP2735190B2 (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
| JPS6047428A (ja) | 半導体装置の製造方法 | |
| JP3240847B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| US5733805A (en) | Method of fabricating semiconductor device utilizing a GaAs single crystal | |
| KR100280801B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| JP2581281B2 (ja) | 化合物半導体装置の製造方法 |