DE2642413A1 - Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht - Google Patents

Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht

Info

Publication number
DE2642413A1
DE2642413A1 DE19762642413 DE2642413A DE2642413A1 DE 2642413 A1 DE2642413 A1 DE 2642413A1 DE 19762642413 DE19762642413 DE 19762642413 DE 2642413 A DE2642413 A DE 2642413A DE 2642413 A1 DE2642413 A1 DE 2642413A1
Authority
DE
Germany
Prior art keywords
silicon
deposited
noted
vapor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762642413
Other languages
English (en)
Inventor
Juergen Dipl Ing Dr Krausse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762642413 priority Critical patent/DE2642413A1/de
Publication of DE2642413A1 publication Critical patent/DE2642413A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298Semiconductor material, e.g. amorphous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

  • Verfahren zum Aufbringen einer aus Silicium bestehenden
  • Passivierungsschicht Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Aufbringen einer aus Silicium bestehenden Passivierungsschicht auf ein Halbleiterelement.
  • Ein wesentliches Problem besteht bei Halbleiterbauelementen darin, die Stromspannungs-Kennlinien stabil zu halten. Bei Gleichrichtern und Transistoren sind dies insbesondere die Kennlinien in Sperrichtung, während bei Thyristoren das Augenmerk auf die Stabilität der Kennlinien in Sperrichtung und in Kipprichtung zu lenken ist. Es ist allgemeiner Stand der Technik, die Oberflächen der Halbleiterelemente der genannten Halbleiterbauelemente dadurch zu passivie#ren, daß eine oder mehrere organische oder anorganische Deckschichten aufgetragen werden. Bekannt hierfür ist beispielsweise die Anwendung von Lacken, Kautschuken oder Gläsern. Mit diesen Deckschichten lassen sich im allgemeinen eine ausreichende Stabilität der Kennlinien erreichen. Es treten Jedoch gelegentlich Instabilitäten auf, deren Ursachen in nicht erkannten Änderungen der Eigenschaften der Deckschichten und/oder der Oberfläche des Halbleiterelements zu suchen sind. Dies führt bei der Herstellung immer wieder zu starken Schwankungen in der Ausbeute an brauchbaren Halbleiterbauelementen.
  • Es ist bereits ein Verfahren beschrieben worden, durch das ein Halbleiterelement mittels einer thermisch aufwachsenden Siliciumschicht passiviert wird. Dieses Passivierungsverfahren ist Jedoch recht zeitraubend und umständlich und erfordert außerdem Temperaturen zwischen 600 und 700 °C, was eine Anwendung bei bereits kontaktierten und eventuell verlöteten Bauelementen unmöglich macht.
  • Das Silicium muß außerdem an denjenigen Stellen, an denen es nicht benötigt wird, weggeätzt werden. Weiter führt dieses Verfahren zu einer starken Herabsetzung der Trägerlebensdauer im Volumen und an der Oberfläche.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs erwähnten Gattung so weiterzubilden, daß ein wesentlich einfacheres Aufbringen des Siliciums möglich ist, wobei die erwähnten Nachteile nicht auftreten.
  • Die Erfindung ist dadurch gekennzeichnet, daß das Silicium aufgedampft wird.
  • Das Silicium kann im Vakuum oder in einem Schutzgas aufgedampft werden. Es kann durch einen Elektronenstrahl, durch einen Ionenstrahl, durch Strahlungswärme, durch Stromdurchfluß oder auch durch induktive Erhitzung verdampft werden. Vorteilhafterweise können gleichzeitig mit dem Silicium ein oder mehrere Dotierstoffe oder ein oder mehrere Metalle aufgedampft werden. Beim Aufdampfen des Siliciums können ein oder mehrere reaktive Gase mit dem aufdampf enden Silicium in Berührung gebracht werden. Die Aufdampfrate kann während des Aufdampfens geändert werden. Vorteilhafterweise wird das Silicium auf ein kaltes Halbleiterelement aufgedampft.
  • Zweckmäßigerweise wird auf die aufgedampfte Siliciumschicht noch eine zusätzliche Schutzschicht aufgebracht.
  • Die Erfindung wird an Hand eines Ausführungsbeispiels in Verbindung mit den Fig. 1 und 2 näher erläutert: In Fig. 1 ist der Schnitt durch das Halbleiterelement eines Thyristors gezeigt. Das Halbleiterelement hat vier Zonen, wobei die kathodenseitige Emitterzone mit 1, die kathodenseitige Basiszone mit 2, die innere Basiszone mit 3 und die anodenseitige Emitterzo- ne mit 4 bezeichnet ist. Zwischen den genannten Zonen liegen pn-Ubergänge 5, 6, 7. Das Halbleiterelement besteht aus Silicium und die genannten Zo#nen sind in üblicher Weise Je nach Verwendungszweck des Halbleiterbauelements dotiert.
  • Auf den Rand des Halbleiterelements wird eine Schutzschicht 8 aus Silicium aufgedampft, diese kann beispielsweise 0,1 /um stark oder auch dicker sein, beispielsweise 1 Xum. Zur Erhöhung der dielektrischen Uberschlagsfestigkeit und zur Verbesserung des mechanischen Schutzes kann auf die aufgedampfte Siliciumschicht 8 eine weitere Schutzschicht 9 aufgebracht werden, die beispielsweise aus normalem Kautschuk ohne Zusätze oder einem anderen Schutzlack bestehen kann.
  • Die aufgedampfte Siliciumschicht 8 kann zur Einstellung des spezifischen Widerstands Dotierstoffe wie zum Beispiel Bor oder Phosphor enthalten. Einen Gehalt an genannten Dotierstoffen erhält man dadurch, daß mit dem Silicium einer oder mehrere dieser Stoffe verdampft werden. Die Schicht 8 kann zur Einstellung des spezifischen Widerstands auch ein oder mehrere Metalle wie zum Beispiel Aluminium enthalten. Die Metalle können ebenfalls durch Aufdampfen mit dem Silicium in dieses eingebaut werden. Mit Änderung des spezifischen Widerstands der Schicht 8 lassen sich die Potentialverhältnisse am Rand des Halbleiterelements einstellen. So kann die Schicht 8 beispielsweise mit Phosphor dotiert sein und einen spezifischen Widerstand von 106 Ohm.cm haben.
  • Die Schicht 8 wurde in einer normalen Vakuum-Bedampfungsanlage bei einem Druck von 5 . 10 6 Torr aufgedampft. Als Siliciumquelle kann beispielsweise ein Siliciumblock verwendet werden. Das Silicium kann beispielsweise mittels eines Elektronenstrahls verdampft werden. Mit einer Beschleunigungsspannung von 8 kV und einem Strom von ca. 0,5 A wurde dabei eine Aufdampfrate von 0,25 fum/min erzielt. Die Aufdampfrate läßt sich durch Erhöhung des Elektronenstroms und/oder Erhöhung seiner Energie beispielsweise auf 0,5 lum/min und darüber-steigern.
  • Das Silicium kann auch durch einen Ionenstrahl, durch Stromdurchfluß oder durch induktive Erhitzung verdampft werden. Es ist auch möglich, das Silicium durch Strahlungswärme zu verdampfen.
  • Es ist auch möglich, die Schicht 8 so aufzudampfen, daß sie aus mehreren nacheinander aufgebrachten Schichten mit jeweils verschiedenen Korngrößen besteht. Dies wird durch Änderung der Aufdampfrate während des Aufdampfens eingestellt. Mit einer mehrlagigen Schicht 8 erhält man eine Änderung des spezifischen Widerstands über die Dicke und ebenfalls eine Beeinflussung der Potentialverhältnisse an der Randfläche des Halbleiterelements.
  • Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß relativ hohe Aufwachsraten erzielt werden können. Ein weiterer, nicht zu unterschätzender Vorteil besteht darin, daß das zu bedampfende Substrat, das heißt das Halbleiterelement, beim Bedampfen kalt bleiben kann, und zwar unabhängig von der Art der das Silicium verdampfenden Energiequelle. Das Halbleiterelement kann beispielsweise auf Zimmertemperatur gehalten werden. Damit ist es möglich, bereits aufgelötete und kontaktierte Chips mit der Siliciumschicht zu versehen. Damit erübrigt sich eine Maskierung oder ein selektives Ätzen der Chips.
  • Halbleiterelemente, auf die eine Passivierungsschicht aus Silicium aufgedampft wurde, wiesen eine überraschend gute Stabilität der Kennlinien auf. Dies gilt sowohl für die Sperrkennlinie in Rückwärtsrichtung bei Dioden und Transistoren als auch für die Sperrkennlinien in Rückwärtsrichtung und Kipprichtung bei Thyristoren.
  • Bei Thyristoren trat auch der sogenannte Yoshida-Effekt nicht mehr auf, der eine drastische Erhöhung der Sperrströme nach vorhergehender Durchlaßbelastung bewirkt.
  • In Fig. 2 ist dargestellt, welche Gestalt die Raumladungszone hat, wenn der pn-Übergang 7 in Sperrichtung beansprucht ist. Zu Anfang der Sperrbelastung verlaufen die Grenzen 11, 12 der Raumladungszone 10 zum Beispiel parallel zu den pn-Ubergängen. Liegt längere Zeit Sperrbelastung an, so weitet sich die Raumladungszone dadurch auf, daß sich die Grenze 12 der Raumladungszone 10 am Rand des Halbleiterelements in Richtung auf den pn-Übergang 6 verschiebt.
  • Gleichzeitig entfernt sich die Grenze 11 der Raumladungszone 10 vom pn-Übergang 7, jedoch nur in erheblich schwächerem Maße, da die Zone 4 stärker als die Zone 3 dotiert ist. Die Aufweitung der Raumladungszone ist in Fig. 2 gestrichelt dargestellt. Mit größer werdender Aufweitung der Raumladungszone nimmt der Sperrstrom zu, bis mit Erreichen des pn-Übergangs 6 am Rand der sogenannte Punch-Through-Effekt eintritt, wo der pn-Übergang 7 seine Sperrfähigkeit verliert. Die Aufweitung findet auch an den pn-Übergängen 6 und 5 statt, wenn das Halbleiterelement in der umgekehrten Richtung, das heißt der Kipprichtung, mit einer Spannung belastet wird.
  • Es wurde festgestellt, daß mit der nach dem erfindungsgemäßen Verfahren hergestellten Passivierungsschicht kein Aufweiten der Raumladungszone 10 am Rand stattfindet. Dies läßt sich beispielsweise mit der bekannten lichtelektrischen Methode zur Untersuchung der Raumladungszonen am Rand eines Halbleiterelements feststellen.
  • Dies bedeutet, daß sich die Sperrströme nicht erhöhen, das heißt, die Kennlinien in Sperrichtung bleiben stabil. Dies gilt auch für eine Belastung des Halbleiterelements bei Betriebstemperatur und bei Belastung in Sperrichtung nach vorhergehender Durchlaßbelastung (Yoshida-Effekt).
  • Vorteilhaft wirkt sich das erfindungsgemäße Verfahren auf die Trägerlebensdauer aus. Ausgehend von Halbleiterelementen mit gleichen Trägerlebensdauern wurden an mit Kautschuk passivierten Elementen bei 130 0C Diffusionslängen von ca. 200 lum im Volumen und 10 bis 100 #um an der Oberfläche festgestellt. Bei mit einer thermisch aufgewachsenen Siliciumschioht versehenen Halbleiterelementen ergaben sich bei gleicher Temperatur Diffusionslängen von 70 beziehungiweise 50 Xum, während bei nach dem erfindungsgemäßen Verfahren beschichteten Elementen bei 130 0C Diffusionslängen von ca.
  • 200 Xum im Volumen und an der Oberfläche gemessen wurden.
  • Die Erfindung wurde in Verbindung mit einem Halbleiterelement für einen Thyristor beschrieben. Sie läßt sich Jedoch auch bei Dioden, Transistoren und anderen Halbleiterbauelementen verwenden.
  • 14 Patentansprüche 2 Figuren

Claims (14)

  1. Patentansprüche Verfahren zum Aufbringen einer aus Silicium bestehenden Passivierungsschicht auf ein Halbleiterelement, d a d u r c h g e k e n n z e i c h n e t , daß das Silicium aufgedampft wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß das Silicium im Vakuum aufgedampft wird.
  3. 3. Verfahren nach Anspruch 1, d a du r c h g e k e n n -z e i c h n e t , daß das Silicium im Schutzgas aufgedampft wird.
  4. 4. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i c h n e t , daß das Silicium durch einen Elektronenstrahl verdampft wird.
  5. 5. Verfahrensnach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i c h n e t , daß das Silicium durch einen Ionenstrahl verdampft wird.
  6. 6. Verfahren nach einem der Ansprüche 1, 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß das Silicium durch Strahlungswärme verdampft wird.
  7. 7. Verfahren nach einem der Ansprüche 1, 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß das Silicium durch Stromdurchfluß verdampft wird.
  8. 8. Verfahren nach einem der Ansprüche 1, 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß das Silicium durch induktive Erhitzung verdampft wird.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß mit dem aufdampfenden Silicium ein oder mehrere Dotierstoffe aufgedampft werden.
  10. 10. Verfahren nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß mit dem Silicium ein oder mehrere Metalle aufgedampft werden.
  11. 11. Verfahren nach einem der Ansprüche 1 bis 10, d a d u r c h g e k e n n z e i c h n e t , daß beim Verdampfen des Siliciums ein oder mehrere reaktive Gase mit dem aufdampfenden Silicium in Berührung gebracht werden.
  12. 12. Verfahren nach einem der Ansprüche 1 bis 11, d a d u r c h g e k e n n z e i c h n e t , ~ daß die Aufdampfrate während des Aufdampfens geändert wird.
  13. 13. Verfahren nach einem der Ansprüche 1 bis 12, d a d u r c h g e k e n n z e i c h n e t , daß das Silicium auf ein kaltes Halbleiterelement aufgedampft wird.
  14. 14. Verfahren nach einem der Ansprüche 1 bis 13, d a d u r c h g e k e n n z e i c h n e t , daß auf die aufgedampfte Siliciumschicht eine zusätzliche Schutzschicht aufgebracht wird.
DE19762642413 1976-09-21 1976-09-21 Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht Withdrawn DE2642413A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762642413 DE2642413A1 (de) 1976-09-21 1976-09-21 Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762642413 DE2642413A1 (de) 1976-09-21 1976-09-21 Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht

Publications (1)

Publication Number Publication Date
DE2642413A1 true DE2642413A1 (de) 1978-03-23

Family

ID=5988446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762642413 Withdrawn DE2642413A1 (de) 1976-09-21 1976-09-21 Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht

Country Status (1)

Country Link
DE (1) DE2642413A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0000480A1 (de) * 1977-07-05 1979-02-07 Siemens Aktiengesellschaft Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht
DE3247146C1 (de) * 1982-12-21 1984-03-22 Held, Kurt, 7218 Trossingen Verfahren und Vorrichtung zur kontinuierlichen Herstellung von Schichtpress-Stoffen
WO1986002488A1 (en) * 1984-10-09 1986-04-24 American Telephone & Telegraph Company Coating of iii-v and ii-vi compound semiconductors
EP0193021A1 (de) * 1985-02-27 1986-09-03 International Business Machines Corporation Verfahren zur Herstellung einer Anordnung mit implantiertem GaAs
EP0274718A2 (de) * 1987-01-14 1988-07-20 Polaroid Corporation Zweischichtige Schutzschicht für III-V-Halbleiter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0000480A1 (de) * 1977-07-05 1979-02-07 Siemens Aktiengesellschaft Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht
DE3247146C1 (de) * 1982-12-21 1984-03-22 Held, Kurt, 7218 Trossingen Verfahren und Vorrichtung zur kontinuierlichen Herstellung von Schichtpress-Stoffen
WO1986002488A1 (en) * 1984-10-09 1986-04-24 American Telephone & Telegraph Company Coating of iii-v and ii-vi compound semiconductors
EP0193021A1 (de) * 1985-02-27 1986-09-03 International Business Machines Corporation Verfahren zur Herstellung einer Anordnung mit implantiertem GaAs
EP0274718A2 (de) * 1987-01-14 1988-07-20 Polaroid Corporation Zweischichtige Schutzschicht für III-V-Halbleiter
EP0274718A3 (de) * 1987-01-14 1990-06-06 Polaroid Corporation Zweischichtige Schutzschicht für III-V-Halbleiter

Similar Documents

Publication Publication Date Title
EP0002731B1 (de) Dünnfilmstruktur für eine Kontaktanordnung und zugehöriges Herstellungsverfahren
DE1915549C3 (de) Verfahren zum epitaktischen Aufwachsen von Siliciumcarbidschichten
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE3015706A1 (de) Solarzelle mit schottky-sperrschicht
EP0000480B1 (de) Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht
DE2523307C2 (de) Halbleiterbauelement
DE2601656A1 (de) Hochohmige metallkeramikschicht und verfahren zu deren herstellung
DE1950126A1 (de) Verfahren zur Aufringung isolierender Filme und elektronische Bauelemente
WO2000014805A1 (de) Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
DE2405935C2 (de) Verfahren zur Diffusion von Dotierstoffatomen eines ersten Leitungstyps in eine erste Oberfläche eines Halbleiterkörpers mit einem zweiten Leitungstyp
DE3815512A1 (de) Solarzelle mit verminderter effektiver rekombinationsgeschwindigkeit der ladungstraeger
DE2642413A1 (de) Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht
DE1803489A1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2125643C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2632647A1 (de) Halbleiterbauelement mit passivierender schutzschicht
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE2654416A1 (de) Verfahren zur herstellung von schottky-dioden mit verbesserter hoehe der barriere
DE2840776A1 (de) Halbleiterbauelement mit passivierender schutzschicht
DE19534576A1 (de) Mikrovakuumvorrichtung
DE2039734A1 (de) Verbessertes Metall-Isolator-Halbleiter-Bauelement
DE2142342A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1950478A1 (de) Halbleiterbauelement mit steuerbarer Kapazitaet
DE2659320A1 (de) Verfahren zum herstellen eines halbleiterkoerpers
DE2620980C2 (de)
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination