JP2708175B2 - ＩｎＳｂプレーナ光起電力形素子の製造方法 - Google Patents
ＩｎＳｂプレーナ光起電力形素子の製造方法Info
- Publication number
- JP2708175B2 JP2708175B2 JP63104011A JP10401188A JP2708175B2 JP 2708175 B2 JP2708175 B2 JP 2708175B2 JP 63104011 A JP63104011 A JP 63104011A JP 10401188 A JP10401188 A JP 10401188A JP 2708175 B2 JP2708175 B2 JP 2708175B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion
- sio
- insb
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明はInSbプレーナ光起電力形素子の製造方法に
かかり、３〜５μｍ帯赤外線の検知に適用される光起電
力形素子の製造に適用される。
かかり、３〜５μｍ帯赤外線の検知に適用される光起電
力形素子の製造に適用される。
（従来の技術） 従来、InSbプレーナ光起電力形素子（以下、光起電力
形素子をPV素子と略記する）の製造方法として、InSb基
板に封管法により不純物を熱拡散し、ｐ型半導体層を形
成する技術が知られている。そして、その不純物原子と
しては、Cd、Znがあるが、Cdの方が拡散制御性が良く、
表面荒れが少いところから多く用いられている。
形素子をPV素子と略記する）の製造方法として、InSb基
板に封管法により不純物を熱拡散し、ｐ型半導体層を形
成する技術が知られている。そして、その不純物原子と
しては、Cd、Znがあるが、Cdの方が拡散制御性が良く、
表面荒れが少いところから多く用いられている。
マスク拡散により同一平面内に選択的にｐ−ｎ接合を
形成する、いわゆるプレーナー化技術はCdの拡散に於い
ては完成されていない。これはCdの拡散を阻止する膜と
してはSiO,SiO2,SiN等があるものの、膜の被着工程、開
孔加工技術を考慮した時に一番容易な熱CVD SiO2膜の場
合、横方向拡散が異常に大きい上にバラツキが大きく、
接合面積を制御出来ないためである。また、SiOの場合
には、被着工程が真空蒸着又はスパッタリングとなる
が、半導体表面上に直接前記工程で被着した膜では十分
な清浄度が保てず、その後の熱拡散工程時に不所望な不
純物を導入する欠点がある。又SiNの場合現在では光CVD
技術により低温での膜被着が可能であることから非常に
有望であるが、膜の開孔加工技術に問題がある。すなわ
ち、SiO2のように弗酸系で常温でフォト・レジストを用
いた選択エッチングが出来ない事、SiN/SiO2の膜構造と
し上側のSiO2は弗酸系のエッチング剤で選択エッチング
し、SiO2をマスクとして熱リン酸により下側のSiNをエ
ッチングする事は可能であるが、InSbの場合、熱リン酸
により露出したInSb表面にステイン膜が形成される事、
乾式エッチング（ドライエッチング方式のCDE（ケミカ
ルドライエッチング）、RIE（リアクティブイオンエッ
チング）等では、エッチングのラジカルが結晶に損傷を
与えるため、熱アニールで回復しきれず、その履歴が最
終まで残る欠点がある。
形成する、いわゆるプレーナー化技術はCdの拡散に於い
ては完成されていない。これはCdの拡散を阻止する膜と
してはSiO,SiO2,SiN等があるものの、膜の被着工程、開
孔加工技術を考慮した時に一番容易な熱CVD SiO2膜の場
合、横方向拡散が異常に大きい上にバラツキが大きく、
接合面積を制御出来ないためである。また、SiOの場合
には、被着工程が真空蒸着又はスパッタリングとなる
が、半導体表面上に直接前記工程で被着した膜では十分
な清浄度が保てず、その後の熱拡散工程時に不所望な不
純物を導入する欠点がある。又SiNの場合現在では光CVD
技術により低温での膜被着が可能であることから非常に
有望であるが、膜の開孔加工技術に問題がある。すなわ
ち、SiO2のように弗酸系で常温でフォト・レジストを用
いた選択エッチングが出来ない事、SiN/SiO2の膜構造と
し上側のSiO2は弗酸系のエッチング剤で選択エッチング
し、SiO2をマスクとして熱リン酸により下側のSiNをエ
ッチングする事は可能であるが、InSbの場合、熱リン酸
により露出したInSb表面にステイン膜が形成される事、
乾式エッチング（ドライエッチング方式のCDE（ケミカ
ルドライエッチング）、RIE（リアクティブイオンエッ
チング）等では、エッチングのラジカルが結晶に損傷を
与えるため、熱アニールで回復しきれず、その履歴が最
終まで残る欠点がある。
従って、現在市販されているCd拡散を行ったInSb赤外
検知用PV素子はメサ型構造となっている。しかし、メサ
型構造の場合、メサエッチ後の凹凸によりその後のプロ
セスに問題が生じる事が多い。この問題は同じPV素子で
形成される赤外撮像用デバイスであるフォトダイオード
アレイでは更に深刻であり、米国を中心としてイオン注
入法によるプレーナー化の検討が広範囲に行われた経緯
がある。
検知用PV素子はメサ型構造となっている。しかし、メサ
型構造の場合、メサエッチ後の凹凸によりその後のプロ
セスに問題が生じる事が多い。この問題は同じPV素子で
形成される赤外撮像用デバイスであるフォトダイオード
アレイでは更に深刻であり、米国を中心としてイオン注
入法によるプレーナー化の検討が広範囲に行われた経緯
がある。
ところで、現在迄のところ、イオン注入法によるプレ
ーナー化は構造的には完成したものの、PV素子の性能指
数であるR0A値（零バイアス時のダイオード抵抗と接合
面積の積で単位はΩ−cm2）は、Cd拡散メサ型の106Ω−
cm2台（77k）に対し、105Ω−cm2台（77k）と一桁悪い
のが実状である。
ーナー化は構造的には完成したものの、PV素子の性能指
数であるR0A値（零バイアス時のダイオード抵抗と接合
面積の積で単位はΩ−cm2）は、Cd拡散メサ型の106Ω−
cm2台（77k）に対し、105Ω−cm2台（77k）と一桁悪い
のが実状である。
このイオン注入プレーナー型素子のR0A値の悪い理由
は、InSb結晶特有の脆いことと軟かいことにある。すな
わち、ｐ層を形成するためのイオン注入時に出来る結晶
の損傷が、SiやGaAs等に較べはるかに大きく、注入後の
アニールにおいて損傷が消滅しきれない事による結晶内
のキャリアライフタイムの低下によるものである。前記
現象によるR0A値の低下は、ｐ層を形成するイオン種を
一番質量の小さいBeを選んだ上での結果であり、R0A値
をCd拡散メサ型と同等にするには、更に経費を必要とす
る上に時間を要し、経済的負担は大きい。
は、InSb結晶特有の脆いことと軟かいことにある。すな
わち、ｐ層を形成するためのイオン注入時に出来る結晶
の損傷が、SiやGaAs等に較べはるかに大きく、注入後の
アニールにおいて損傷が消滅しきれない事による結晶内
のキャリアライフタイムの低下によるものである。前記
現象によるR0A値の低下は、ｐ層を形成するイオン種を
一番質量の小さいBeを選んだ上での結果であり、R0A値
をCd拡散メサ型と同等にするには、更に経費を必要とす
る上に時間を要し、経済的負担は大きい。
（発明が解決しようとする課題） 以上述べたようにプレーナー型PV素子を形成する場
合、R0A値をがメサ型PV素子より悪く実用的な素子を得
ることが困難であった。
合、R0A値をがメサ型PV素子より悪く実用的な素子を得
ることが困難であった。
そこでこの発明は上記欠点を除去するものであり、実
用的なPV素子を得ることを目的とする。
用的なPV素子を得ることを目的とする。
（課題を解決するための手段） ｎ型InSb基板にCdを熱拡散させ選択的にｐ−ｎ接合を
形成するｎ型InSbプレーナ光起電力形素子の製造方法に
おいて、ｎ型InSb基板の主面として面方位が（211）で
Ｂ面を用い、前記主面上にCVD法により250℃以下で膜厚
が1000〜2000Åの範囲にあるSiO2の拡散マスク膜を被着
する工程と、前記拡散マスク膜被着後開孔形成前に不活
性ガス雰囲気中または真空中において拡散温度以上かつ
500℃以下で熱処理を施す工程を含むことを特徴とす
る。
形成するｎ型InSbプレーナ光起電力形素子の製造方法に
おいて、ｎ型InSb基板の主面として面方位が（211）で
Ｂ面を用い、前記主面上にCVD法により250℃以下で膜厚
が1000〜2000Åの範囲にあるSiO2の拡散マスク膜を被着
する工程と、前記拡散マスク膜被着後開孔形成前に不活
性ガス雰囲気中または真空中において拡散温度以上かつ
500℃以下で熱処理を施す工程を含むことを特徴とす
る。
（作 用） この発明は、第１にInSb基板の面方位を選択する点、
第２に熱CVD法によるSiO2膜の被着条件と膜厚を選択す
る点、および第３にSiO2膜被着後、基板に熱処理を加え
その条件を選択する点によって、SiO2膜の簡便性とCdの
拡散性能の優れた点を利用したInSbプレーナ型PV素子の
改良された製造方法を提供するものである。
第２に熱CVD法によるSiO2膜の被着条件と膜厚を選択す
る点、および第３にSiO2膜被着後、基板に熱処理を加え
その条件を選択する点によって、SiO2膜の簡便性とCdの
拡散性能の優れた点を利用したInSbプレーナ型PV素子の
改良された製造方法を提供するものである。
（実施例） 以下、この発明の達成を至る種々の実験、検討の経過
と結果についてまず説明する。
と結果についてまず説明する。
（Ｉ）InSb基板の面方位に対する検討。
一般に、InSb基板の面方位は（111）、面はＢ面を用
いることが多い。なお、上記面についてIII−Ｖ族化合
物半導体の場合、２種の元素の化合物でなるために、ウ
エハーについては面方位（100）以外の面方向ではウエ
ハーの表裏にIII族、Ｖ族の元素の性質が強く表われ
る。この場合、Ａ面はIII族側,B面はＶ族側を意味す
る。面方位（111）はＡ面,B面の特徴が最も明確で、例
えば、この基板を用いて液相エピタキシャル法によりエ
ピタキシャル層を形成した場合に、A,B面とも表面モロ
フォロジの良いエピタキシャル層が得られる。そして、
Ｂ面は各方位ともＡ面よりも基板形成段階での研磨に対
し、傷が発生しにくいという特徴がある。さらに、Ｂ面
を用いてPV素子を形成した場合、1/f雑音が少いという
特徴もある。
いることが多い。なお、上記面についてIII−Ｖ族化合
物半導体の場合、２種の元素の化合物でなるために、ウ
エハーについては面方位（100）以外の面方向ではウエ
ハーの表裏にIII族、Ｖ族の元素の性質が強く表われ
る。この場合、Ａ面はIII族側,B面はＶ族側を意味す
る。面方位（111）はＡ面,B面の特徴が最も明確で、例
えば、この基板を用いて液相エピタキシャル法によりエ
ピタキシャル層を形成した場合に、A,B面とも表面モロ
フォロジの良いエピタキシャル層が得られる。そして、
Ｂ面は各方位ともＡ面よりも基板形成段階での研磨に対
し、傷が発生しにくいという特徴がある。さらに、Ｂ面
を用いてPV素子を形成した場合、1/f雑音が少いという
特徴もある。
従って、面に関して明らかにＢ面を用いるのが有利で
あるが、液相法によるエピタキシャル層を用いない素子
では面方位（111）を用いる利点は特に見当らない。
あるが、液相法によるエピタキシャル層を用いない素子
では面方位（111）を用いる利点は特に見当らない。
発明者の実験によれば、InSb基板上に基板温度300℃
にて被着した熱CVD SiO2膜3000Åをマスクとした400℃
のCd封管拡散に於いては、基板への拡散深さXJを0.5μ
ｍとした時に、SiO2マスク開孔端部から横方向へ侵入す
る拡散長XLは、面方位（111）Ｂ面に対し18〜150μｍと
大きく、ばらつきも大きかった。同一比較において面方
位（100）に対しては13〜15μｍ、面方位（211）Ｂ面に
対しては８〜９μｍであった。また、面方位（100）、
面方位（211）Ｂ面に対しては拡散時間ｔを変えた時に
ほぼ の法則に従う事が判明した。
にて被着した熱CVD SiO2膜3000Åをマスクとした400℃
のCd封管拡散に於いては、基板への拡散深さXJを0.5μ
ｍとした時に、SiO2マスク開孔端部から横方向へ侵入す
る拡散長XLは、面方位（111）Ｂ面に対し18〜150μｍと
大きく、ばらつきも大きかった。同一比較において面方
位（100）に対しては13〜15μｍ、面方位（211）Ｂ面に
対しては８〜９μｍであった。また、面方位（100）、
面方位（211）Ｂ面に対しては拡散時間ｔを変えた時に
ほぼ の法則に従う事が判明した。
（II）熱CVD法によるSiO2膜の被着条件と膜厚に対する
検討。
検討。
次に熱CVD法によるSiO2膜被着条件と膜厚に対するCd
の横方向拡散の関係について調べて次の結果が得られ
た。
の横方向拡散の関係について調べて次の結果が得られ
た。
（ｉ）300℃近傍の基板温度で被着したCVD SiO2膜で
は、膜厚を1000〜4000Åの範囲で変化させても、Cd拡散
時のXLはほとんど変わらない。また、膜厚が4000Åの膜
でなCd拡散時にSiO2膜にクラックを生じる。
は、膜厚を1000〜4000Åの範囲で変化させても、Cd拡散
時のXLはほとんど変わらない。また、膜厚が4000Åの膜
でなCd拡散時にSiO2膜にクラックを生じる。
（ii）いわゆる低温CVDと称される250℃以下の成膜条件
の場合、膜厚が2000Å以上ではCd拡散時のXLに変化は見
られないが、2000Å以下の膜厚では面方位（211）Ｂ面
に対してのみ前記と同一拡散条件でXLは５〜６μｍに減
少する。
の場合、膜厚が2000Å以上ではCd拡散時のXLに変化は見
られないが、2000Å以下の膜厚では面方位（211）Ｂ面
に対してのみ前記と同一拡散条件でXLは５〜６μｍに減
少する。
しかし、このXL値ではまた多すぎるといわざるを得な
い。すなわち、接合面積を確定するだけならば５〜６μ
ｍという値は比較的大面積のPV素子では問題にならない
が、横方向拡散が大きいという事はプレーナー接合部の
断面を考えた時、接合終端部（表面で終端する）に向っ
て接合深さが浅くなる事を意味して居り、接合終端部の
ｐ−ｎ境界が不明確となり、接合特性を損う一因になる
からである。従って、横方向拡散長XLと拡散深さXJの比
XL/XJは極力小さくする必要がある。ここではXJ0.5μｍ
に対しXL5〜６μｍでXL/XJは10を超えて居り、プレーナ
ー化が完成したとはいえない。
い。すなわち、接合面積を確定するだけならば５〜６μ
ｍという値は比較的大面積のPV素子では問題にならない
が、横方向拡散が大きいという事はプレーナー接合部の
断面を考えた時、接合終端部（表面で終端する）に向っ
て接合深さが浅くなる事を意味して居り、接合終端部の
ｐ−ｎ境界が不明確となり、接合特性を損う一因になる
からである。従って、横方向拡散長XLと拡散深さXJの比
XL/XJは極力小さくする必要がある。ここではXJ0.5μｍ
に対しXL5〜６μｍでXL/XJは10を超えて居り、プレーナ
ー化が完成したとはいえない。
なお、上記面方位（211）Ｂ面に対してのみXLが減少
する理由は現在確定されないが、恐らくInSbとSiO2膜と
の熱膨張係数の差に起因する熱歪量が方位、面によって
異るものと解釈される。
する理由は現在確定されないが、恐らくInSbとSiO2膜と
の熱膨張係数の差に起因する熱歪量が方位、面によって
異るものと解釈される。
（III）SiO2膜被着後の基板熱処理温度範囲の検討。
前記Ｉ（ｂ）と同一条件のSiO2被着基板をSiO2の開孔
形成以前の段階で熱処理を試みた。
形成以前の段階で熱処理を試みた。
この実験から、Cd拡散温度と同一、またはそれ以上の
温度（ただしInSbの融点は525℃なので500℃以下に限定
される）で加熱する事により、面方位（211）Ｂ面に対
するXLは２μｍ、XL/XJ比５以下に減じる事が判明し
た。この効果は他の方位に対しても認められるが、面方
位（211）Ｂ面程顕著ではない。また、前記した高温で
のCVD膜、及び、低温CVDでも、2000Åを超える膜厚のも
のでも、効果はあるものの大きくはない。
温度（ただしInSbの融点は525℃なので500℃以下に限定
される）で加熱する事により、面方位（211）Ｂ面に対
するXLは２μｍ、XL/XJ比５以下に減じる事が判明し
た。この効果は他の方位に対しても認められるが、面方
位（211）Ｂ面程顕著ではない。また、前記した高温で
のCVD膜、及び、低温CVDでも、2000Åを超える膜厚のも
のでも、効果はあるものの大きくはない。
なお、熱処理の雰囲気はアルゴンに限らず、他の不活
性ガス、真空中でも同様な効果が得られる。そして加熱
処理もSiO2被着直後という事はなく、加熱時間も５分以
上行なえば十分であった。
性ガス、真空中でも同様な効果が得られる。そして加熱
処理もSiO2被着直後という事はなく、加熱時間も５分以
上行なえば十分であった。
また、ここまでの説明は一拡散条件（XJ＝0.5μｍ基
準）で説明して来たがXJ、XL共 に従うので、拡散条件を変え、XJを変えても、XL/XJ比
を損う事はない。
準）で説明して来たがXJ、XL共 に従うので、拡散条件を変え、XJを変えても、XL/XJ比
を損う事はない。
以上の結果を拡大撮影した写真を模写して第５図
（ａ）〜（ｄ）に示す。
（ａ）〜（ｄ）に示す。
第５図（ａ）は基板温度300℃でSiO2膜を膜厚3000Å
に被着した面方位（111）Ｂ面に約100μｍ角の開孔を設
け、これからCd拡散を施したものの横方向拡散例を倍率
250倍で示す。l1は横方向拡散長である。
に被着した面方位（111）Ｂ面に約100μｍ角の開孔を設
け、これからCd拡散を施したものの横方向拡散例を倍率
250倍で示す。l1は横方向拡散長である。
第５図（ｂ）は、基板が面方位（211）Ｂ面である点
を除き他の条件は上記（ａ）と変わらず、横方向拡散例
を倍率500倍で示す。横方向拡散長l2は前記（ａ）にお
けるl1（250倍）に比し、倍率の割に極めて少ない。
を除き他の条件は上記（ａ）と変わらず、横方向拡散例
を倍率500倍で示す。横方向拡散長l2は前記（ａ）にお
けるl1（250倍）に比し、倍率の割に極めて少ない。
第５図（ｃ）は基板温度225℃でSiO2膜1750Åを被着
した面方位（211）Ｂ面に42μｍ角の開孔を設け、ここ
にCd拡散を施したものの横方向拡散例を倍率500倍で示
す。l3は横方向拡散長である。
した面方位（211）Ｂ面に42μｍ角の開孔を設け、ここ
にCd拡散を施したものの横方向拡散例を倍率500倍で示
す。l3は横方向拡散長である。
第５図（ｄ）は基板温度225℃でSiO2膜を被着し（上
記（ｃ）と同じ）、次いでアルゴン中に420℃、30分間
熱処理を施した面方位（211）Ｂ面に38μｍ角の開孔を
設け、ここにCd拡散を施したものの横方向拡散例を倍率
500倍で示す。l4は横方向拡散長で、上記l3に比し、極
めて僅少になっている。
記（ｃ）と同じ）、次いでアルゴン中に420℃、30分間
熱処理を施した面方位（211）Ｂ面に38μｍ角の開孔を
設け、ここにCd拡散を施したものの横方向拡散例を倍率
500倍で示す。l4は横方向拡散長で、上記l3に比し、極
めて僅少になっている。
以上の説明のように、基板として面方位（211）Ｂ面
を選択する事、熱CVD温度を250℃以下の条件とし、SiO2
膜厚を実用範囲として1000〜2000Åを選択する事、SiO2
被着後の基板を不活性ガス又は真空中にて拡散温度と同
じか、それ以上〜500℃の範囲を選択し５分間以上熱処
理する事により、半導体プロセス上一番容易なSiO2膜を
マスク材としてCdのマスク拡散法によるInSbプレーナー
PV素子の形成が可能となった。
を選択する事、熱CVD温度を250℃以下の条件とし、SiO2
膜厚を実用範囲として1000〜2000Åを選択する事、SiO2
被着後の基板を不活性ガス又は真空中にて拡散温度と同
じか、それ以上〜500℃の範囲を選択し５分間以上熱処
理する事により、半導体プロセス上一番容易なSiO2膜を
マスク材としてCdのマスク拡散法によるInSbプレーナー
PV素子の形成が可能となった。
以下、本発明の一実施例を図面を参照して説明する。
本実施例は説明を簡単にする為に一単素子のInSbプレ
ーナーPV素子として記述する。
ーナーPV素子として記述する。
第１図（ａ）〜（ｉ）は本実施例の製造方法を工程順
に示すいずれも断面図、第２図は電極形成後、分割を施
して得られた素子の上面図である。
に示すいずれも断面図、第２図は電極形成後、分割を施
して得られた素子の上面図である。
まず、キャリア濃度1014〜1015/cm3のｎ型面方位（21
1）基板11のＢ面に公知の方法で研磨−エッチングを施
す（第１図（ａ））。
1）基板11のＢ面に公知の方法で研磨−エッチングを施
す（第１図（ａ））。
次に、ベルジャ型の低温CVD装置にて基板温度225℃、
N22.5/min、５％SiH4（N2ベース）100cc/min、O210cc
/minの条件で1750ÅのSiO2膜12をＢ面上に被着する（第
１図（ｂ））。
N22.5/min、５％SiH4（N2ベース）100cc/min、O210cc
/minの条件で1750ÅのSiO2膜12をＢ面上に被着する（第
１図（ｂ））。
次に、アルゴン雰囲気の横型炉にて420℃30分の熱処
理を施す。
理を施す。
次に、公知のリソグラフィ技術により、SiO2膜12に選
択的に開孔部13を設ける（第１図（ｃ））。本実施例で
は有効受光領域が径1mmなる開孔とし、第２図の上面図
に示すように電極取出し部を設けるために涙滴型になっ
ている。また、SiO2膜12の選択エツチは通常用いられる
NH4F・HF液を用いている。
択的に開孔部13を設ける（第１図（ｃ））。本実施例で
は有効受光領域が径1mmなる開孔とし、第２図の上面図
に示すように電極取出し部を設けるために涙滴型になっ
ている。また、SiO2膜12の選択エツチは通常用いられる
NH4F・HF液を用いている。
次に、第３図に示すようなソース仕切室21aを設けた
石英の封管アンプル21内に、上記工程を終了した基板22
とCdを1wt％含むIn・Sb・Cdのアロイソース23を真空封
入し、400℃にて1.5時間拡散し、ｐ型領域14を形成する
（第１図（ｄ））。アンプルの封じ切り時に於ける真空
度は５×10-4パスカル以下である。また上記拡散条件に
おける拡散深さXJは2500Åである。
石英の封管アンプル21内に、上記工程を終了した基板22
とCdを1wt％含むIn・Sb・Cdのアロイソース23を真空封
入し、400℃にて1.5時間拡散し、ｐ型領域14を形成する
（第１図（ｄ））。アンプルの封じ切り時に於ける真空
度は５×10-4パスカル以下である。また上記拡散条件に
おける拡散深さXJは2500Åである。
拡散後アンプルを開封し、弗酸によりマスク材として
用いたSiO2膜12を除去する（第１図（ｅ））。
用いたSiO2膜12を除去する（第１図（ｅ））。
次に、接合表面（表面の接合終端部の意）にパッシベ
ーション膜を設ける（第１図（ｆ））。パッシベーショ
ン膜として一例の膜厚200Åの陽極酸化膜15を適用し
た。また、陽極酸化膜の保護膜として、200℃の低温CVD
法によるSiO2膜16を2000〜2500Åの膜厚に被着した。
ーション膜を設ける（第１図（ｆ））。パッシベーショ
ン膜として一例の膜厚200Åの陽極酸化膜15を適用し
た。また、陽極酸化膜の保護膜として、200℃の低温CVD
法によるSiO2膜16を2000〜2500Åの膜厚に被着した。
次いで、第２図の上面図に示す電極取出し部に、フォ
トリソグラフィにより電極用開孔部17を設ける（第１図
（ｇ））。
トリソグラフィにより電極用開孔部17を設ける（第１図
（ｇ））。
次に、フォトレジストによるリフトオフ法により電極
18を形成する（第１図（ｈ））。ここでの電極金属層は
Cr−Auとし、膜厚は各々300Å、１μｍとした。
18を形成する（第１図（ｈ））。ここでの電極金属層は
Cr−Auとし、膜厚は各々300Å、１μｍとした。
次に、素子を分割し、電極19,20を設けたサファイア
チップキャリア30に銀ペーストにて素子をマウント，金
線の超音波ボンディングにより素子電極からの配線31及
び外部リード32,33の導出を行なって検知素子として完
成させる（第１図（ｉ））。
チップキャリア30に銀ペーストにて素子をマウント，金
線の超音波ボンディングにより素子電極からの配線31及
び外部リード32,33の導出を行なって検知素子として完
成させる（第１図（ｉ））。
その後、検知素子をデュア型の試験用容器に組込み冷
却手段を経て、素子のダイオード抵抗，赤外特性が評価
される。
却手段を経て、素子のダイオード抵抗，赤外特性が評価
される。
第４図に本実施例にて作成したInSbプレーナー型PV素
子と、Beイオン注入したInSbプレーナー型PV素子のR0A
の温度特性の対比を示す。
子と、Beイオン注入したInSbプレーナー型PV素子のR0A
の温度特性の対比を示す。
第４図からわかるように、赤外検知器としての実用温
度範囲77k〜100kにおいて、本実施例のCd拡散プレーナ
ー素子がBeイオン注入プレーナー素子に較べR0A値とし
て１桁以上良好である。また、本実施例の素子のR0A
値、赤外特性は市販されているCd拡散メサ型素子に較べ
ても遜色のないものが得られた。
度範囲77k〜100kにおいて、本実施例のCd拡散プレーナ
ー素子がBeイオン注入プレーナー素子に較べR0A値とし
て１桁以上良好である。また、本実施例の素子のR0A
値、赤外特性は市販されているCd拡散メサ型素子に較べ
ても遜色のないものが得られた。
以上述べたように本発明によれば、（ａ）InSb基板の
面方位と面が横方向拡散長と相関のあることを認め、ま
た拡散長は面方位（211）Ｂ面について拡散時間ｔを変
えたとき の法則に従うことを究明した。また最小の拡散長を得
て、基板の研磨に強く、1/f雑音の低減に著効を得た。
（ｂ）熱CVD法によるSiO2膜の被着条件と膜厚に対する
検討結果から、250℃以下の低温CVDで面方位（211）Ｂ
面の基板に対してのみ横方向拡散長を極減できた。
（ｃ）SiO2膜被着後の基板に対し、SiO2膜に開孔前に熱
処理を施すことによって横方向拡散長、つまり拡散率
（横方向拡散長／拡散深さ）を極減できた、等の顕著な
効果が認められた。
面方位と面が横方向拡散長と相関のあることを認め、ま
た拡散長は面方位（211）Ｂ面について拡散時間ｔを変
えたとき の法則に従うことを究明した。また最小の拡散長を得
て、基板の研磨に強く、1/f雑音の低減に著効を得た。
（ｂ）熱CVD法によるSiO2膜の被着条件と膜厚に対する
検討結果から、250℃以下の低温CVDで面方位（211）Ｂ
面の基板に対してのみ横方向拡散長を極減できた。
（ｃ）SiO2膜被着後の基板に対し、SiO2膜に開孔前に熱
処理を施すことによって横方向拡散長、つまり拡散率
（横方向拡散長／拡散深さ）を極減できた、等の顕著な
効果が認められた。
以上述べたように本発明によれば、新規な設備を導入
する事なしに容易にプレーナ素子が得られ、経済的価値
は大なるものがある。
する事なしに容易にプレーナ素子が得られ、経済的価値
は大なるものがある。
なお、上記実施例では単素子にて説明したが、赤外撮
像用素子であるフォトダイオードアレイには当然適用出
来、むしろフォトダイオードアレイに適用する事で本発
明の特徴を充分に発揮出来るものである。
像用素子であるフォトダイオードアレイには当然適用出
来、むしろフォトダイオードアレイに適用する事で本発
明の特徴を充分に発揮出来るものである。
第１図は（ａ）〜（ｉ）は本発明にかかる一実施例のPV
素子の製造方法を工程順に示すいずれも断面図、第２図
はPV素子の上面図、第３図はCd拡散を説明するための封
管アンプルの断面図、第４図はR0A値の温度特性を示す
線図、第５図（ａ）〜（ｄ）は素子における横方向拡散
長を説明するためのいずれも上面図である。 11……ｎ型（211）基板 12……SiO2膜 13……（SiO2膜の）開孔部 14……ｐ型領域 15……陽極酸化膜（パッシベーション膜） 16……SiO2膜（パッシベーション膜） 18……電極 21……封管アンプル 23……アロイソース
素子の製造方法を工程順に示すいずれも断面図、第２図
はPV素子の上面図、第３図はCd拡散を説明するための封
管アンプルの断面図、第４図はR0A値の温度特性を示す
線図、第５図（ａ）〜（ｄ）は素子における横方向拡散
長を説明するためのいずれも上面図である。 11……ｎ型（211）基板 12……SiO2膜 13……（SiO2膜の）開孔部 14……ｐ型領域 15……陽極酸化膜（パッシベーション膜） 16……SiO2膜（パッシベーション膜） 18……電極 21……封管アンプル 23……アロイソース
Claims (1)
- 【請求項１】ｎ型InSb基板にCdを熱拡散させ選択的にｐ
−ｎ接合を形成するｎ型InSbプレーナ光起電力形素子の
製造方法において、ｎ型InSb基板の主面として面方位が
（211）でＢ面を用い、前記主面上にCVD法により250℃
以下で膜厚が1000〜2000Åの範囲にあるSiO2の拡散マス
ク膜を被着する工程と、前記拡散マスク膜被着後開孔形
成前に不活性ガス雰囲気中または真空中において拡散温
度以上かつ500℃以下で熱処理を施す工程を含むｎ型InS
bプレーナ光起電力形素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104011A JP2708175B2 (ja) | 1988-04-28 | 1988-04-28 | ＩｎＳｂプレーナ光起電力形素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104011A JP2708175B2 (ja) | 1988-04-28 | 1988-04-28 | ＩｎＳｂプレーナ光起電力形素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276775A JPH01276775A (ja) | 1989-11-07 |
| JP2708175B2 true JP2708175B2 (ja) | 1998-02-04 |
Family
ID=14369327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63104011A Expired - Lifetime JP2708175B2 (ja) | 1988-04-28 | 1988-04-28 | ＩｎＳｂプレーナ光起電力形素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708175B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10150040A1 (de) * | 2001-10-10 | 2003-04-17 | Merck Patent Gmbh | Kombinierte Ätz- und Dotiermedien |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121480A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | 光電変換素子及びその製造方法 |
-
1988
- 1988-04-28 JP JP63104011A patent/JP2708175B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276775A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157300B2 (en) | Fabrication of thin film germanium infrared sensor by bonding to silicon wafer | |
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| US5270252A (en) | Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide | |
| US5700714A (en) | Diffusion mask and fabrication method for forming pn-junction elements in a compound semiconductor substrate | |
| US4782028A (en) | Process methodology for two-sided fabrication of devices on thinned silicon | |
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| KR19990036941A (ko) | 디바이스 제조 공정 | |
| CA1250055A (en) | Coating of iii-v and ii-vi compound semiconductors | |
| US20030102432A1 (en) | Monolithic infrared focal plane array detectors | |
| US4180422A (en) | Method of making semiconductor diodes | |
| US3746587A (en) | Method of making semiconductor diodes | |
| US5897362A (en) | Bonding silicon wafers | |
| US4226649A (en) | Method for epitaxial growth of GaAs films and devices configuration independent of GaAs substrate utilizing molecular beam epitaxy and substrate removal techniques | |
| US3600241A (en) | Method of fabricating semiconductor devices by diffusion | |
| JP2755185B2 (ja) | Ｓｏｉ基板 | |
| US4051507A (en) | Semiconductor structures | |
| JP2708175B2 (ja) | ＩｎＳｂプレーナ光起電力形素子の製造方法 | |
| JPS62123716A (ja) | 半導体装置の製造方法 | |
| JPS6024074A (ja) | ヒ化ガリウム半導体デバイスおよびその製造方法 | |
| JPS604214A (ja) | 半導体装置の製造方法 | |
| JPS6189668A (ja) | 半導体装置の製造方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JPH05235006A (ja) | エピタキシャルウエハの形成方法 | |
| EP0383816B1 (en) | Process methodology for two-sided fabrication of devices on thinned silicon | |
| JP2760505B2 (ja) | Ｐｉｎダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |